JP7351036B2 - 高周波電力増幅装置 - Google Patents

高周波電力増幅装置 Download PDF

Info

Publication number
JP7351036B2
JP7351036B2 JP2023500921A JP2023500921A JP7351036B2 JP 7351036 B2 JP7351036 B2 JP 7351036B2 JP 2023500921 A JP2023500921 A JP 2023500921A JP 2023500921 A JP2023500921 A JP 2023500921A JP 7351036 B2 JP7351036 B2 JP 7351036B2
Authority
JP
Japan
Prior art keywords
amplifier
semiconductor device
high frequency
power supply
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2023500921A
Other languages
English (en)
Other versions
JPWO2022176947A5 (ja
JPWO2022176947A1 (ja
Inventor
一彦 大橋
昌稔 上谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuvoton Technology Corp Japan
Original Assignee
Nuvoton Technology Corp Japan
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nuvoton Technology Corp Japan filed Critical Nuvoton Technology Corp Japan
Publication of JPWO2022176947A1 publication Critical patent/JPWO2022176947A1/ja
Publication of JPWO2022176947A5 publication Critical patent/JPWO2022176947A5/ja
Application granted granted Critical
Publication of JP7351036B2 publication Critical patent/JP7351036B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0288—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers using a main and one or several auxiliary peaking amplifiers whereby the load is connected to the main amplifier using an impedance inverter, e.g. Doherty amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/20—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F2203/21—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F2203/211—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H03F2203/21127—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers the input bias current of a power amplifier being controlled, e.g. by an active current source or a current mirror

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Amplifiers (AREA)

Description

本開示は、高周波信号の送信を行う装置に用いられる高周波電力増幅装置に関する。
近年の無線通信用基地局などにおいては、高出力かつ高効率な高周波電力増幅装置が求められている。高周波電力増幅装置に用いられる高効率な電力増幅器として、ＡＢ級動作又はＢ級動作をするキャリアアンプと、Ｃ級動作をするピークアンプとを組み合わせて構成されるドハティ増幅器が用いられる。ドハティ増幅器では、出力電力が低い動作時には、キャリアアンプだけが動作し、出力電力が高い動作時には、キャリアアンプ及びピークアンプの両方が動作し、キャリアアンプ及びピークアンプの出力信号が合成される。
電力増幅器は、非線形領域で動作させると、出力信号に歪が生じ、その歪は、隣接するチャンネルに不要な信号として漏れ出すことになり、通信品質の劣化となるため携帯電話システムでは特に大きな問題となる。そのため予め逆特性の歪を付加した信号を電力増幅器に入力することで歪を補償するデジタルプリディストーション（Ｄｉｇｉｔａｌ Ｐｒｅ－ｄｉｓｔｏｒｔｉｏｎ、以下、ＤＰＤと略す。）が一般的に使われている。
一方、信号伝達の高速化を図るために、多数の高周波電力増幅装置及びアンテナ装置を用いる大規模（Ｍａｓｓｉｖｅ）Ｍｕｌｔｉｐｌｅ Ｉｎｐｕｔ Ｍｕｌｔｉｐｌｅ Ｏｕｔｐｕｔ（ＭＩＭＯ）が検討されている。大規模ＭＩＭＯでは、１つの基地局に多数の高周波電力増幅装置を設置するため、高周波電力増幅装置の小型化及び調整工数の削減が求められている。調整工程の削減のためにバイアス制御回路が搭載された信号増幅器（高周波電力増幅装置）が提案されている（特許文献１を参照）。
しかし、ＤＰＤシステムで歪補償を行うために高周波電力増幅装置には、アナログ回路及びデジタル回路から発生するノイズが、高周波信号に影響を与えないための干渉防止が必要となる。高周波信号に他の信号回路からのノイズを与えないために、様々な干渉防止技術が提案されている。例えば、特許文献２では、ＲＦ（高周波）信号を含むアナログ信号が伝えられるアナログ回路ブロックとデジタル信号が伝えられるデジタル回路ブロックとの間に信号回路とは別に接地されたビアを複数並べることで回路ブロック間のノイズを遮断する半導体パッケージが提案されている。また、特許文献３では、多層基板の一方の表面層に高周波回路を搭載し、他方の表面層にデジタル回路を搭載し、内層の金属層にベタのグランド層を有することで高周波信号とデジタル信号との干渉防止を行い、デジタル信号のノイズの影響を低減する高周波モジュール（高周波電力増幅装置）が提案されている。
特表２０１２－５０４３５５号公報 特開２００８－１１２９９２号公報 特開２０１０－０９８４３９号公報
ところで、バイアス回路内蔵の高周波電力増幅装置は、電力増幅器と電力増幅器へバイアス電源電圧を供給するバイアス電源半導体装置とが同一のサブマウント基板上に搭載されるため、電力増幅器へバイアス電源電圧を供給するバイアス電源線と高周波信号線との干渉対策が必要である。特に、バイアス電源線と高周波信号線とがそれぞれサブマウント基板の異なる層で形成され、バイアス電源線と高周波信号線とが平面視で交差部を有する場合は干渉対策が重要である。
しかしながら、特許文献２には、デジタル回路ブロックと高周波信号を含むアナログ信号が伝えられるアナログ回路ブロックとの間にそれぞれの回路の接地とは別に接地されたビアを複数設けることでサブマウント基板の平面方向のブロック間のノイズを遮断する技術が開示されているものの、その技術では、サブマウント基板の上下の層間での干渉を防止することは困難である。また、特許文献３には、サブマウント基板の内層にベタグランド層を設けることで上下層での干渉対策を行う技術が開示されているが、バイアス電源半導体装置と電力増幅器とは、同一のサブマウント基板上に搭載されているため、内層にベタグランド層を設けることだけでは信号間の干渉防止は困難である。また、特許文献１にも、バイアス電源線と高周波信号線とが平面視で交差部を有する高周波電力増幅装置における干渉対策については開示されていない。
そこで本開示は、ドハティ増幅器とドハティ増幅器へバイアス電源電圧を供給するバイアス電源半導体装置とを搭載し、バイアス電源線と高周波信号線との間の干渉を低減することが可能な高周波電力増幅装置を提供する。
本開示の一態様に係る高周波電力増幅装置は、第１主面と、前記第１主面と対向する第２主面とを有し、複数の樹脂層及び配線層から成る多層サブマウント基板の前記第１主面に、キャリアアンプ半導体装置及びピークアンプ半導体装置が設置されたハイブリッド型の高周波電力増幅装置であって、前記キャリアアンプ半導体装置にキャリアアンプ用バイアス電源電圧を出力し、前記ピークアンプ半導体装置にピークアンプ用バイアス電源電圧を出力するバイアス電源半導体装置と、前記多層サブマウント基板の前記第１主面に形成された第１配線層で配線され、前記キャリアアンプ半導体装置または前記ピークアンプ半導体装置へ高周波信号を伝送する高周波信号線と、前記多層サブマウント基板の第３配線層で配線され、前記バイアス電源半導体装置から出力された前記キャリアアンプ用バイアス電源電圧を前記キャリアアンプ半導体装置に供給する、または、前記バイアス電源半導体装置から出力された前記ピークアンプ用バイアス電源電圧を前記ピークアンプ半導体装置に供給するバイアス電源線とを備え、前記バイアス電源半導体装置は、前記高周波信号線と前記バイアス電源線とが前記多層サブマウント基板の平面視で交差する交差部を有し、さらに、前記第１配線層と前記第３配線層との間の第２配線層のうち前記交差部を含む領域に設置される、接地電位であるシールドパターンと、前記バイアス電源線の線幅の両脇のそれぞれに、前記バイアス電源線の延伸方向に沿って設置された１以上の接続ビアとを備え、前記両脇それぞれの前記１以上の接続ビアは、前記シールドパターンと接続されている。
本開示の一態様によれば、ドハティ増幅器とドハティ増幅器へバイアス電源電圧を供給するバイアス電源半導体装置とを搭載し、バイアス電源線と高周波信号線との間の干渉を低減することが可能な高周波電力増幅装置を提供することが可能である。
図１Ａは、実施の形態１に係る高周波電力増幅装置の平面図の一例を示す図である。 図１Ｂは、図１ＡのＩＢ－ＩＢ切断線で切断した、実施の形態１に係る高周波電力増幅装置の断面構造図の一例を示す図である。 図１Ｃは、実施の形態１に係る高周波電力増幅装置の交差部の配線層別の平面図の一例を示す図である。 図２は、実施の形態２に係る、キャリアアンプ半導体装置と多層サブマウント基板とのワイヤ接続の一例を示す図である。 図３は、実施の形態３に係る多層サブマウント基板の樹脂層のビア配置による信号干渉対策を説明するための断面構造図の一例を示す図である。 図４は、実施の形態３に係る高周波電力増幅装置の交差部の配線層別の平面図の一例を示す図である。 図５は、実施の形態４に係る多層サブマウント基板上に、マイクロコントローラユニット半導体装置を搭載した高周波電力増幅装置の平面図の一例を示す図である。 図６は、実施の形態５に係る高周波電力増幅装置の平面図の一例を示す図である。 図７は、実施の形態６に係る高周波電力増幅装置の平面図の一例を示す図である。 図８は、実施の形態７に係る高周波電力増幅装置の平面図の一例を示す図である。 図９Ａは、実施の形態８に係る高周波電力増幅装置の各アンプにバイアス回路を配置した場合の高周波電力増幅装置の平面図の一例を示す図である。 図９Ｂは、実施の形態８に係る、バイアス電源半導体装置及びバイアス回路の回路図の一例を示す図である。 図１０Ａは、実施の形態８に係るドライバアンプ電源線の配線の一例を示す平面透視図である。 図１０Ｂは、図１０ＡのＸＢ－ＸＢ切断線で切断した、実施の形態８に係るドライバアンプ電源線の配線の断面構造図の一例を示す図である。 図１１は、実施の形態９に係る高周波電力増幅装置の平面図の一例を示す図である。 図１２Ａは、実施の形態１０に係る高周波電力増幅装置の平面図の一例を示す図である。 図１２Ｂは、図１２ＡのＸＩＩＢ－ＸＩＩＢ切断線で切断した、実施の形態１０に係る平行平板カプラの断面構造図の一例を示す図である。
以下、実施の形態に係る高周波電力増幅装置について、図面を参照しながら具体的に説明する。なお、以下で説明する実施の形態は、いずれも本開示の一具体例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態などは、一例であり、本開示を限定する主旨ではない。また、以下の実施の形態における構成要素のうち、最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。
また、各図は、必ずしも厳密に図示したものではない。各図において、実質的に同一の構成については同一の符号を付し、重複する説明は省略又は簡略化する場合がある。
また、本明細書において、高周波電力増幅装置の構成における「上」及び「下」という用語は、絶対的な空間認識における上方向（鉛直上方）および下方向（鉛直下方）を指すものではなく、積層構造における積層順を基に相対的な位置関係により規定される用語である。また、「上」及び「下」という用語は、２つの構成要素が互いに間隔を空けて配置されて２つの構成要素の間に別の構成要素が存在する場合のみならず、２つの構成要素が互いに密着して配置されて２つの構成要素が接する場合にも適用される。
また、本明細書及び図面において、Ｘ軸、Ｙ軸及びＺ軸は、右手系の三次元直交座標系の三軸を示している。各実施の形態では、高周波電力増幅装置が有する多層サブマウント基板の各樹脂層の積層方向をＺ軸方向とし、多層サブマウント基板の主面に平行な二軸をＸ軸及びＹ軸としている。また、本明細書において「平面視」とは、高周波電力増幅装置をＺ軸方向から見ることをいう。
また、本明細書において、直交、同じなどの要素間の関係性を示す用語、及び、矩形、長円形などの要素の形状を示す用語、並びに、数値、及び、数値範囲は、厳格な意味のみを表す表現ではなく、実質的に同等な範囲、例えば数％程度（例えば、１０％程度）の差異をも含むことを意味する表現である。
また、本明細書において、設置とは、配置されていること、実装されていること、形成されている、又は、配線されていることを意味する表現である。
（実施の形態１）
実施の形態１に係る高周波電力増幅装置について、図１Ａ～図１Ｃを参照しながら説明する。図１Ａは、実施の形態１に係る高周波電力増幅装置２００の平面図の一例を示す図である。図１Ｂは、図１ＡのＩＢ－ＩＢ切断線で切断した、実施の形態１に係る高周波電力増幅装置２００の断面構造図の一例を示す図である。図１Ｂでは、便宜上、各樹脂層（第１の樹脂層１１６、第２の樹脂層１１７及び第３の樹脂層１１８）のハッチングを省略している。
多層サブマウント基板１００は、複数の樹脂層（例えば、エポキシ系樹脂層）が積層された積層基板であり、実施の形態１では、樹脂３層（第１の樹脂層１１６、第２の樹脂層１１７及び第３の樹脂層１１８）の多層サブマウント基板である。多層サブマウント基板１００は、例えば、コア基板（両面メタルの単層基板）を中心に上下にプリプレグ層、金属層（配線層）を積層させることで作製される。実施の形態１では、多層サブマウント基板１００は、金属層及び樹脂層が交互に積層された樹脂３層メタル４層基板である。なお、多層サブマウント基板１００の層数は、樹脂３層であることに限定されず、２層以上であればよい。また、多層サブマウント基板１００の作製方法及び樹脂材料は、上記に限定されない。
多層サブマウント基板１００は、第１の樹脂層１１６と、第２の樹脂層１１７と、第３の樹脂層１１８と、第１の樹脂層１１６の第１主面１０１側（Ｚ軸プラス側）の第１配線層１０３と、第１の樹脂層１１６及び第２の樹脂層１１７の間の第２配線層１０４と、第２の樹脂層１１７及び第３の樹脂層１１８の間の第３配線層１０５と、第３の樹脂層１１８の第２主面１０２側（Ｚ軸マイナス側）の第４配線層１０６とを有する。
多層サブマウント基板１００の第１主面１０１には、第１の高周波信号を増幅させるためのキャリアアンプ半導体装置１１と、第２の高周波信号を増幅させるためのピークアンプ半導体装置１２と、キャリアアンプ半導体装置１１とピークアンプ半導体装置１２へバイアス電源電圧を供給するバイアス電源半導体装置１３とが搭載されている。高周波電力増幅装置２００は、キャリアアンプ半導体装置１１及びピークアンプ半導体装置１２が設置された（設けられた）ハイブリッド型（ドハティ型）の高周波電力増幅装置である。キャリアアンプ半導体装置１１及びピークアンプ半導体装置１２は、ドハティ増幅器とも称される。
キャリアアンプ半導体装置１１は、ＡＢ級又はＢ級動作をし、第１の高周波信号を増幅するアンプであり、高周波電力増幅装置２００の出力電力の全領域で動作する。キャリアアンプ半導体装置１１は、アンプ（キャリアアンプ）を含む半導体チップである。ピークアンプ半導体装置１２は、Ｃ級動作をし、第２の高周波信号を増幅するアンプであり、高周波電力増幅装置２００の出力電力の高い動作領域のみで動作する。ピークアンプ半導体装置１２は、アンプ（ピークアンプ）を含む半導体チップである。
キャリアアンプ半導体装置１１には、キャリアアンプ電源線４３を介して電源電圧が供給され、ピークアンプ半導体装置１２には、ピークアンプ電源線４４を介して電源電圧が供給される。キャリアアンプ電源線４３は、キャリアアンプ半導体装置１１が有するアンプのドレイン電極に接続されており、ピークアンプ電源線４４は、ピークアンプ半導体装置１２が有するアンプのドレイン電極に接続されている。
バイアス電源半導体装置１３は、ＧａＡｓ（Ｇａｌｌｉｕｍ Ａｒｓｅｎｉｄｅ）などで構成され、キャリアアンプ半導体装置１１に対し、キャリアアンプ用バイアス電源電圧を出力し、ピークアンプ半導体装置１２に対し、ピークアンプ用バイアス電源電圧を出力し、それぞれ独立して制御できるように構成されている。バイアス電源半導体装置１３は、キャリアアンプ用バイアス電源電圧及びピークアンプ用バイアス電源電圧を出力可能な半導体チップである。
高周波電力増幅装置２００は、高周波信号線として、第１の高周波信号線１と第２の高周波信号線２とを有する。
第１の高周波信号が通る第１の高周波信号線１は、多層サブマウント基板１００の第１主面１０１に形成された第１配線層１０３に形成されている。第１の高周波信号線１は、キャリアアンプ半導体装置１１へ第１の高周波信号を伝送する。第１の高周波信号は、高周波信号の一例である。
第２の高周波信号が通る第２の高周波信号線２は、多層サブマウント基板１００の第１主面１０１に形成された第１配線層１０３に形成されている。第２の高周波信号線２は、ピークアンプ半導体装置１２へ第２の高周波信号を伝送する。第２の高周波信号は、高周波信号の一例である。
高周波電力増幅装置２００は、バイアス電源線として、キャリアアンプ用バイアス電源線３１とピークアンプ用バイアス電源線３２とを有する。
バイアス電源半導体装置１３から出力されたキャリアアンプ用バイアス電源電圧が供給されるキャリアアンプ用バイアス電源線３１は、第３配線層１０５に形成されている。キャリアアンプ用バイアス電源線３１は、キャリアアンプ半導体装置１１へキャリアアンプ用バイアス電源電圧を供給する。実施の形態１では、キャリアアンプ用バイアス電源電圧は、キャリアアンプ半導体装置１１が有するアンプのゲート電極に直接印加される。キャリアアンプ用バイアス電源電圧は、キャリアアンプ半導体装置１１が有するアンプに供給されるバイアス電圧（ゲートバイアス電圧）である。
バイアス電源半導体装置１３から出力されたピークアンプ用バイアス電源電圧が供給されるピークアンプ用バイアス電源線３２は、第３配線層１０５に形成されている。ピークアンプ用バイアス電源線３２は、ピークアンプ半導体装置１２へピークアンプ用バイアス電源電圧を供給する。実施の形態１では、ピークアンプ用バイアス電源電圧は、ピークアンプ半導体装置１２が有するアンプのゲート電極に直接印加される。ピークアンプ用バイアス電源電圧は、ピークアンプ半導体装置１２が有するアンプに供給されるバイアス電圧（ゲートバイアス電圧）である。
バイアス電源半導体装置１３には、アナログ用電源線３６が接続されている。アナログ用電源線３６は、バイアス電源半導体装置１３と高周波電力増幅装置２００の外部の装置（制御装置）とを接続するための電源線であり、バイアス電源半導体装置１３に電源電圧を供給する。
第２の高周波信号線２とキャリアアンプ用バイアス電源線３１とは、平面視で交差している。実施の形態１では、第２の高周波信号線２とキャリアアンプ用バイアス電源線３１とは、その交差部分が平面視で直交している。高周波電力増幅装置２００は、高周波信号線とバイアス電源線とが多層サブマウント基板１００の平面視で交差する（立体交差する）構造を有する交差部１００ａを有するとも言える。
ピークアンプ半導体装置１２の第２の高周波信号とキャリアアンプ半導体用バイアス電源信号（例えば、キャリアアンプ用バイアス電源電圧）とが干渉すると、キャリアアンプ半導体装置１１又はピークアンプ半導体装置１２の動作が不安定となる。また、ＤＰＤでの歪補償がされない（低歪特性にならない）などの問題が発生する。そのため、お互いの信号線を直交に配置し平面視において重なる部分を小さくすることで、信号間の干渉を少なくすることができる。また、平面視において交差部１００ａを含む第２配線層１０４の領域に接地電位の第１のシールドパターン１２１を配置することで信号間干渉を更に低減することができる。
第１のシールドパターン１２１は、第１配線層１０３と第３配線層１０５との間の第２配線層１０４のうち交差部１００ａに対応する領域に配置されるベタパターンである。交差部１００ａに対応する領域は、交差している部分を含む所定範囲の領域である。交差部１００ａに対応する領域は、平面視において交差部１００ａを含む所定範囲の領域であるとも言える。第１のシールドパターン１２１の平面視形状は矩形状であるがこれに限定されない。なお、第１のシールドパターン１２１は、第２配線層１０４に形成されることに限定されず、キャリアアンプ用バイアス電源線３１又はピークアンプ用バイアス電源線３２が形成される配線層と、第２の高周波信号線２が形成される配線層との間のいずれかの配線層に形成されていればよい。また、ベタパターンは、一部にスリットが形成されているものも含む。
図１Ｃは、実施の形態１に係る高周波電力増幅装置２００の交差部１００ａの配線層別の平面図の一例を示す図である。図１Ｃの（ａ）は、第１配線層１０３の平面図を示し、図１Ｃの（ｂ）は、第２配線層１０４の平面図を示し、図１Ｃの（ｃ）は、第３配線層１０５の平面図を示し、図１Ｃの（ｄ）は、第４配線層１０６の平面図を示す。図１Ｃの（ｃ）に示すＷは、キャリアアンプ用バイアス電源線３１の線幅（Ｙ軸方向の長さ）を示しており、Ｐは、１以上の接続ビア１３１とキャリアアンプ用バイアス電源線３１との間隔を示す。
図１Ｃの（ｂ）に示すように、第１のシールドパターン１２１の平面視形状は、例えば、キャリアアンプ用バイアス電源線３１の延伸方向（Ｘ軸方向）に長尺な矩形状である。また、第１のシールドパターン１２１は、第２の高周波信号線２の高周波信号用接地電位線の役割も担う。
第２の高周波信号線２がマイクロストリップ線路の場合、平面視で第２の高周波信号線２が第１のシールドパターン１２１と重なる直前では、接地電極パターン１２３が高周波信号用接地電位線であり、重なる部分は第１のシールドパターン１２１が高周波信号用接地電位線となる。第２の高周波信号線２の線路の特性インピーダンスを重なる前後で同じ値にするには、重なる部分の第２の高周波信号線２の線幅を細くする必要があり、伝送ロスが大きくなる。また、第２の高周波信号線２の線幅が重なる前後で同じ場合は、特性インピーダンスが異なるため、反射損が発生する。このため、第１のシールドパターン１２１の線幅（Ｙ軸方向の長さ）は、できるだけ短い方がよい。
ここで間隔Ｐについて、同一配線層に形成された線幅Ｗの２本のマイクロストリップ線路（例えば、特性インピーダンス５０Ω、１／４波長線路）の線路間の信号間干渉（アイソレーション）を例に考える。２本のマイクロストリップ線路の線路間隔に対するアイソレーションをシミュレーションすると、線路間隔が線幅Ｗの３倍ではアイソレーションは－３９ｄＢであり、線路間隔が線幅Ｗの３倍を超えると線路間の信号間干渉は影響がないレベルである。つまり、線幅Ｗの３倍の距離内の範囲について、信号間干渉対策すればよい。同様に、キャリアアンプ用バイアス電源線３１のノイズが他の線路に信号間干渉しないためには、キャリアアンプ用バイアス電源線３１の線幅Ｗの３倍の距離内の範囲について、信号間干渉対策すればよい。つまり、間隔Ｐはキャリアアンプ用バイアス電源線３１の線幅Ｗの３倍の距離内にすればよい。
図１Ｃの（ｃ）に示すように、キャリアアンプ用バイアス電源線３１沿いの両脇の、キャリアアンプ用バイアス電源線３１の線幅Ｗの３倍の距離内（Ｐ＜３×Ｗ）に、複数の接地電位の接続ビア１３１がキャリアアンプ用バイアス電源線３１の延伸方向に互いに間隔を空けて設置されている。図１Ｃの（ｃ）に示すように、キャリアアンプ用バイアス電源線３１は、平面視において、複数の接地電位の接続ビア１３１に挟まれている。なお、３倍という数値は一例であり、適宜決定される。
複数の接続ビア１３１は、第２配線層１０４の第１のシールドパターン１２１と第４配線層１０６に形成された接地電極パターン１２３とに接続されている。言い換えると、第１のシールドパターン１２１は、複数の接続ビア１３１と、第３配線層１０５に形成された接続ビア用パターン１１１とを介して、接地電極パターン１２３に接続されている。接続ビア用パターン１１１は、複数の接続ビア１３１を電気的に接続するように、キャリアアンプ用バイアス電源線３１の延伸方向に長尺な矩形状である。接続ビア１３１を接地接続ビアとも記載する。
このような高周波電力増幅装置２００では、図１Ｂに示すように、キャリアアンプ用バイアス電源線３１は、断面視において、第１のシールドパターン１２１と、複数の接続ビア１３１と、接地電極パターン１２３とに囲まれている。
上記構成では、キャリアアンプ用バイアス電源線３１のみであったが、キャリアアンプ用バイアス電源線３１及びピークアンプ用バイアス電源線３２の２本のバイアス電源線が第１のシールドパターン１２１と、複数の接続ビア１３１と、接地電極パターン１２３とに囲まれる構成であっても何ら問題はない。また、接地電位の接続ビア１３１は、貫通ビアであってもよいし、フィルドビアであってもよい。
干渉防止対象の信号線であるキャリアアンプ用バイアス電源線３１又はピークアンプ用バイアス電源線３２をトンネル形状に囲むことで一層干渉防止対策を実施することができる。この構成にすることでセットボードの小型化及び調整レスの対応が可能となり、キャリアアンプ半導体装置１１及びピークアンプ半導体装置１２に対してそれぞれ最適なバイアスポイントに合わせることができ、更に高周波信号とバイアス信号との干渉を抑えることができる。これらにより、高周波電力増幅装置２００は、高効率動作及びＤＰＤによる低歪特性を得ることが可能となる。
なお、図１Ｃは、接地電位の接続ビア形状の一例を示す図である。高周波電力増幅装置２００の平面視において、接地電位の接続ビア１３１の形状は、円形状であることに限定されず、長円形状でも良い。例えば、長円形状の接続ビア１３１がキャリアアンプ用バイアス電源線３１に沿って互いに間隔を空けて配置されていてもよい。平面視形状を長円形状にすることで、接続ビア１３１間の隙間の割合を小さくすることができるので、より一層干渉防止効果が発揮される。
また、バイアス電源半導体装置１３から出力されるキャリアアンプ用バイアス電源電圧又はピークアンプ用バイアス電源電圧は、キャリアアンプ半導体装置１１又はピークアンプ半導体装置１２に対し、直接印加されても良いし、さらに電圧変換してから印加されても良い。
（実施の形態２）
図２は、実施の形態２に係る、キャリアアンプ半導体装置１１と多層サブマウント基板１００とのワイヤ接続の一例を示す図である。実施の形態２では、キャリアアンプ半導体装置１１に第１のゲートバイアス回路２１が内蔵されている例について説明する。第１のゲートバイアス回路２１は、バイアス回路の一例であり、バイアス電源半導体装置１３からバイアス電源電圧が給電され、ゲート電極１５１にバイアス電圧（ゲートバイアス電圧）を供給する。
キャリアアンプ半導体装置１１は、多層サブマウント基板１００の第１配線層１０３に形成されたダイパッド（ダイパッド層）１２４上に設置され、キャリアアンプを構成するトランジスタ１５０と、トランジスタ１５０のゲート電極１５１にゲートバイアス電圧を供給する第１のゲートバイアス回路２１とを有する。第１のゲートバイアス回路２１の入力端子１６１にはキャリアアンプ用バイアス電源電圧が供給され、出力端子１６２からゲートバイアス電圧が出力される。トランジスタ１５０のしきい値電圧は、半導体チップ毎にバラツキがあるため、第１のゲートバイアス回路２１内にしきい値バラツキを補償する回路を設けることで、より精度よくバイアス制御を行うことができる。
バイアス電源半導体装置１３から出力されたキャリアアンプ用バイアス電源電圧は、多層サブマウント基板１００の第１配線層１０３に形成された第１の配線パターン１０７から第１のゲートバイアス回路２１の入力端子１６１に第１の接続ワイヤ１４１を通して供給される。図２には図示していないが、第１の配線パターン１０７はキャリアアンプ用バイアス電源線３１と電気的に接続されている。第１のゲートバイアス回路２１の出力端子１６２から第２の配線パターン１０８に第２の接続ワイヤ１４２を通してゲートバイアス電圧が出力され、第２の配線パターン１０８からキャリアアンプを構成するトランジスタ１５０のゲート電極１５１に複数の第３の接続ワイヤ１４３（図２では４本）を経由してゲートバイアス電圧が供給される。第２の接続ワイヤ１４２は、第１配線層１０３の第２の配線パターン１０８と第１のゲートバイアス回路２１の出力端子１６２とを接続する。第３の接続ワイヤ１４３は、第２の配線パターン１０８とゲート電極１５１に接続されたゲート端子とを接続する。
出力電力が大きくなると電力増幅器のトランジスタサイズ（Ｗｇ）を大きくする必要がある。トランジスタサイズを大きくすると、ゲートフィンガーの本数を増やすことになり、その状態で高周波信号を増幅させるとループ発振してしまう可能性がある。そのため、一般的にトランジスタサイズが大きくなると並列に接続されたゲート電極間に２～５Ω程度の抵抗１５２を挿入することで、ループ発振対策を行う。第１のゲートバイアス回路２１から最近接のゲート電極１５１に直接ゲートバイアス電圧を供給するとゲート電極間に抵抗１５２が接続されているため、抵抗１５２による電圧降下によりゲート電極１５１に供給されるゲートバイアス電圧に電位差が生じる。この電位差はトランジスタ１５０の不均一動作の要因となる。そのため、ゲートバイアス電圧は、第１のゲートバイアス回路２１から一度多層サブマウント基板１００の第１配線層１０３に形成された配線パターン（例えば、第２の配線パターン１０８）を経由してキャリアアンプを構成するトランジスタ１５０のゲート電極１５１に供給される。
また、第１の高周波信号のキャリアアンプ半導体装置１１への入力信号は、第３の配線パターン１０９から複数の第４の接続ワイヤ１４４（図２では４本）を経由してキャリアアンプを構成するトランジスタ１５０のゲート電極１５１と接続されており、ゲートバイアス電圧とは異なった経路を通って入力される。
図２の構成にすることで、高周波信号とバイアス信号（ゲートバイアス電圧）との干渉を抑えることができ、高効率動作及びＤＰＤによる低歪特性を得ることが可能となる。
なお、実施の形態２ではキャリアアンプ半導体装置１１に第１のゲートバイアス回路２１を設けた例で説明したが、ピークアンプ半導体装置１２にゲートバイアス回路を設けてもよい。その場合、ピークアンプを構成するトランジスタのゲート電極への第２の高周波信号及びゲートバイアス電圧は異なった経路で入力されれば良い。また、ピークアンプ半導体装置１２のゲートバイアス回路の入力端子には、ピークアンプ用バイアス電源線３２と電気的に接続される配線パターンを介してピークアンプ用バイアス電源電圧が供給される。
また、図２には記載されていないが、キャリアアンプ半導体装置１１にさらに整合用の容量が内蔵されている場合、第２の配線パターン１０８から接続ワイヤで容量の端子に接続されても良い。接続ワイヤは、高周波では、インダクタ成分としてみることができるため、容量端子への接続ワイヤと第３の接続ワイヤ１４３とを合わせたインダクタ成分を用いた整合回路を構成することができる。
また、図２に示すように、トランジスタ１５０のドレイン電極１５３は、第５の接続ワイヤ１４５を介して第４の配線パターン１１０に接続されている。また、トランジスタ１５０のソース電極１５４は、平面視において、ゲート電極１５１とドレイン電極１５３との間に配置されているが、これに限定されない。
（実施の形態３）
図３は、実施の形態３に係る多層サブマウント基板１００の樹脂層のビア配置による信号干渉対策を説明するための断面構造図の一例を示す図である。図３は、高周波信号線とバイアス電源線との交差部１００ａ以外の領域の多層サブマウント基板１００の断面図である。なお、以下では、実施の形態１との相違点を中心に説明し、実施の形態１と同一又は類似の内容については説明を省略又は簡略化する。交差部１００ａ以外の領域とは、例えば、平面視において、第１のシールドパターン１２１が形成されていない領域である。
図３に示すように、同一の樹脂層である第１の樹脂層１１６において、キャリアアンプ半導体装置１１へ第１の高周波信号を伝送する第１の高周波信号線１に接続された高周波信号接続ビア１３２と、ピークアンプ用バイアス電源電圧を供給するピークアンプ用バイアス電源線３２に接続されたバイアス電源接続ビア１３３との間に、接地電位の接続ビア用パターン１１１及び接地電位である接続ビア１３１が設置されている。接続ビア用パターン１１１及び接続ビア１３１は、接地電極パターン１２３に接続されている。バイアス電源接続ビア１３３には、ピークアンプ用バイアス電源電圧が供給される。
多層サブマウント基板１００の同一の樹脂層で形成された高周波信号接続ビア１３２とバイアス電源接続ビア１３３との間に、接地電位である接続ビア１３１を設置することで、同一の樹脂層で形成された接続ビア間での信号干渉を防止することができる。
なお、実施の形態３では、バイアス電源接続ビア１３３はピークアンプ用バイアス電源線３２に接続された例で説明したが、バイアス電源接続ビア１３３はキャリアアンプ用バイアス電源線３１に接続されても良い。また、同一の樹脂層で形成された高周波信号又はバイアス電源電圧の接続ビア間に接地電位である接続ビア１３１があってもよい。
さらに、バイアス電源接続ビア１３３とピークアンプ用バイアス電源線３２又はキャリアアンプ用バイアス電源線３１との接続が複数個所ある場合、平面視において、複数のバイアス電源接続ビア１３３の並び沿いに、ピークアンプ用バイアス電源線３２又はキャリアアンプ用バイアス電源線３１の線幅Ｗ（図１Ｃを参照）の３倍の距離内に、複数の接地電位の接続ビア１３１が、複数のバイアス電源接続ビア１３３の並び方向に互いに間隔を空けて設置されても良い。
これにより、複数の接続ビア１３１がバイアス電源接続ビア１３３の並び方向に沿って並んで配置されるので、同一の樹脂層で形成された接続ビア間での信号干渉をより防止することができる。
さらに、多層サブマウント基板１００において、接地電位は、第１及び第２の高周波信号の基準電位となる高周波信号用接地電位と、キャリアアンプ用及びピークアンプ用バイアス電源電圧の基準電位となるバイアス電源用接地電位との種別があり、接地電位の接続ビアの電位は、バイアス電源用接地電位であっても良い。高周波信号用接地電位とバイアス電源用接地電位とは、異なる系統のグランド（接地電位）に接続される。高周波信号用接地電位とバイアス電源用接地電位とは、高周波電力増幅装置２００の外部で共通のグランドに接続されてもよい。言い換えると、高周波電力増幅装置２００内では異なるグランドに接続されてもよい。なお、高周波信号用接地電位とバイアス電源用接地電位とは、高周波電力増幅装置２００で共通のグランド（例えば、接地電極パターン１２３）に接続されてもよい。
ここで、接続ビアの形状の他の例について、図４を参照しながら説明する。図４は、実施の形態３に係る高周波電力増幅装置２００の交差部１００ａの配線層別の平面図の一例を示す図である。図４は、接地電位の接続ビア形状の他の一例を示す図である。
図４に示すように、高周波電力増幅装置２００の平面視において、接地電位の接続ビア１３１の形状は一つの長円形状でも良い。平面視において、キャリアアンプ用バイアス電源線３１は、一対の長円形状の接続ビア１３１に挟まれている。高周波電力増幅装置２００は、第３配線層１０５において、キャリアアンプ用バイアス電源線３１の線幅の両脇のそれぞれに、キャリアアンプ用バイアス電源線３１の延伸方向に沿って設置された１つの接続ビア１３１を有するとも言える。長円形状にすることで、接続ビアの間に隙間が形成されないので、より一層干渉防止効果が発揮される。長円形状の長軸は、例えば、キャリアアンプ用バイアス電源線３１の延伸方向と平行である。
（実施の形態４）
図５は、実施の形態４に係る多層サブマウント基板１００上に、マイクロコントローラユニット半導体装置１７を搭載した高周波電力増幅装置３００の平面図の一例を示す図である。実施の形態４に係る高周波電力増幅装置３００は、実施の形態１に係る高周波電力増幅装置２００に加えてマイクロコントローラユニット半導体装置１７が搭載されている。
多層サブマウント基板１００上にマイクロコントローラユニット半導体装置１７を搭載することにより、環境変化においても精度よくキャリアアンプ用バイアス電源電圧及びピークアンプ用バイアス電源電圧をコントロールすることが可能になる。例えば予め温度変化に対するパラメータをマイクロコントローラユニット半導体装置１７に記憶させることで、温度変化に対してバイアス電圧をパラメータに基づいて可変することが可能になる。
マイクロコントローラユニット半導体装置１７は、多層サブマウント基板１００上の各半導体装置を制御する半導体チップ又はパッケージ品である。マイクロコントローラユニット半導体装置１７は、高周波電力増幅装置３００の温度（例えば、高周波電力増幅装置３００の周囲の温度）に応じて、バイアス電源半導体装置１３の動作を制御する。マイクロコントローラユニット半導体装置１７は、例えば、温度に応じた補正値をバイアス電源半導体装置１３に出力する。補正値は、バイアス電源半導体装置１３が出力するバイアス電源電圧を補正するための値であってもよい。
マイクロコントローラユニット半導体装置１７は、例えば、温度変化によるトランジスタ（例えば、トランジスタ１５０）のアイドル電流の変動を抑えるように、当該トランジスタのゲート電極に印加されるバイアス電圧を調整して、アイドル電流を一定に保つようにバイアス電源半導体装置１３を制御する。なお、温度は、例えば、高周波電力増幅装置３００が搭載されるセットボードに設置されるセンサにより取得されるが、これに限定されない。
しかし、マイクロコントローラユニット半導体装置１７には、デジタル信号を入出力するデジタル信号線３５が接続されており、マイクロコントローラユニット半導体装置１７と高周波電力増幅装置３００の外部の装置との間、及び、マイクロコントローラユニット半導体装置１７とバイアス電源半導体装置１３との間で入出力されるデジタル信号を伝搬する際に発生するデジタル信号のノイズが第１及び第２の高周波信号に影響を与えて高周波電力増幅装置３００の特性を劣化させてしまう恐れがある。
そのため、デジタル信号を伝搬するデジタル信号線３５と、キャリアアンプ半導体装置１１及びピークアンプ半導体装置１２の第１及び第２の高周波信号を伝送する第１の高周波信号線１及び第２の高周波信号線２との間に、キャリアアンプ用バイアス電源線３１、ピークアンプ用バイアス電源線３２、バイアス電源半導体装置１３に接続されたアナログ用電源線３６及び接地電位線（図示しない）の少なくとも１つを配置することでデジタル信号ノイズが吸収され、デジタル信号ノイズからの干渉を低減することができる。接地電位線は、バイアス電源線、高周波信号線などに対する基準電位線（グランド線）である。接地電位線は、例えば、複数配置される。
これにより、キャリアアンプ用バイアス電源線３１、ピークアンプ用バイアス電源線３２、アナログ用電源線３６及び接地電位線の少なくとも１つがシールドとして機能し、デジタル信号線３５のノイズが第１及び第２の高周波信号に影響を与えることを抑制することができる。
なお、デジタル信号線３５と第１の高周波信号線１及び第２の高周波信号線２との間に他の配線を配置とは、デジタル信号線３５の任意の点と、第１の高周波信号線１及び第２の高周波信号線２の一方の任意の点とを結ぶ仮想線（直線）が、当該他の配線と交わるように他の配線を配置することを意味する。
なお、デジタル信号線３５と第１の高周波信号線１及び第２の高周波信号線２との間に、複数の接地電位線を配置することでより干渉を防止することができる。また、多層サブマウント基板１００において、複数の接地電位線は、第１の高周波信号及び第２の高周波信号の基準電位となる高周波信号用接地電位線と、デジタル信号の基準電位となるデジタル信号用接地電位線との種別があり、複数の接地電位線は互いに異なる種別の接地電位線としても良い。例えば、複数の接地電位線は、高周波信号用接地電位線と、デジタル信号用接地電位線とを含み、高周波信号用接地電位線とデジタル信号用接地電位線とは、互いに異なる種別（系統）の接地電位線であってもよい。これにより、高周波信号用接地電位線とデジタル信号用接地電位線とが同じ種別の接地電位線である場合に比べて、デジタル信号線３５のノイズが第１及び第２の高周波信号に影響を与えることを効果的に抑制することができる。
さらに、複数の接地電位線の設置位置は、高周波信号線及びデジタル信号線のうちデジタル信号線側にデジタル信号用接地電位線が設置され、高周波信号線及びデジタル信号線のうち高周波信号線側に高周波信号用接地電位線が配置されても良い。これにより、デジタル信号線３５のノイズが第１及び第２の高周波信号に影響を与えることを効果的に抑制することができる。
また、多層サブマウント基板１００の平面視において、デジタル信号線３５を含む領域は、デジタル信号用接地電位線で高周波信号線を含む領域と領域区分されてもよい。これにより、デジタル信号用接地電位線がシールドとして機能するので、デジタル信号線３５のノイズが第１及び第２の高周波信号に影響を与えることを抑制することができる。なお、領域区分されるとは、平面視においてデジタル信号用接地電位線で区切られた一方の領域にのみにデジタル信号線３５が設置され、一方の領域にのみ高周波信号線が設置されることを意味する。
なお、図５の場合、キャリアアンプ用バイアス電源線３１及びピークアンプ用バイアス電源線３２のそれぞれが、平面視において、第２の高周波信号線２と直交する。この場合、第１のシールドパターン１２１は、平面視において、キャリアアンプ用バイアス電源線３１及びピークアンプ用バイアス電源線３２を跨ぐように形成される。キャリアアンプ用バイアス電源線３１及びピークアンプ用バイアス電源線３２は、断面視において、第１のシールドパターン１２１と、複数の接続ビア１３１と、接地電極パターン１２３とにより一括して囲まれていてもよいし、個別に囲まれていてもよい。
（実施の形態５）
図６は、実施の形態５に係る高周波電力増幅装置４００の平面図の一例を示す図である。
図６に示すように、多層サブマウント基板１００上に、第３の高周波信号を増幅するドライバアンプ半導体装置１４と、ドライバアンプ半導体装置１４で増幅された第３の高周波信号を、第１の高周波信号及び第２の高周波信号に分配する分配器１７１とが搭載されている。その他の構成は実施の形態１に係る高周波電力増幅装置２００と同様であり、説明を省略する。
ドライバアンプ半導体装置１４は、キャリアアンプ及びピークアンプを駆動するドライバアンプを含む半導体チップであり、キャリアアンプ半導体装置１１及びピークアンプ半導体装置１２の前段増幅器である。ドライバアンプ半導体装置１４は、キャリアアンプ半導体装置１１及びピークアンプ半導体装置１２より高周波信号の入力側に配置される。ドライバアンプ半導体装置１４には第３の高周波信号線３を介して伝送される第３の高周波信号を増幅する。
バイアス電源半導体装置１３は、キャリアアンプ用バイアス電源電圧及びピークアンプ用バイアス電源電圧に加えて、ドライバアンプ半導体装置１４にドライバ用バイアス電源電圧を出力し、それぞれ独立して制御できるように構成されている。ドライバ用バイアス電源電圧は、バイアス電源電圧の一例である。
分配器１７１は、例えば、ウイルキンソン型カプラにより実現されるが、これに限定されない。
ドライバアンプ半導体装置１４を高周波電力増幅装置４００内に搭載することで、セットボードにドライバアンプを搭載する必要がなくなり、セットボードの小型化に貢献することができる。
（実施の形態６）
図７は、実施の形態６に係る高周波電力増幅装置５００の平面図の一例を示す図である。ドライバアンプ半導体装置は、キャリアアンプ半導体装置１１の前段増幅器であるキャリアドライバアンプ半導体装置１５と、ピークアンプ半導体装置１２の前段増幅器であるピークドライバアンプ半導体装置１６とを有する第１モノリシック半導体装置１８である。キャリアアンプ半導体装置１１及びピークアンプ半導体装置１２は、それぞれ第２モノリシック半導体装置１９及び第３モノリシック半導体装置２０である。なお、モノリシック半導体装置は、１チップの半導体装置を意味する。
キャリアドライバアンプ半導体装置１５は、キャリアアンプを駆動するドライバアンプを含む半導体チップであり、キャリアドライバアンプ半導体装置１５には、キャリアドライバアンプ電源線４１を介して電源電圧が供給される。
ピークドライバアンプ半導体装置１６は、ピークアンプを駆動するドライバアンプを含む半導体チップであり、ピークドライバアンプ半導体装置１６には、ピークドライバアンプ電源線４２を介して電源電圧が供給される。
キャリアドライバアンプ半導体装置１５及びピークドライバアンプ半導体装置１６の少なくとも一方は、整合用の容量を内蔵していてもよい。
キャリアドライバアンプ半導体装置１５またはピークドライバアンプ半導体装置１６に接続される第１の高周波信号線１または第２の高周波信号線２は、多層サブマウント基板１００の第１配線層１０３に形成される。バイアス電源半導体装置１３から出力されたキャリアドライバアンプ用バイアス電源電圧またはピークドライバアンプ用バイアス電源電圧が供給されるキャリアドライバアンプ用バイアス電源線３３またはピークドライバアンプ用バイアス電源線３４は、第３配線層１０５に形成される。そして第１の高周波信号線１及び第２の高周波信号線２の少なくとも一方と、キャリアドライバアンプ用バイアス電源線３３及びピークドライバアンプ用バイアス電源線３４の少なくとも一方とが、平面視で交差する。例えば、交差部分は平面視で直交している。実施の形態６では、第１の高周波信号線１及び第２の高周波信号線２のそれぞれと、キャリアドライバアンプ用バイアス電源線３３とが、交差部１００ｂ及び１００ｃで直交している。
交差部１００ｂ及び１００ｃの第２配線層１０４に接地電位の第２のシールドパターン１２２を配置し、キャリアドライバアンプ用バイアス電源線３３またはピークドライバアンプ用バイアス電源線３４沿いの両脇の、キャリアドライバアンプ用バイアス電源線３３の線幅またはピークドライバアンプ用バイアス電源線３４の線幅の３倍の距離内に、複数の接地電位の接続ビア１３１がキャリアドライバアンプ用バイアス電源線３３またはピークドライバアンプ用バイアス電源線３４の延伸方向（図７の例では、Ｙ軸方向）に互いに間隔を空けて設置される。複数の接地電位の接続ビア１３１は、第２配線層１０４の第２のシールドパターン１２２と第４配線層１０６の接地電極パターン１２３とに接続されている。
第２のシールドパターン１２２は、例えば、平面視において、交差部１００ｂ及び１００ｃを覆うように長方形状に形成される。また、第２のシールドパターン１２２は、例えば、平面視において、第１の高周波信号線１及び第２の高周波信号線２に跨がって形成される。
（実施の形態７）
図８は、実施の形態７に係る高周波電力増幅装置６００の平面図の一例を示す図である。
高周波電力増幅装置６００は、多層サブマウント基板１００上の第１主面１０１において、マイクロコントローラユニット半導体装置１７を備える。マイクロコントローラユニット半導体装置１７とキャリアアンプ半導体装置１１との設置間隔は、マイクロコントローラユニット半導体装置１７とピークアンプ半導体装置１２との設置間隔より広い構成とする。キャリアアンプ半導体装置１１は、平面視において、マイクロコントローラユニット半導体装置１７からの距離がピークアンプ半導体装置１２より遠い位置に設置されているとも言える。キャリアアンプ半導体装置１１とマイクロコントローラユニット半導体装置１７とは、例えば、平面視において、多層サブマウント基板１００上の対角線上に設置されており、マイクロコントローラユニット半導体装置１７とピークアンプ半導体装置１２とは、例えば、平面視において、多層サブマウント基板１００の同じ辺側（図８の例では、多層サブマウント基板１００のＹ軸プラス側及びＹ軸マイナス側のうちＹ軸マイナス側の辺側）に設置されている。
キャリアアンプ半導体装置１１は、高周波電力増幅装置６００の出力領域の全領域で動作するのに対し、ピークアンプ半導体装置１２は、出力領域の高出力時にしか動作しないため、キャリアアンプ半導体装置１１をよりマイクロコントローラユニット半導体装置１７と間隔を広くした方がデジタル信号ノイズによる影響を小さくすることができる。
（実施の形態８）
図９Ａは、実施の形態８に係る高周波電力増幅装置７００の各アンプにバイアス回路を配置した場合の高周波電力増幅装置７００の平面図の一例を示す図である。
図９Ａに示すように、キャリアアンプ半導体装置１１及びピークアンプ半導体装置１２は、アンプを構成するトランジスタのゲート電極にバイアス電圧を供給する、キャリアアンプバイアス回路２２及びピークアンプバイアス回路２３をそれぞれ有する。キャリアアンプ半導体装置１１は、キャリアアンプバイアス回路２２を内蔵し、ピークアンプ半導体装置１２は、ピークアンプバイアス回路２３を内蔵する。キャリアアンプ半導体装置１１及びピークアンプ半導体装置１２の少なくとも一方は、整合用の容量を内蔵していてもよい。
キャリアアンプバイアス回路２２は、バイアス電源半導体装置１３からキャリアアンプ用バイアス電源電圧が供給され、キャリアアンプのゲート電極にバイアス電圧を出力する。ピークアンプバイアス回路２３は、バイアス電源半導体装置１３からピークアンプ用バイアス電源電圧が供給され、ピークアンプのゲート電極にバイアス電圧を出力する。
キャリアアンプバイアス回路２２及びピークアンプバイアス回路２３のそれぞれは、多層サブマウント基板１００上にキャリアアンプ半導体装置１１及びピークアンプ半導体装置１２を設置した場合に近接対向する（例えば、最近接対向する）、それぞれの半導体装置の外形辺寄りに設置されている。図９Ａの例では、キャリアアンプバイアス回路２２は、平面視において、第２モノリシック半導体装置１９のピークアンプ半導体装置１２側（Ｙ軸マイナス側の辺側）に設置され、ピークアンプバイアス回路２３は、平面視において、第３モノリシック半導体装置２０のキャリアアンプ半導体装置１１側（Ｙ軸プラス側の辺側）に設置されている。
例えば、最近接対向にすることにより、キャリアアンプ用バイアス電源線３１及びピークアンプ用バイアス電源線３２のレイアウトが容易になり、更に干渉防止用の第１のシールドパターン１２１及び接地電位の接続ビア１３１のレイアウトが容易になる。
また、キャリアドライバアンプ半導体装置１５及びピークドライバアンプ半導体装置１６は、キャリアドライバアンプバイアス回路２４及びピークドライバアンプバイアス回路２５をそれぞれ有する。キャリアドライバアンプ半導体装置１５は、キャリアドライバアンプバイアス回路２４を内蔵し、ピークドライバアンプ半導体装置１６は、ピークドライバアンプバイアス回路２５を内蔵する。キャリアドライバアンプ半導体装置１５及びピークドライバアンプ半導体装置１６の少なくとも一方は、整合用の容量を内蔵していてもよい。
キャリアドライバアンプバイアス回路２４は、バイアス電源半導体装置１３からキャリアドライバアンプ用バイアス電源電圧が供給され、キャリアドライバアンプのゲート電極にバイアス電圧を出力する。ピークドライバアンプバイアス回路２５は、バイアス電源半導体装置１３からピークドライバアンプ用バイアス電源電圧が供給され、ピークドライバアンプのゲート電極にバイアス電圧を出力する。
キャリアドライバアンプバイアス回路２４及びピークドライバアンプバイアス回路２５のそれぞれは、多層サブマウント基板１００上にキャリアドライバアンプ半導体装置１５及びピークドライバアンプ半導体装置１６を設置した場合に遠隔する（例えば、最遠隔する）、それぞれの半導体装置の外形辺寄りに設置されている。図９Ａの例では、キャリアドライバアンプバイアス回路２４は、平面視において、第１モノリシック半導体装置１８のピークドライバアンプ半導体装置１６とは反対側（Ｙ軸プラス側）に設置され、ピークドライバアンプバイアス回路２５は、平面視において、第１モノリシック半導体装置１８のキャリアドライバアンプ半導体装置１５とは反対側（Ｙ軸マイナス側）に設置されている。
ドライバアンプは、トランジスタサイズが小さくなるため、最遠隔に配置することにより、キャリアドライバアンプ半導体装置１５及びピークドライバアンプ半導体装置１６の整合回路のレイアウトが容易になる。
ここで、バイアス電源半導体装置１３及びバイアス回路の回路構成について、図９Ｂを参照しながら説明する。図９Ｂは、実施の形態８に係る、バイアス電源半導体装置１３及びバイアス回路の回路図の一例を示す図である。キャリアアンプバイアス回路２２、ピークアンプバイアス回路２３、キャリアドライバアンプバイアス回路２４及びピークドライバアンプバイアス回路２５の回路構成は同じであってもよく、図９Ｂではキャリアアンプバイアス回路２２を用いて説明する。
キャリアアンプ半導体装置１１は、第２トランジスタＴｒ２を含んで構成される。バイアス電源半導体装置１３は、キャリアアンプバイアス回路２２、ピークアンプバイアス回路２３、キャリアドライバアンプバイアス回路２４及びピークドライバアンプバイアス回路２５のそれぞれを個々に制御可能に構成される。
図９Ｂに示すように、多層サブマウント基板１００上には、バイアス電源半導体装置１３と、第２モノリシック半導体装置１９とが形成される。バイアス電源半導体装置１３は、多層サブマウント基板１００上における第２モノリシック半導体装置１９の外部の領域に形成される。
実施の形態８に係るバイアス電源半導体装置１３は、第１トランジスタＴｒ１のゲートに与えるバイアス電圧の活性状態を制御する制御装置（イネーブル制御回路）である。バイアス電源半導体装置１３は、端子ｔ１に印加される電圧Ｖｅｎの変化（Ｈｉｇｈ電圧／Ｌｏｗ電圧）に応じて、第１トランジスタＴｒ１のしきい値電圧より低い電圧と高い電圧とを選択的に端子ｔ３から出力するスイッチ素子部１３ａなどを含んで構成される。スイッチ素子部１３ａは、複数のトランジスタを含んで構成される。
また、多層サブマウント基板１００上には、バイアス電源半導体装置１３の入力端子である端子ｔ１及びｔ２と、出力端子である端子ｔ３とが設けられている。端子ｔ１には、アナログ用電源線３６を介して電圧Ｖｅｎが供給され、端子ｔ２には、アナログ用電源線３６を介して電圧Ｖｇｇが供給される。電圧Ｖｅｎは、イネーブル電圧である。電圧Ｖｅｎ及びＶｇｇは、キャリアアンプバイアス回路２２の電源となる。端子ｔ３は、キャリアアンプ用バイアス電源線３１を介して第２モノリシック半導体装置１９の端子ｔ４と接続されている。
第２モノリシック半導体装置１９は、多層サブマウント基板１００上に形成された電力増幅用の第１トランジスタＴｒ１と、多層サブマウント基板１００上に形成された第２トランジスタＴｒ２を含み、第１トランジスタＴｒ１のゲートにバイアス電圧を与えるキャリアアンプバイアス回路２２とを有する。第１トランジスタＴｒ１及び第２トランジスタＴｒ２は、窒化ガリウム（ＧａＮ）などの窒化物半導体を用いた高電子移動度トランジスタ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ：ＨＥＭＴ）型のトランジスタであるがこれに限定されない。
キャリアアンプバイアス回路２２は、直列に接続された抵抗Ｒ１、第２トランジスタＴｒ２及び抵抗Ｒ２で構成される。抵抗Ｒ１の一端と第２トランジスタＴｒ２のドレインとの接続点は、キャリアアンプバイアス回路２２のバイアス電圧出力ノードに相当し、第１トランジスタＴｒ１のゲートに接続されている。抵抗Ｒ１の他端は接地されている。第２トランジスタＴｒ２は、第１トランジスタＴｒ１に入力される高周波信号の伝送経路外に配置されている。なお、高周波信号の伝送経路とは、第１の高周波信号線１を介して端子ｔ６に入力された高周波信号の大部分が伝送されていく経路である。抵抗Ｒ２の一端は第２トランジスタＴｒ２のゲートと接続され、抵抗Ｒ２の他端は第２トランジスタＴｒ２のソースに接続されている。
また、第２モノリシック半導体装置１９には、抵抗Ｒ２の一端に接続される端子ｔ４、キャリアアンプ電源線４３に接続される端子ｔ５、第１トランジスタＴｒ１のゲートに接続される端子ｔ６及び第１トランジスタＴｒ１のドレインに接続される端子ｔ７が設けられている。なお、第１トランジスタＴｒ１のソースは接地されている。
いま、バイアス電源半導体装置１３の端子ｔ１に電圧ＶｅｎとしてＬｏｗ電圧が入力されると、端子ｔ３から第２トランジスタＴｒ２のしきい値電圧より低い電圧が出力され、その電圧が抵抗Ｒ２の一端に印加される。その結果、第２トランジスタＴｒ２は、ゲート電圧が第２トランジスタＴｒ２のしきい値電圧より低くなり、ドレイン電流が流れないｏｆｆ状態になる。
一方、バイアス電源半導体装置１３の端子ｔ１に電圧ＶｅｎとしてＨｉｇｈ電圧が入力されると、バイアス電源半導体装置１３から第２トランジスタＴｒ２のしきい値電圧より高い電圧が出力され、その電圧が抵抗Ｒ２の一端に印加される。抵抗Ｒ２の一端に印加された電圧により第２トランジスタＴｒ２のゲート電圧は、第２トランジスタＴｒ２のしきい値電圧より高くなり、ドレイン電流が流れるｏｎ状態になる。
このように、実施の形態８では、アンプとしての第１トランジスタＴｒ１と、バイアス電圧を生成する第２トランジスタＴｒ２とが、同じチップに含まれる。第２トランジスタＴｒ２は、第１トランジスタＴｒ１と同じデバイス特性を有する。これにより、第１トランジスタＴｒ１及び第２トランジスタＴｒ２のしきい値電圧のバラツキをキャンセルすることができるので、第１トランジスタＴｒ１の動作を高精度に制御することが可能となる。
なお、図９Ｂに示すキャリアアンプバイアス回路２２は第１トランジスタＴｒ１のゲートにバイアス電圧を供給する回路の一例であるが、回路構成はこれに限られない。例えば、抵抗Ｒ１の他端は接地せず、バイアス電源半導体装置１３で生成された電圧を印加してもよい。
なお、図１Ａなどに示すバイアス電源半導体装置１３は、図９Ｂに示すバイアス電源半導体装置１３及びキャリアアンプバイアス回路２２の構成の両方を有していてもよい。
次に、ドライバアンプ電源線の配線について、図１０Ａ及び図１０Ｂを参照しながら説明する。図１０Ａは、実施の形態８に係るドライバアンプ電源線の配線の一例を示す平面透視図である。図１０Ｂは、図１０ＡのＸＢ－ＸＢ切断線で切断した、実施の形態８に係るドライバアンプ電源線の配線の断面構造図の一例を示す図である。
図１０Ａ及び図１０Ｂに示すように、ピークドライバアンプ半導体装置１６に電源供給するピークドライバアンプ電源線４２は、第１モノリシック半導体装置１８が設置される多層サブマウント基板１００の第１配線層１０３に形成されたダイパッド１２４の下層の第２配線層１０４に設置される。そして、ピークドライバアンプ電源線４２は、高周波電力増幅装置７００の平面視でキャリアドライバアンプ電源線４１またはピークドライバアンプ電源線４２の延伸方向（図１０Ａの例では、Ｙ軸方向）と直交方向（図１０Ａの例では、Ｘ軸方向）にはダイパッド１２４の外形境界からはみ出さないように設置されている。図１０Ａ及び図１０Ｂの例では、ダイパッド１２４は、平面視において、ピークドライバアンプ電源線４２を内包している。
外形境界からピークドライバアンプ電源線４２がはみ出すと、第１又は第２の高周波信号と干渉し、特性が劣化する恐れがある。ピークドライバアンプ電源線４２をダイパッド１２４の下層の配線層に設置することで、ダイパッド１２４がシールドパターンとして機能し、ピークドライバアンプ電源線４２と第１又は第２の高周波信号との干渉を抑制することができる。
上記構成では、ピークドライバアンプ電源線４２は、第２配線層１０４に設置されるとしたが、更に下層の配線層（例えば、第３配線層１０５）に形成されても問題はない。
なお、サーマルビア１３４は、接地電極パターン１２３とダイパッド１２４とを熱的に接続するためのビアである。
（実施の形態９）
図１１は、実施の形態９に係る高周波電力増幅装置５００ａの平面図の一例を示す図である。
図１１に示すように、ドライバアンプ半導体装置は、キャリアアンプ半導体装置１１の前段増幅器であり第１モノリシック半導体装置１８ａであるキャリアドライバアンプ半導体装置１５と、ピークアンプ半導体装置１２の前段増幅器であり第２モノリシック半導体装置１９ａであるピークドライバアンプ半導体装置１６とを有する。また、キャリアアンプ半導体装置１１及びピークアンプ半導体装置１２は、第３モノリシック半導体装置２０ａに含まれる。
上記構成により、高周波信号を、キャリアドライバアンプ半導体装置１５に入力される第１の高周波信号とピークドライバアンプ半導体装置１６に入力される第２の高周波信号とに分配する平行平板カプラ（平行平板型カプラ）のレイアウトが容易になる。なお、図１１の例では、平行平板カプラは、高周波電力増幅装置５００ａの外部に設置される。
（実施の形態１０）
実施の形態９では、平行平板カプラが高周波電力増幅装置５００ａの外部に設置される例について説明したが、高周波電力増幅装置に搭載されていてもよい。実施の形態１０では、平行平板カプラが搭載された高周波電力増幅装置について、図１２Ａ及び図１２Ｂを参照しながら説明する。
図１２Ａは、実施の形態１０に係る高周波電力増幅装置８００の平面図の一例を示す図である。図１２Ｂは、図１２ＡのＸＩＩＢ－ＸＩＩＢ切断線で切断した、実施の形態１０に係る平行平板カプラの断面構造図の一例を示す図である。
図１２Ａに示すように、高周波電力増幅装置８００は、キャリアドライバアンプ半導体装置１５及びピークドライバアンプ半導体装置１６の前段分配器である分配器１７２を備える。分配器１７２は、第３の高周波信号線３から入力された第３の高周波信号を、キャリアドライバアンプ半導体装置１５に入力される第１の高周波信号と、ピークドライバアンプ半導体装置１６に入力される第２の高周波信号とに分配する。実施の形態１０では、分配器１７２は、平行平板カプラにより構成される。
図１２Ｂに示すように、高周波電力増幅装置８００は、多層サブマウント基板１００の対向する第１配線層１０３に形成された主線路４と第２配線層１０４に形成された副線路５との間に形成された平行平板カプラを有する。平行平板カプラを構成する副線路５と最近接対向する接地電位の第４配線層１０６との間隔Ｈ２は、平行平板カプラを構成する主線路４と副線路５との間隔Ｈ１の３倍以上であるとよい。上記構成により、平行平板型３ｄＢカプラが容易に作成することができる。なお、各樹脂層の厚みを調整する、及び、多層サブマウント基板１００の層数を調整することの少なくとも一方により、間隔Ｈ１及び間隔Ｈ２の調整を行うことができる。間隔Ｈ２が間隔Ｈ１の３倍以上となるように、各樹脂層の厚み、及び、多層サブマウント基板１００の層数の少なくとも一方が調整される。
なお、図１２Ｂでは、分配器１７２を平行平板型カプラとしたが、平行平板型カプラに替えてウイルキンソン型カプラを高周波電力増幅装置８００に内蔵しても何ら問題はない。
さらに実施の形態１０では、キャリアドライバアンプ半導体装置１５に電源供給するキャリアドライバアンプ電源線４１が、第２モノリシック半導体装置１９ａが設置される多層サブマウント基板１００の第１配線層１０３に形成されたダイパッド１２４（図１０Ａ及び図１０Ｂを参照）の下層の配線層に設置されてもよい。または、ピークドライバアンプ半導体装置１６に電源供給するピークドライバアンプ電源線４２が、第１モノリシック半導体装置１８ａが設置される多層サブマウント基板１００の第１配線層１０３に形成されたダイパッド１２４の下層の配線層に設置されてもよい。
高周波電力増幅装置８００の平面視で、キャリアドライバアンプ電源線４１またはピークドライバアンプ電源線４２の延伸方向と直交方向には、キャリアドライバアンプ電源線４１またはピークドライバアンプ電源線４２がダイパッド１２４の外形境界からはみ出さないように設置されていてもよい。
このように、キャリアアンプ半導体装置１１及びピークアンプ半導体装置１２が１チップで構成される場合であっても、キャリアドライバアンプ電源線４１及びピークドライバアンプ電源線４２の少なくとも一方のシールドパターンとしてダイパッド１２４を利用してもよい。
以上、本開示の１つまたは複数の態様に係る高周波電力増幅装置について、各実施の形態に基づいて説明したが、本開示は、この各実施の形態に限定されるものではない。本開示の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したものや、異なる実施の形態における構成要素を組み合わせて構築される形態も、本開示の１つまたは複数の態様の範囲内に含まれてもよい。
また、本開示の１つまたは複数の態様に係る高周波電力増幅装置について、キャリアアンプ半導体装置１１及びピークアンプ半導体装置１２はＧａＮなどの窒化物からなるトランジスタで構成してもよい。半導体基板としてはＳｉ基板、ＳｉＣ基板などを用いればよい。
また、キャリアアンプ半導体装置１１及びピークアンプ半導体装置１２はＳｉ基板からなるＬＤＭＯＳトランジスタで構成してもよい。
また、キャリアアンプ半導体装置１１及びキャリアドライバアンプ半導体装置１５はＧａＮなどの窒化物からなるトランジスタで構成してもよい。半導体基板としてはＳｉ基板、ＳｉＣ基板などを用いればよい。
また、キャリアアンプ半導体装置１１及びキャリアドライバアンプ半導体装置１５はＳｉ基板からなるＬＤＭＯＳトランジスタで構成してもよい。
また、ピークアンプ半導体装置１２及びピークドライバアンプ半導体装置１６はＧａＮなどの窒化物からなるトランジスタで構成してもよい。半導体基板としてはＳｉ基板、ＳｉＣ基板などを用いればよい。
また、ピークアンプ半導体装置１２及びピークドライバアンプ半導体装置１６はＳｉ基板からなるＬＤＭＯＳトランジスタで構成してもよい。
また、キャリアアンプ半導体装置１１及びピークアンプ半導体装置１２は、ＧａＮなどの窒化物からなるトランジスタ、Ｓｉ基板からなるＬＤＭＯＳトランジスタなどで構成されてもよい。キャリアアンプ半導体装置１１の半導体基板の熱伝導率の方が、ピークアンプ半導体装置１２の半導体基板の熱伝導率より良い（高い）基板を用いればよい。一例として、キャリアアンプ半導体装置１１の半導体基板にはＳｉＣ基板を用い、ピークアンプ半導体装置１２の半導体基板にはＳｉ基板を用いればよい。別の例として、キャリアアンプ半導体装置１１にはＳｉＣ基板上に形成された窒化物からなるトランジスタを用い、ピークアンプ半導体装置１２にはＳｉ基板上に形成された窒化物からなるトランジスタを用いればよい。このような構成にすることで、キャリアアンプ半導体装置１１のチャネル温度を下げることができ、また、発熱の大きいキャリアアンプ半導体装置１１のみにＳｉ基板より高価なＳｉＣ基板を使用することで、コスト削減することが可能である。
また、キャリアアンプ半導体装置１１及びキャリアドライバアンプ半導体装置１５は、ＧａＮなどの窒化物からなるトランジスタ、Ｓｉ基板からなるＬＤＭＯＳトランジスタなどで構成されてもよい。キャリアアンプ半導体装置１１の半導体基板の熱伝導率の方が、キャリアドライバアンプ半導体装置１５の半導体基板の熱伝導率より良い（高い）基板を用いればよい。一例として、キャリアアンプ半導体装置１１の半導体基板にはＳｉＣ基板を用い、キャリアドライバアンプ半導体装置１５の半導体基板にはＳｉ基板を用いればよい。別の例として、キャリアアンプ半導体装置１１にはＳｉＣ基板上に形成された窒化物からなるトランジスタを用い、キャリアドライバアンプ半導体装置１５にはＳｉ基板上に形成された窒化物からなるトランジスタを用いればよい。このような構成にすることで、キャリアアンプ半導体装置１１のチャネル温度を下げることができ、また、発熱の大きいキャリアアンプ半導体装置１１のみにＳｉ基板より高価なＳｉＣ基板を使用することで、コスト削減することが可能である。
また、キャリアアンプ半導体装置１１にはＳｉ基板上のＧａＮなどの窒化物からなるトランジスタを用い、ピークアンプ半導体装置１２にはＳｉ基板上のＬＤＭＯＳからなるトランジスタを用いてもよい。半導体基板を同じＳｉ基板にすることで、キャリアアンプ半導体装置１１及びピークアンプ半導体装置１２を１つのチップで形成することができる。
また、キャリアアンプ半導体装置１１にはＳｉ基板上のＧａＮなどの窒化物からなるトランジスタを用い、キャリアドライバアンプ半導体装置１５にはＳｉ基板上のＬＤＭＯＳからなるトランジスタを用いてもよい。半導体基板を同じＳｉ基板にすることで、キャリアアンプ半導体装置１１及びキャリアドライバアンプ半導体装置１５を１つのチップで形成することができる。
本開示に係る高周波電力増幅装置は、ドハティ増幅器とドハティ増幅器へバイアス電源電圧を供給するバイアス電源半導体装置とを搭載する高周波電力増幅装置に有用である。
１ 第１の高周波信号線
２ 第２の高周波信号線
３ 第３の高周波信号線
４ 主線路
５ 副線路
１１ キャリアアンプ半導体装置
１２ ピークアンプ半導体装置
１３ バイアス電源半導体装置
１３ａ スイッチ素子部
１４ ドライバアンプ半導体装置
１５ キャリアドライバアンプ半導体装置
１６ ピークドライバアンプ半導体装置
１７ マイクロコントローラユニット半導体装置
１８、１８ａ 第１モノリシック半導体装置
１９、１９ａ 第２モノリシック半導体装置
２０、２０ａ 第３モノリシック半導体装置
２１ 第１のゲートバイアス回路
２２ キャリアアンプバイアス回路
２３ ピークアンプバイアス回路
２４ キャリアドライバアンプバイアス回路
２５ ピークドライバアンプバイアス回路
３１ キャリアアンプ用バイアス電源線
３２ ピークアンプ用バイアス電源線
３３ キャリアドライバアンプ用バイアス電源線
３４ ピークドライバアンプ用バイアス電源線
３５ デジタル信号線
３６ アナログ用電源線
４１ キャリアドライバアンプ電源線
４２ ピークドライバアンプ電源線
４３ キャリアアンプ電源線
４４ ピークアンプ電源線
１００ 多層サブマウント基板
１００ａ、１００ｂ、１００ｃ 交差部
１０１ 第１主面
１０２ 第２主面
１０３ 第１配線層
１０４ 第２配線層
１０５ 第３配線層
１０６ 第４配線層
１０７ 第１の配線パターン
１０８ 第２の配線パターン
１０９ 第３の配線パターン
１１０ 第４の配線パターン
１１１ 接続ビア用パターン
１１６ 第１の樹脂層
１１７ 第２の樹脂層
１１８ 第３の樹脂層
１２１ 第１のシールドパターン
１２２ 第２のシールドパターン
１２３ 接地電極パターン
１２４ ダイパッド
１３１ 接続ビア
１３２ 高周波信号接続ビア
１３３ バイアス電源接続ビア
１３４ サーマルビア
１４１ 第１の接続ワイヤ
１４２ 第２の接続ワイヤ
１４３ 第３の接続ワイヤ
１４４ 第４の接続ワイヤ
１４５ 第５の接続ワイヤ
１５０ トランジスタ
１５１ ゲート電極
１５２ 抵抗
１５３ ドレイン電極
１５４ ソース電極
１６１ 入力端子
１６２ 出力端子
１７１、１７２ 分配器
２００、３００、４００、５００、５００ａ、６００、７００、８００ 高周波電力増幅装置
Ｈ１、Ｈ２、Ｐ 間隔
Ｒ１、Ｒ２ 抵抗
ｔ１、ｔ２、ｔ３、ｔ４、ｔ５、ｔ６、ｔ７ 端子
Ｔｒ１ 第１トランジスタ
Ｔｒ２ 第２トランジスタ
Ｗ 線幅

Claims (19)

  1. 複数の樹脂層及び配線層から成る多層サブマウント基板の主面に、キャリアアンプ半導体装置及びピークアンプ半導体装置が設置されたハイブリッド型の高周波電力増幅装置であって、
    前記キャリアアンプ半導体装置にキャリアアンプ用バイアス電源電圧を出力し、前記ピークアンプ半導体装置にピークアンプ用バイアス電源電圧を出力するバイアス電源半導体装置と、
    前記主面に形成された第１配線層で配線され、前記キャリアアンプ半導体装置または前記ピークアンプ半導体装置へ高周波信号を伝送する高周波信号線と、
    前記多層サブマウント基板の第３配線層で配線され、前記キャリアアンプ用バイアス電源電圧を前記キャリアアンプ半導体装置に供給する、または、前記ピークアンプ用バイアス電源電圧を前記ピークアンプ半導体装置に供給するバイアス電源線とを備え、
    前記多層サブマウント基板は、前記多層サブマウント基板の平面視において、前記高周波信号線と前記バイアス電源線とが交差する交差部を有し、
    前記交差部は、
    前記第１配線層と前記第３配線層との間に設置される第２配線層の一部であり、接地電位に設定されたシールドパターンと、
    前記バイアス電源線の線幅の両脇のそれぞれに、前記バイアス電源線から前記バイアス電源線の線幅の３倍の距離内に、前記バイアス電源線の延伸方向に沿って設置され、接地電位に設定された接地接続ビアとを備える
    高周波電力増幅装置。
  2. 前記キャリアアンプ半導体装置または前記ピークアンプ半導体装置は、モノリシック半導体装置であり、
    前記モノリシック半導体装置は、
    アンプを構成するトランジスタのゲート電極にバイアス電圧を供給するゲートバイアス回路と、
    前記ゲート電極に接続されたゲート端子とを有し、
    前記ゲートバイアス回路は、
    前記キャリアアンプ用バイアス電源電圧または前記ピークアンプ用バイアス電源電圧が供給される入力端子と、
    前記ゲートバイアス回路から前記バイアス電圧を出力する出力端子とを有し、
    前記高周波電力増幅装置は、前記主面において、さらに、
    前記第１配線層で配線された配線パターンと、
    前記出力端子と、前記配線パターンとを接続する第１接続ワイヤと、
    前記配線パターンと前記ゲート端子とを接続する第２接続ワイヤとを備え、
    前記バイアス電圧は、前記出力端子から前記第１接続ワイヤ、前記配線パターン、及び、前記第２接続ワイヤの経路順を経て前記高周波信号とは異なる経路で前記ゲート電極に供給される
    請求項１に記載の高周波電力増幅装置。
  3. 前記多層サブマウント基板の同一の樹脂層において、
    前記キャリアアンプ半導体装置または前記ピークアンプ半導体装置への前記高周波信号が伝送される高周波信号接続ビアと、
    前記キャリアアンプ用バイアス電源電圧または前記ピークアンプ用バイアス電源電圧が供給されるバイアス電源接続ビアと、
    前記高周波信号接続ビアと前記バイアス電源接続ビアとの間に設置される前記接地接続ビアとを備える
    請求項１に記載の高周波電力増幅装置。
  4. 複数の前記接地接続ビアは、前記平面視において、複数の前記バイアス電源接続ビアの並び沿いにおいて、前記３倍の距離内に、複数の前記バイアス電源接続ビアの並び方向に互いに間隔を空けて設置されている
    請求項３に記載の高周波電力増幅装置。
  5. 前記多層サブマウント基板において、前記接地電位は、前記高周波信号の基準電位となる高周波信号用基準電位と、前記キャリアアンプ用バイアス電源電圧または前記ピークアンプ用バイアス電源電圧の基準電位となるバイアス電源用基準電位との種別があり、
    前記接地接続ビアの電位は、前記バイアス電源用基準電位である
    請求項３または４に記載の高周波電力増幅装置。
  6. 前記平面視において、前記接地接続ビアは、長円形状のものを含む
    請求項１または３に記載の高周波電力増幅装置。
  7. マイクロコントローラユニット半導体装置を備え、
    前記マイクロコントローラユニット半導体装置に入出力されるデジタル信号を伝搬するデジタル信号線と、前記高周波信号線との間に、前記バイアス電源線または前記バイアス電源半導体装置に接続されたアナログ用電源線が設置されている
    請求項１に記載の高周波電力増幅装置。
  8. 前記デジタル信号線と前記高周波信号線との間に、複数の接地電位線が設置されている
    請求項７に記載の高周波電力増幅装置。
  9. 前記多層サブマウント基板において、前記複数の接地電位線は、前記高周波信号の基準電位となる高周波信号用接地電位線と、前記デジタル信号の基準電位となるデジタル信号用接地電位線とを含む
    請求項８に記載の高周波電力増幅装置。
  10. 前記デジタル信号用接地電位線は、前記高周波信号線および前記デジタル信号線のうち前記デジタル信号線側に設置され、
    前記高周波信号用接地電位線は、前記高周波信号線および前記デジタル信号線のうち前記高周波信号線側に設置されている
    請求項９に記載の高周波電力増幅装置。
  11. 前記多層サブマウント基板の平面視において、前記デジタル信号線を含む領域は、前記デジタル信号の基準電位となるデジタル信号用接地電位線で前記高周波信号線を含む領域と領域区分されている
    請求項７に記載の高周波電力増幅装置。
  12. 前記多層サブマウント基板上に、更に前記キャリアアンプ半導体装置及び前記ピークアンプ半導体装置の前段増幅器であるドライバアンプ半導体装置を備え、
    前記バイアス電源半導体装置は、更に前記ドライバアンプ半導体装置にドライバアンプ用バイアス電源電圧を出力する
    請求項１に記載の高周波電力増幅装置。
  13. 前記ドライバアンプ半導体装置は、前記キャリアアンプ半導体装置の前段増幅器であるキャリアドライバアンプと、前記ピークアンプ半導体装置の前段増幅器であるピークドライバアンプとを有する第１モノリシック半導体装置であり、
    前記キャリアアンプ半導体装置及び前記ピークアンプ半導体装置は、それぞれ第２モノリシック半導体装置及び第３モノリシック半導体装置である
    請求項１２に記載の高周波電力増幅装置。
  14. 前記多層サブマウント基板の平面視において、前記キャリアアンプ半導体装置は、前記マイクロコントローラユニット半導体装置からの距離が前記ピークアンプ半導体装置より遠い位置に設置されている
    請求項７に記載の高周波電力増幅装置。
  15. 前記キャリアアンプ半導体装置は、アンプを構成するトランジスタのゲート電極にバイアス電圧を供給するキャリアアンプバイアス回路を有し、
    前記ピークアンプ半導体装置は、アンプを構成するトランジスタのゲート電極にバイアス電圧を供給するピークアンプバイアス回路を有し、
    前記キャリアアンプバイアス回路及び前記ピークアンプバイアス回路のそれぞれは、前記多層サブマウント基板上に前記キャリアアンプ半導体装置及び前記ピークアンプ半導体装置を設置した場合に最近接対向する、それぞれの半導体装置の外形辺寄りに設置されている
    請求項１３または１４に記載の高周波電力増幅装置。
  16. 前記キャリアドライバアンプに電源供給するキャリアドライバアンプ電源線または前記ピークドライバアンプに電源供給するピークドライバアンプ電源線は、前記第１モノリシック半導体装置が設置される前記多層サブマウント基板のダイパッド層の下部配線層で配線され、前記多層サブマウント基板の平面視で、前記キャリアドライバアンプ電源線または前記ピークドライバアンプ電源線の延伸方向と直交方向には前記ダイパッド層の外形境界からはみ出さないように設置されている
    請求項１３に記載の高周波電力増幅装置。
  17. 前記ドライバアンプ半導体装置は、前記キャリアアンプ半導体装置の前段増幅器であり第１モノリシック半導体装置であるキャリアドライバアンプと、前記ピークアンプ半導体装置の前段増幅器であり第２モノリシック半導体装置であるピークドライバアンプとで構成され、
    前記キャリアアンプ半導体装置及び前記ピークアンプ半導体装置は、第３モノリシック半導体装置に含まれる
    請求項１２に記載の高周波電力増幅装置。
  18. 更に、前記多層サブマウント基板の対向する前記第１配線層と、前記第１配線層と前記第３配線層との間に設置される第２配線層の他の一部である線路パターンとの間に形成された平行平板カプラを備え、
    前記線路パターンと、前記線路パターンと最近接対向する接地電位の配線層との間隔は、前記第１配線層と前記線路パターンとの間隔の３倍以上である
    請求項１７に記載の高周波電力増幅装置。
  19. 前記キャリアドライバアンプに電源供給するキャリアドライバアンプ電源線が、前記第２モノリシック半導体装置が設置される前記多層サブマウント基板のダイパッド層の下部配線層で配線され、または、前記ピークドライバアンプに電源供給するピークドライバアンプ電源線が、前記第１モノリシック半導体装置が設置される前記多層サブマウント基板のダイパッド層の下部配線層で配線され、
    前記キャリアドライバアンプ電源線または前記ピークドライバアンプ電源線は、前記多層サブマウント基板の平面視で、前記キャリアドライバアンプ電源線または前記ピークドライバアンプ電源線の延伸方向と直交方向には前記ダイパッド層の外形境界からはみ出さないように設置されている
    請求項１７または１８に記載の高周波電力増幅装置。
JP2023500921A 2021-02-18 2022-02-17 高周波電力増幅装置 Active JP7351036B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202163150757P 2021-02-18 2021-02-18
US63/150,757 2021-02-18
PCT/JP2022/006393 WO2022176947A1 (ja) 2021-02-18 2022-02-17 高周波電力増幅装置

Publications (3)

Publication Number Publication Date
JPWO2022176947A1 JPWO2022176947A1 (ja) 2022-08-25
JPWO2022176947A5 JPWO2022176947A5 (ja) 2023-06-08
JP7351036B2 true JP7351036B2 (ja) 2023-09-26

Family

ID=82930669

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023500921A Active JP7351036B2 (ja) 2021-02-18 2022-02-17 高周波電力増幅装置

Country Status (4)

Country Link
US (1) US11942911B2 (ja)
JP (1) JP7351036B2 (ja)
CN (1) CN116918248B (ja)
WO (1) WO2022176947A1 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001313536A (ja) 2000-04-28 2001-11-09 Murata Mfg Co Ltd 積層型ｌｃ部品
JP2002164701A (ja) 2000-11-24 2002-06-07 Sharp Corp 高周波回路
JP2004304628A (ja) 2003-03-31 2004-10-28 Tdk Corp パワーアンプモジュール用多層基板及びパワーアンプモジュール
JP2007135015A (ja) 2005-11-10 2007-05-31 Toshiba Corp 増幅器モジュール、無線送信装置
JP2011250360A (ja) 2010-05-31 2011-12-08 Toshiba Corp 高周波モジュール
JP2013192178A (ja) 2012-03-15 2013-09-26 Nippon Dempa Kogyo Co Ltd 伝送線路及び電子部品
JP2016042695A (ja) 2014-08-13 2016-03-31 スカイワークス ソリューションズ, インコーポレイテッドSkyworks Solutions, Inc. 信号合成器、電力増幅器モジュール、および無線装置
US20160373085A1 (en) 2015-06-22 2016-12-22 Freescale Semiconductor, Inc. Rf circuit with multiple-definition rf substrate and conductive material void under a bias line

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04150202A (ja) 1990-10-09 1992-05-22 Mitsubishi Electric Corp 立体交差回路装置
JPH06245174A (ja) 1993-02-22 1994-09-02 Hitachi Ltd 広帯域増幅器及びこれを用いた表示装置
US5546048A (en) 1992-09-04 1996-08-13 Hitachi, Ltd. Amplifier and display apparatus employing the same
JP2996906B2 (ja) 1995-11-29 2000-01-11 株式会社東芝 モノリシックマイクロ波集積回路
KR100817070B1 (ko) 2006-10-30 2008-03-26 삼성전자주식회사 다중 그라운드 쉴딩 반도체 패키지, 그 패키지의 제조방법 및 그 그라운드 쉴딩을 이용한 노이즈 방지방법
US7619468B1 (en) 2008-09-30 2009-11-17 Nortel Networks Limited Doherty amplifier with drain bias supply modulation
JP2010098439A (ja) 2008-10-15 2010-04-30 Mitsubishi Electric Corp 高周波モジュール及びｇｐｓ受信装置
EP2905896A1 (en) * 2009-09-28 2015-08-12 NEC Corporation Doherty amplifier
JP5705122B2 (ja) * 2009-10-23 2015-04-22 日本碍子株式会社 ドハティ増幅器用合成器
US7990223B1 (en) 2010-05-31 2011-08-02 Kabushiki Kaisha Toshiba High frequency module and operating method of the same
JP6076068B2 (ja) 2012-12-17 2017-02-08 ルネサスエレクトロニクス株式会社 半導体集積回路装置
US9647611B1 (en) 2015-10-28 2017-05-09 Nxp Usa, Inc. Reconfigurable power splitters and amplifiers, and corresponding methods
JP2019041277A (ja) * 2017-08-25 2019-03-14 株式会社村田製作所 電力増幅回路
JP7192099B2 (ja) * 2019-04-01 2022-12-19 ヌヴォトンテクノロジージャパン株式会社 モノリシック半導体装置およびハイブリッド半導体装置
WO2021140975A1 (ja) * 2020-01-10 2021-07-15 住友電気工業株式会社 高周波増幅器
WO2022118891A1 (ja) * 2020-12-04 2022-06-09 株式会社村田製作所 高周波モジュール及び通信装置
WO2022137708A1 (ja) * 2020-12-25 2022-06-30 株式会社村田製作所 高周波モジュール及び通信装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001313536A (ja) 2000-04-28 2001-11-09 Murata Mfg Co Ltd 積層型ｌｃ部品
JP2002164701A (ja) 2000-11-24 2002-06-07 Sharp Corp 高周波回路
JP2004304628A (ja) 2003-03-31 2004-10-28 Tdk Corp パワーアンプモジュール用多層基板及びパワーアンプモジュール
JP2007135015A (ja) 2005-11-10 2007-05-31 Toshiba Corp 増幅器モジュール、無線送信装置
JP2011250360A (ja) 2010-05-31 2011-12-08 Toshiba Corp 高周波モジュール
JP2013192178A (ja) 2012-03-15 2013-09-26 Nippon Dempa Kogyo Co Ltd 伝送線路及び電子部品
JP2016042695A (ja) 2014-08-13 2016-03-31 スカイワークス ソリューションズ, インコーポレイテッドSkyworks Solutions, Inc. 信号合成器、電力増幅器モジュール、および無線装置
US20160373085A1 (en) 2015-06-22 2016-12-22 Freescale Semiconductor, Inc. Rf circuit with multiple-definition rf substrate and conductive material void under a bias line

Also Published As

Publication number Publication date
CN116918248A (zh) 2023-10-20
US11942911B2 (en) 2024-03-26
WO2022176947A1 (ja) 2022-08-25
CN116918248B (zh) 2024-03-19
US20240039487A1 (en) 2024-02-01
JPWO2022176947A1 (ja) 2022-08-25

Similar Documents

Publication Publication Date Title
US8125059B2 (en) Semiconductor device
JP3712111B2 (ja) 電力増幅用半導体装置
JP5361934B2 (ja) 電力増幅器
KR101330853B1 (ko) 전송 선로, 집적 회로 탑재 장치 및 통신기 모듈
US11736067B2 (en) Semiconductor device and amplifier assembly
JP2004228989A (ja) 半導体装置
US20240154575A1 (en) High frequency amplifier
JP7351036B2 (ja) 高周波電力増幅装置
US20220020873A1 (en) Monolithic semiconductor device and hybrid semiconductor device
JP2012182306A (ja) Ｍｍｉｃ用パッケージ
US11296662B2 (en) High-frequency power amplifier
US20210167741A1 (en) Amplifier
WO2022208879A1 (ja) ドハティ増幅器
JP5910963B2 (ja) カプラおよび半導体装置
US10903835B2 (en) High frequency switch
JP6996385B2 (ja) 増幅器
JP2020072222A (ja) 半導体装置及び増幅器
US20220293537A1 (en) Semiconductor device and power amplifier
JP7294385B2 (ja) 半導体増幅素子及び半導体増幅装置
JP2022141143A (ja) 半導体装置および電力増幅器
WO2019229796A1 (ja) 増幅器
JP2022148274A (ja) 半導体装置
JP2023072500A (ja) 増幅回路
JP2015015409A (ja) 半導体装置
JP2017045831A (ja) 高周波パッケージ、送受信モジュール、およびレーダ装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230411

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230411

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20230411

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230627

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230817

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230829

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230913

R150 Certificate of patent or registration of utility model

Ref document number: 7351036

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150