WO2021140975A1 - 高周波増幅器 - Google Patents

高周波増幅器 Download PDF

Info

Publication number
WO2021140975A1
WO2021140975A1 PCT/JP2020/048985 JP2020048985W WO2021140975A1 WO 2021140975 A1 WO2021140975 A1 WO 2021140975A1 JP 2020048985 W JP2020048985 W JP 2020048985W WO 2021140975 A1 WO2021140975 A1 WO 2021140975A1
Authority
WO
WIPO (PCT)
Prior art keywords
amplifier
multilayer board
base member
driver
back surface
Prior art date
Application number
PCT/JP2020/048985
Other languages
English (en)
French (fr)
Inventor
達也 橋長
森山　豊
Original Assignee
住友電気工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 住友電気工業株式会社 filed Critical 住友電気工業株式会社
Priority to US17/753,371 priority Critical patent/US20220329209A1/en
Priority to JP2021570030A priority patent/JP7552619B2/ja
Priority to KR1020227010989A priority patent/KR20220124145A/ko
Priority to CN202080071306.XA priority patent/CN114556780A/zh
Priority to EP20912374.4A priority patent/EP4089731A4/en
Publication of WO2021140975A1 publication Critical patent/WO2021140975A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0288—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers using a main and one or several auxiliary peaking amplifiers whereby the load is connected to the main amplifier using an impedance inverter, e.g. Doherty amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/301—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Definitions

  • This disclosure relates to high frequency amplifiers.
  • Patent Document 1 discloses the structure of a Dougherty amplifier (Dougherty type amplifier). The Doherty amplifier is usually used by being connected to the subsequent stage of the driver amplifier.
  • the high-frequency amplifier includes a driver amplifier for amplifying an input high-frequency signal, a carrier amplifier, and a peak amplifier, and a high-frequency amplifier including a Doherty amplifier for further amplifying a signal output by the driver amplifier.
  • the driver amplifier is mounted on the second multilayer substrate, the carrier amplifier and the peak amplifier are mounted on the first multilayer substrate, and the driver amplifier, the carrier amplifier, and the peak amplifier are It has a front surface on which a predetermined circuit is formed and a back surface located on the opposite side of the front surface, the front surface of the driver amplifier faces the first multilayer substrate, and the back surface of the driver amplifier. Is arranged so as to be separated from the first multilayer substrate, the back surface of the carrier amplifier and the peak amplifier are both in contact with the base member, and the back surface of the driver amplifier is the second multilayer.
  • the wiring layer is connected to one end of a first via penetrating the second multilayer substrate and the first multilayer substrate, and is connected to one end of the first via. The other end is connected to the base member.
  • the high frequency amplifier includes a first amplifier that amplifies an input high frequency signal, and a second amplifier and a third amplifier that further amplify the signal output by the first amplifier.
  • a high-frequency amplifier including the first multilayer substrate, a second multilayer substrate laminated on the first multilayer substrate, the first multilayer substrate, and the second multilayer substrate are mounted. It has a base member, the first amplifier is mounted on the second multilayer board, the second amplifier and the third amplifier are mounted on the first multilayer board, and the first The amplifier, the second amplifier, and the third amplifier each have a front surface on which a predetermined circuit is formed and a back surface located on the opposite side of the front surface, and the front surface of the first amplifier.
  • the back surface of the first amplifier is arranged so as to be separated from the first multilayer substrate, and the back surfaces of the second amplifier and the third amplifier are Both are in contact with the base member, the back surface of the first amplifier is connected to a wiring layer arranged on the surface of the second multilayer substrate, and the wiring layer is connected to the second multilayer substrate and the wiring layer. It is connected to one end of a first via that penetrates the first multilayer substrate, the other end of the first via is connected to the base member, and the power consumption of the first amplifier is the power consumption of the second amplifier. And less than the respective power consumption of the third amplifier.
  • the high-frequency amplifier includes a driver amplifier for amplifying an input high-frequency signal, a carrier amplifier, and a peak amplifier, and a high-frequency amplifier including a Doherty amplifier for further amplifying a signal output by the driver amplifier.
  • the driver amplifier is mounted on the second multilayer substrate, the carrier amplifier and the peak amplifier are mounted on the first multilayer substrate, and the driver amplifier, the carrier amplifier, and the peak amplifier are It has a front surface on which a predetermined circuit is formed and a back surface located on the opposite side of the front surface, and the back surface of the driver amplifier faces the first multilayer substrate and the front surface of the driver amplifier. Is arranged so as to be separated from the first multilayer substrate, the back surface of the carrier amplifier and the peak amplifier are both in contact with the base member, and the back surface of the driver amplifier is the second multilayer. A layer that is a part of the substrate and is in contact with the first multilayer substrate and is connected to one end of a first via that penetrates the first multilayer substrate, and the other end of the first via is , Connected to the base member.
  • the high frequency amplifier includes a first amplifier that amplifies an input high frequency signal, and a second amplifier and a third amplifier that further amplify the signal output by the first amplifier.
  • a high-frequency amplifier including the first multilayer substrate, a second multilayer substrate laminated on the first multilayer substrate, the first multilayer substrate, and the second multilayer substrate are mounted. It has a base member, the first amplifier is mounted on the second multilayer substrate, the second amplifier and the third amplifier are mounted on the first multilayer substrate, and the first The amplifier, the second amplifier, and the third amplifier each have a front surface on which a predetermined circuit is formed and a back surface located on the opposite side of the front surface, and the back surface of the first amplifier.
  • the surface of the first amplifier is arranged so as to be separated from the first multilayer substrate, and the back surfaces of the second amplifier and the third amplifier are Both are in contact with the base member, and the back surface of the first amplifier is a layer that is a part of the second multilayer substrate and is in contact with the first multilayer substrate, and the first multilayer substrate.
  • the board is connected to one end of a first via penetrating the substrate, the other end of the first via is connected to the base member, and the power consumption of the first amplifier is the power consumption of the second amplifier and the first via. It is smaller than the power consumption of each of the three amplifiers.
  • FIG. 1 It is sectional drawing which shows typically the high frequency amplifier which concerns on one aspect of this disclosure. It is a block diagram explaining the high frequency amplifier of FIG. It is a top view of the upper part of FIG. It is a plan view of the lower part of FIG. It is a driver amplifier circuit diagram of FIG. It is a figure explaining the upper part corresponding to the circuit diagram of FIG. It is a Doherty amplifier circuit diagram of FIG. It is a figure explaining the lower part corresponding to the circuit diagram of FIG. It is sectional drawing which shows typically the high frequency amplifier which concerns on another aspect of this disclosure.
  • Patent Document 2 When mounting a driver amplifier and a Doherty amplifier on a printed circuit board, if the driver amplifier, carrier amplifier, and peak amplifier are mounted on the same plane, a large size printed circuit board is required, which makes it difficult to miniaturize the amplifier. .. On the other hand, as a general means for space-saving mounting, there is a method corresponding to three-dimensional mounting (Patent Document 2).
  • the high-frequency amplifier (high-frequency power amplifier) covered by the present disclosure amplifies the input high-frequency signal to the required output, it handles a large amount of power and consumes a large amount of current or power. As a result, heat generation is large. Therefore, compared to the case of the two-dimensional mounting in which the plurality of high-frequency amplifiers are mounted on the same plane, the heat dissipation may be impaired when the three-dimensional mounting is performed in which the plurality of high-frequency amplifiers are three-dimensionally stacked for the purpose of miniaturization. is there.
  • the present disclosure has been made in view of the above circumstances, and an object of the present disclosure is to provide a high-frequency amplifier that is compact and has good heat dissipation.
  • the high-frequency amplifier includes (1) a driver amplifier that amplifies an input high-frequency signal, a carrier amplifier, and a peak amplifier, and a high-frequency amplifier that further amplifies a signal output by the driver amplifier.
  • the driver amplifier is mounted on the second multilayer substrate, the carrier amplifier and the peak amplifier are mounted on the first multilayer substrate, and the driver amplifier, the carrier amplifier, and the peak amplifier are It has a front surface on which a predetermined circuit is formed and a back surface located on the opposite side of the front surface, the front surface of the driver amplifier faces the first multilayer substrate, and the back surface of the driver amplifier. Is arranged so as to be separated from the first multilayer substrate, the back surface of the carrier amplifier and the peak amplifier are both in contact with the base member, and the back surface of the driver amplifier is the second multilayer.
  • the wiring layer is connected to one end of a first via penetrating the second multilayer substrate and the first multilayer substrate, and is connected to one end of the first via. The other end is connected to the base member.
  • the driver amplifier and the Doherty amplifier are configured in a double-decker structure consisting of a first multilayer board and a second multilayer board. Thereby, the miniaturization of the high frequency amplifier can be achieved. Further, since the driver amplifier and the carrier amplifier and the peak amplifier are arranged so as to face each other, the mounting density can be increased. Since the back surfaces of the carrier amplifier and the peak amplifier are in contact with the base member, heat dissipation from the carrier amplifier and the peak amplifier can be achieved. Further, since the driver amplifier is supported by the heat dissipation path by the first via, it is possible to provide a small-sized high-frequency amplifier having good heat dissipation.
  • the base member includes an input terminal into which the high-frequency signal is input from the outside and an output terminal in which the signal amplified by the Doherty amplifier is output to the outside.
  • the input terminal penetrates the base member, the first multilayer substrate, and a layer that is a part of the second multilayer substrate and is in contact with the first multilayer substrate.
  • the other end of the second via is connected to one end of the second via, the other end of the second via is connected to the input of the driver amplifier, and the output terminal is a partial layer of the first multilayer substrate and the base.
  • the layer in contact with the member is connected to one end of a third via penetrating the base member, and the other end of the third via is connected to the output of the Doherty amplifier.
  • the output of the driver amplifier is a layer that is a part of the first multilayer board and is in contact with the second multilayer board, and the second multilayer board. It is connected to one end of a fourth via that is a part of the substrate and penetrates the layer in contact with the first multilayer substrate, and the other end of the fourth via is the input of the carrier amplifier and the peak. Connected to the input of the amplifier.
  • the Doherty amplifier further includes a branch circuit, a phase adjustment circuit, and a Doherty network, and the branch circuit and the phase adjustment circuit are the second multilayer substrate.
  • the Doherty network is provided on the first multilayer substrate.
  • the branch circuit is provided on the second multilayer board, it is easy to adjust the phase of the high frequency signal from the driver amplifier to the peak amplifier or carrier amplifier.
  • the peak amplifier is configured to have a larger saturation output than the carrier amplifier, and the phase adjustment circuit is provided between the branch circuit and the peak amplifier. Therefore, it is provided on the second multilayer substrate and delays the phase of the input signal of the peak amplifier.
  • phase adjustment circuit is provided on the second multilayer board, it is easy to adjust the phase of the high frequency signal from the branch circuit to the peak amplifier.
  • the high-frequency amplifier includes (6) a first amplifier that amplifies an input high-frequency signal, and a second amplifier and a third amplifier that further amplify the signal output by the first amplifier.
  • a high-frequency amplifier including the first multilayer substrate, a second multilayer substrate laminated on the first multilayer substrate, the first multilayer substrate, and the second multilayer substrate are mounted. It has a base member, the first amplifier is mounted on the second multilayer board, the second amplifier and the third amplifier are mounted on the first multilayer board, and the first The amplifier, the second amplifier, and the third amplifier each have a front surface on which a predetermined circuit is formed and a back surface located on the opposite side of the front surface, and the front surface of the first amplifier.
  • the back surface of the first amplifier is arranged so as to be separated from the first multilayer substrate, and the back surfaces of the second amplifier and the third amplifier are Both are in contact with the base member, the back surface of the first amplifier is connected to a wiring layer arranged on the surface of the second multilayer substrate, and the wiring layer is connected to the second multilayer substrate and the wiring layer. It is connected to one end of a first via that penetrates the first multilayer substrate, the other end of the first via is connected to the base member, and the power consumption of the first amplifier is the power consumption of the second amplifier. And less than the respective power consumption of the third amplifier.
  • the structure is a double-decker structure consisting of a first multilayer board and a second multilayer board, it is possible to achieve miniaturization of the high-frequency amplifier. Further, since the first amplifier and the second amplifier and the third amplifier are arranged so as to face each other, the mounting density can be increased. Then, since the back surfaces of the second amplifier and the third amplifier, which generate more heat, are in contact with the base member, heat dissipation from the second amplifier and the third amplifier can be achieved. Further, since the first amplifier that generates less heat than those is supported by the heat dissipation path by the first via, it is possible to provide a small-sized high-frequency amplifier having good heat dissipation.
  • the base member has an input terminal into which the high-frequency signal is input from the outside, and a signal amplified by the second amplifier and the third amplifier to the outside.
  • the input terminal is a layer of the base member, the first multilayer substrate, a part of the second multilayer substrate, and the first multilayer substrate.
  • the other end of the second via is connected to the input of the first amplifier, and the output terminal is connected to the input of the first multilayer substrate.
  • a layer that is a part of the layer and is in contact with the base member, and is connected to one end of a third via that penetrates the base member, and the other end of the third via is the second amplifier and It is connected to the output of the third amplifier.
  • the signal input to the input terminal passes through the second via, is not connected to any part of the first multilayer board, is input to the second multilayer board, and goes to the output terminal through the third via.
  • the output of the first amplifier is a layer that is a part of the first multilayer board and is in contact with the second multilayer board, and the second layer.
  • the high-frequency amplifier includes (9) a driver amplifier that amplifies an input high-frequency signal, a carrier amplifier, and a peak amplifier, and a high-frequency amplifier that further amplifies a signal output by the driver amplifier.
  • the driver amplifier is mounted on the second multilayer substrate, the carrier amplifier and the peak amplifier are mounted on the first multilayer substrate, and the driver amplifier, the carrier amplifier, and the peak amplifier are It has a front surface on which a predetermined circuit is formed and a back surface located on the opposite side of the front surface, and the back surface of the driver amplifier faces the first multilayer substrate and the front surface of the driver amplifier. Is arranged so as to be separated from the first multilayer substrate, the back surface of the carrier amplifier and the peak amplifier are both in contact with the base member, and the back surface of the driver amplifier is the second multilayer. A layer that is a part of the substrate and is in contact with the first multilayer substrate and is connected to one end of a first via that penetrates the first multilayer substrate, and the other end of the first via is , Connected to the base member.
  • the driver amplifier and Doherty amplifier were configured with a double-decker structure consisting of a first multilayer board and a second multilayer board. Thereby, the miniaturization of the high frequency amplifier can be achieved. Further, since the driver amplifier and the carrier amplifier and the peak amplifier are arranged so as to face each other, the mounting density can be increased. Since the back surfaces of the carrier amplifier and the peak amplifier are in contact with the base member, heat dissipation from the carrier amplifier and the peak amplifier can be achieved. Further, since the driver amplifier is supported by the heat dissipation path by the first via, it is possible to provide a small-sized high-frequency amplifier having good heat dissipation.
  • the high frequency amplifier includes (10) a first amplifier that amplifies an input high frequency signal, and a second amplifier and a third amplifier that further amplify the signal output by the first amplifier.
  • a high-frequency amplifier including the first multilayer substrate, a second multilayer substrate laminated on the first multilayer substrate, the first multilayer substrate, and the second multilayer substrate are mounted. It has a base member, the first amplifier is mounted on the second multilayer substrate, the second amplifier and the third amplifier are mounted on the first multilayer substrate, and the first The amplifier, the second amplifier, and the third amplifier each have a front surface on which a predetermined circuit is formed and a back surface located on the opposite side of the front surface, and the back surface of the first amplifier.
  • the surface of the first amplifier is arranged so as to be separated from the first multilayer substrate, and the back surfaces of the second amplifier and the third amplifier are Both are in contact with the base member, and the back surface of the first amplifier is a layer that is a part of the second multilayer substrate and is in contact with the first multilayer substrate, and the first multilayer substrate.
  • the board is connected to one end of a first via penetrating the substrate, the other end of the first via is connected to the base member, and the power consumption of the first amplifier is the power consumption of the second amplifier and the first via. It is smaller than the power consumption of each of the three amplifiers.
  • the structure is a double-decker structure consisting of a first multilayer board and a second multilayer board, it is possible to achieve miniaturization of the high-frequency amplifier. Further, since the first amplifier and the second amplifier and the third amplifier are arranged so as to face each other, the mounting density can be increased. Then, since the back surfaces of the second amplifier and the third amplifier, which generate more heat, are in contact with the base member, heat dissipation from the second amplifier and the third amplifier can be achieved. Further, since the first amplifier that generates less heat than those is supported by the heat dissipation path by the first via, it is possible to provide a small-sized high-frequency amplifier having good heat dissipation.
  • FIG. 1 is a sectional view schematically showing a high frequency amplifier according to one aspect of the present disclosure.
  • the high frequency amplifier 1 is mounted on a communication device such as a base station device of a mobile communication system, and is used for amplifying a transmission signal, for example.
  • the high frequency amplifier 1 has a base member La4.
  • the base member La4 is a metal (for example, copper) plate that also serves as heat dissipation and an external terminal, and is arranged on the printed circuit board 100 of the communication device.
  • the lower 10, upper 20, and lid material 25 are mounted on the base member La4.
  • the lower 10 corresponds to the first multilayer substrate of the present disclosure
  • the upper 20 corresponds to the second multilayer substrate of the present disclosure.
  • the lower 10 is arranged so as to be sandwiched between the base member La 4 and the upper 20.
  • the lower 10 is a first dielectric layer 11 (for example, a thickness of 0.25 to 0.35 mm), a third wiring layer La3 (for example, a thickness of 18 to 35 ⁇ m), and a second dielectric layer 12 (for example, a thickness of 0.8). ⁇ 1.0 mm).
  • the first dielectric layer 11 is provided on the base member La4 (for example, a thickness of 0.25 mm), and the third wiring layer La3 is formed with a high-frequency line pattern using the base member La4 forming the GND surface as a reference voltage.
  • the active components such as the carrier amplifier 54 and the peak amplifier 64, as well as the inductor L and the capacitor C are mounted.
  • the carrier amplifier 54 and the peak amplifier 64 have front surfaces 54a and 64a on which a predetermined circuit is formed, and back surfaces 54b and 64b which are located on opposite sides of the front surfaces 54a and 64a and do not form a circuit, for example.
  • the carrier amplifier 54 and the peak amplifier 64 are embedded in the first dielectric layer 11, and the surfaces 54a and 64a are both mounted on the third wiring layer La3 with their surfaces facing upward. Both the back surfaces 54b and 64b are arranged downward so as to be in contact with the base member La4, and are fixed to the base member La4 coated with the sintered silver paste or the sintered copper paste.
  • the upper 20 is laminated on the lower 10.
  • the upper 20 includes a third dielectric layer 23 (for example, a thickness of 0.25 to 0.35 mm), a first wiring layer La1 (for example, a thickness of 18 to 35 ⁇ m), and a fourth dielectric layer 24 (for example, a thickness of 0.25 mm). ⁇ 0.35 mm).
  • the second wiring layer La2 is arranged between the third dielectric layer 23 and the lower 10 (second dielectric layer 12).
  • the second wiring layer La2 (for example, a thickness of 35 ⁇ m) is, for example, a solid surface made of copper, and plays a role of shielding electromagnetic waves generated between the GND surface with respect to the first wiring layer La1 and the upper 20 and the lower 10.
  • a high-frequency line pattern is formed on the first wiring layer La1, and active components such as a driver amplifier 40, an inductor L, and a capacitor C are mounted.
  • the driver amplifier 40 has a front surface 40a on which a predetermined circuit is formed and a back surface 40b which is located on the opposite side of the front surface 40a and does not form a circuit, for example.
  • the driver amplifier 40 is embedded in the fourth dielectric layer 24, and the surface 40a is mounted on the first wiring layer La1 so as to face the lower stage 10.
  • the back surface 40b is arranged upward so as to be separated from the lower stage 10.
  • the upper 20 is covered with a metal lid material 25. Since the driver amplifier 40 is mounted by a flip chip (Face down), the back surface 40b of the driver amplifier 40 is directed upward so as to be in contact with the heat radiating portion (0th wiring layer La0) of the lid material 25 from the viewpoint of thermal management. Is placed.
  • the heat radiating portion (0th wiring layer La0) is formed of a thin metal thin film layer for signal wiring, like the other wiring layers. Then, the heat radiating portion (0th wiring layer La0) is in contact with an adjacent GND via (for example, ⁇ 300 ⁇ m) (heat radiating vias 15d, 15c, 15b, 15a: corresponding to the first via of the present disclosure).
  • the heat radiating vias 15a to 15d penetrate the upper 20 and the lower 10, one end of the heat radiating via is connected to the 0th wiring layer La0, and the other end of the heat radiating via is connected to the base member La4. It is connected. Therefore, a heat dissipation path from the driver amplifier 40 to the base member La4 (hereinafter, this is referred to as a first heat dissipation path) is formed.
  • the electrical path between the first wiring layer La1 in the upper 20 and the third wiring layer La3 in the lower 10 is secured by using signal vias 14b and 14a (corresponding to the fourth via of the present disclosure).
  • the signal vias 14b and 14a penetrate the third dielectric layer 23 in the upper stage 20 and the second dielectric layer 12 in the lower stage 10, and one end of the signal via is the first wiring layer La1 (driver amplifier). It is connected to the output of 40), and the other end of the signal via is connected to the third wiring layer La3 (the input of the carrier amplifier 54 and the input of the peak amplifier 64).
  • a signal via 17a penetrating the third dielectric layer 23 is used for the electrical path between the first wiring layer La1 and the second wiring layer La2.
  • signal vias 13c, 13b, and 13a are used to secure the paths, respectively.
  • the signal vias 13a to 13c penetrate the base member La4, the lower stage 10, and the third dielectric layer 23 of the upper stage 20, and one end of the signal via is connected to the input terminal RFin, and the signal via is connected to the input terminal RFin. The other end is connected to the first wiring layer La1 (input of the driver amplifier 40).
  • the electrical path between the third wiring layer La3 and the base member La4 is secured by using the signal via 16a (corresponding to the third via of the present disclosure).
  • the signal via 16a penetrates the first dielectric layer 11 of the lower stage 10 and the base member La4, one end of the signal via is connected to the output terminal RFout, and the other end of the signal via is the first. It is connected to 3 wiring layers La3 (output of Doherty amplifier 50).
  • the upper 20 is laminated on the lower 10, and the driver amplifier 40, the carrier amplifier 54, and the peak amplifier 64 are three-dimensionally mounted. Therefore, the module size is the outermost 6 mm square and the thickness is 2. A miniaturization of the high frequency amplifier 1 such as .2 mm can be achieved.
  • this high frequency amplifier 1 does not require a wire bond connection. Therefore, for example, it is possible to flow a large panel of about 500 mm square into the manufacturing process, and since, for example, 6,000 6 mm square panels can be obtained from this panel, it is possible to achieve a significant reduction in cost by reducing processing costs and material costs. ..
  • the input terminal of the driver amplifier 40 and the input terminal of the carrier amplifier 54 face each other in the vertical direction, and the driver amplifier 40
  • the distance between the input terminal and the input terminal of the carrier amplifier 54 may be, for example, 1 mm or less in the vertical direction, which may be significantly reduced as compared with the case where the driver amplifier 40 and the carrier amplifier 54 are arranged on the same plane.
  • the phase difference between the two input signals is in the range of ⁇ ⁇ / 2
  • interference occurs between the two input signals, and the operation of the driver amplifier 40 becomes unstable. ..
  • the output signal of the driver amplifier 40 is fed back to the input, and the driver amplifier 40 may oscillate.
  • the electrical length from the input terminal of the driver amplifier 40 to the output terminal of the carrier amplifier 54 that is, the electrical length obtained by adding the chip components to the wiring length, or the input terminal of the driver amplifier 40.
  • the delay time in which the input signal of wavelength ⁇ propagates to the output terminal of the carrier amplifier 54, including the chip component in the middle, is converted into the phase of the input signal of wavelength ⁇ , and the phase is (2n + 1) ⁇ ⁇ between the terminals. It is set to be. n is an integer greater than or equal to 0.
  • the path from the drain output of the driver amplifier 40 to the branch circuit 51 for example, as shown by the curve pattern 49 in FIG. 3, a large detour is made from the center of the upper stage 20 to the right half.
  • the path from the output of the branch circuit 51 to the via 52a is intentionally formed by a curve instead of a straight line.
  • the electrical length from the input terminal of the driver amplifier 40 to the output terminal of the carrier amplifier 54 is set so as to have a phase of (2n + 1) ⁇ ⁇ . Therefore, even if signal feedback, that is, feedback that returns a part of the output signal from the output of the carrier amplifier 54 to the input of the driver amplifier 40 is applied, the range in which the driver amplifier 40 does not cause instability, that is, a negative feedback region Therefore, it does not become 2n ⁇ , that is, a positive feedback region that causes instability. Therefore, the amplifier 1 can be stabilized even if the double-decker structure is adopted.
  • the phase difference between the carrier amplifier and the peak amplifier is set to ⁇ / 2, but in the high frequency amplifier 1, this phase difference is intentionally set to ⁇ . That is, the phase difference between the RF signal at the output terminal of the carrier amplifier 54 and the RF signal at the output terminal of the peak amplifier 64 is in the range of ⁇ / 2 to 3 ⁇ / 2.
  • the electromagnetic waves emitted from the carrier amplifier 54 and the electromagnetic waves emitted from the peak amplifier 64 cancel each other out in the vicinity, so that the electromagnetic waves emitted to the outside of the high frequency amplifier 1 can be suppressed to a small value.
  • the phase of the carrier amplifier 54 and the phase of the peak amplifier 64 are the phase adjustment circuit 61 described with reference to FIG. 3, the input matching circuits 53 and 63 described with reference to FIGS. 7 and 8, the output matching circuits 55 and 65, and the transmission line TRL1. (90 ° transmission line 56a described with reference to FIG. 4) is used for synchronization at the output terminal RFout.
  • FIG. 2 is a block diagram illustrating the high frequency amplifier of FIG. Further, FIG. 3 is a plan view of the upper part of FIG. 1, and FIG. 4 is a plan view of the lower part of FIG.
  • the high-frequency amplifier 1 includes a driver amplifier 40 and a Doherty amplifier 50 provided after the driver amplifier 40, and is configured to be capable of amplifying a signal in a frequency band of, for example, 5 GHz to 6 GHz.
  • the driver amplifier 40 amplifies the RF (Radio Frequency) signal defined by the wavelength ⁇ input to the input terminal RFin to the extent that the Doherty amplifier 50 can amplify it to a predetermined transmission power.
  • RF Radio Frequency
  • the Doherty amplifier 50 includes a branch circuit 51, a phase adjustment circuit 61, a carrier amplifier 54, a peak amplifier 64, and a Doherty network 56, 66, and further amplifies the RF signal amplified by the driver amplifier 40 and outputs it from the output terminal RFout. ..
  • the driver amplifier 40, the carrier amplifier 54, and the peak amplifier 64 are amplifiers that use, for example, a GaN-HEMT (High Electron Mobility Transistor) as an amplification element.
  • the gate pad is provided on one side having a rectangular shape, and the drain pad is provided on the side facing the gate pad.
  • the driver amplifier 40, the carrier amplifier 54, and the peak amplifier 64 are provided with source pads on both sides of the gate pad. However, for the driver amplifier 40, two source pads are connected to the GND formed in the upper 20. On the other hand, with respect to the carrier amplifier 54 and the peak amplifier 64, the source pad is connected to the base member La4 via the back surfaces 54b and 64b described with reference to FIG. As a result, the GND is secured, and a heat dissipation path from the carrier amplifier 54 and the peak amplifier 64 to the base member La4 (hereinafter, this is referred to as a second heat dissipation path) is formed.
  • the second heat dissipation path seems to be superior in heat dissipation as compared with the first heat dissipation path.
  • the source pads of the carrier amplifier 54 and the peak amplifier 64 are connected to the base member La4 via the back surfaces 54b and 64b, respectively.
  • the base member La4 is a plate made of metal (for example, copper) and has excellent heat dissipation.
  • the source pad of the driver amplifier 40 is connected to the heat dissipation portion (0th wiring layer La0) via the back surface 40b, and is connected to the base member La4 via the adjacent GND via. ..
  • the 0th wiring layer La0 is a metal thin film for signal wiring, it does not reach the base member La4 which is a plate made of metal (for example, copper) from the viewpoint of heat dissipation efficiency. As a result, since the heat radiating portion (0th wiring layer La0) controls the heat conduction, it seems that the second heat radiating path has better heat radiating property than the first heat radiating path.
  • the current heat dissipation path in the heat dissipation path for connecting the heat dissipation part (0th wiring layer La0) and the base member La4, the diameters of the heat dissipation vias 15a, 15b, 15c, and 15d are further widened, and It is considered that the heat dissipation efficiency of the first heat dissipation path can be improved by further providing the heat dissipation via in parallel with the first heat dissipation path).
  • the upper 20 shown in FIG. 3 and the lower 10 shown in FIG. 4 have substantially similar planes, and both are formed of, for example, 6 mm square.
  • the RF signal input to the input terminal RFin (signal via 13a) via the signal wiring 101a provided on the printed circuit board 100 of the communication device is in the lower stage from the base member La4 described with reference to FIG. It passes through 10 and passes through the signal vias 13a, 13b, 13c shown in FIG. 1, and is input to the lower left corner portion of the upper 20 as seen in FIG. 3 without being connected to any part of the lower 10.
  • the driver amplifier 40 is mounted near the lower left of the upper stage 20, and the RF signal amplified by the driver amplifier 40 largely turns as shown by the curve pattern 49 in FIG. Specifically, after facing the upper side of the upper 20 as seen in FIG. 3, turn right and proceed to the left along this upper side, then turn right toward the lower side of the upper 20 and provide it on the same upper 20 as the driver amplifier 40.
  • the branch circuit 51 is reached.
  • the branch circuit 51 is, for example, a Wilkinson type distributor, and divides the RF signal amplified by the driver amplifier 40 into an input path on the peak amplifier side and an input path on the carrier amplifier side equally.
  • One of the RF signals distributed by the branch circuit 51 passes through a predetermined curve pattern 52 and goes from the via 52a formed near the lower side of the upper 20 to the lower 10 as seen in FIG. .. This follows, for example, a path similar to the signal path passing through the signal vias 14a and 14b shown in FIG.
  • the other RF signal (input path on the peak amplifier side) distributed by the branch circuit 51 reaches the phase adjustment circuit 61 provided in the same upper stage 20 as the driver amplifier 40.
  • the phase adjustment circuit 61 delays the phase of the input signal of the peak amplifier 64 by a predetermined distribution constant. For example, delay by 90 °.
  • the RF signal that has passed through the phase adjustment circuit 61 goes from the via 61a formed near the lower side of the upper 20 to the lower 10 as seen in FIG. This also follows the same path as the signal path passing through the signal vias 14a and 14b shown in FIG.
  • the phase adjustment circuit 61 is not arranged between the branch circuit 51 and the carrier amplifier 54, but is arranged between the branch circuit 51 and the peak amplifier 64.
  • the present disclosure is not limited to this example.
  • the phase adjustment circuit may not be arranged between the branch circuit 51 and the peak amplifier 64, but may be arranged between the branch circuit 51 and the carrier amplifier 54 to delay the phase of the input signal of the carrier amplifier 54. It is possible.
  • the doherty amplifier 50 of the present embodiment is an asymmetric doherty amplifier, and the peak amplifier 64 and the carrier amplifier 54 show different maximum output intensities with respect to the input RF signal.
  • the peak amplifier 64 has a saturation output (size) that is about twice as large as that of the carrier amplifier 54, and the peak amplifier 64 starts an amplification operation when the output of the carrier amplifier 54 reaches the saturation region. ..
  • the carrier amplifier 54 operates in class AB or class B.
  • the peak amplifier 64 operates in class C.
  • the instantaneous power is small, the carrier amplifier 54 operates and the peak amplifier 64 does not operate, so that the power efficiency is improved.
  • both the carrier amplifier 54 and the peak amplifier 64 operate, so that the saturated power can be increased while maintaining high power efficiency.
  • an output example of the driver amplifier 40, the carrier amplifier 54, and the peak amplifier 64 will be described.
  • An amplifier having an output of 10 W for the driver amplifier 40, an output of 15 W for the carrier amplifier 54, and an output of 30 W for the peak amplifier 64 is used.
  • the 10W output exclusively represents the size of the FET, and is used in the sense that it does not always output 10W but has a size sufficient for the 10W output.
  • the RF signal amplified by the carrier amplifier 54 reaches the Doherty network 56 on the carrier amplifier side provided in the lower stage 10.
  • the Doherty network 56 is provided with a 90 ° transmission line (also referred to as a ⁇ / 4 line) 56a. Therefore, the RF signal amplified by the carrier amplifier 54 is transmitted from the output terminal RFout provided in the upper right corner of the lower section 10 as seen in FIG. 4 via the 90 ° transmission line 56a to the peak amplifier 64 described later. It is combined with the output signal and output.
  • the RF signal amplified by the peak amplifier 64 reaches the Doherty network 66 on the peak amplifier side provided in the lower stage 10, is combined with the output signal of the carrier amplifier 54, and passes through the signal via 16a shown in FIG. As you can see, it is output from the output terminal RFout.
  • the signal output from the output terminal RFout propagates from the high frequency amplifier 1 to the outside via the signal wiring 101b provided on the printed circuit board 100 of the communication device as shown in FIG.
  • the Doherty network 56 on the carrier amplifier side and the Doherty network 66 on the peak amplifier side correspond to the Doherty network of the present disclosure.
  • FIG. 5 is a driver amplifier circuit diagram of FIG. 1
  • FIG. 6 is a diagram illustrating an upper stage corresponding to the circuit diagram of FIG.
  • FIG. 7 is a circuit diagram of the Doherty amplifier of FIG. 1
  • FIG. 8 describes a lower stage corresponding to the circuit diagram of FIG. 7.
  • the RF signal input from the input terminal RFin shown in FIG. 5 is input to the gate of the driver amplifier 40 via the input matching circuit 30 (inductor L1, capacitors C1 to C4, a total of five).
  • the gate bias is supplied from the power supply Vg via the inductor L2.
  • the capacitor C5 is a bypass capacitor for the power supply Vg, and the resistor R1 is a resistor for adjustment.
  • the drain output of the driver amplifier 40 is given to the branch circuit 51 via the output matching circuit 41 (inductors L4, L5, capacitors C7 to C9).
  • the drain bias is supplied from the power supply Vd via the inductor L3.
  • the capacitor C6 is a bypass capacitor for the power supply Vd.
  • the RF signal from the driver amplifier 40 is equally divided into a matching circuit by L11 and C24 and a matching circuit by C23, L12 and C29.
  • the RF signal whose phase is adjusted by the matching circuit by L11 and C24 reaches the lower stage 10 via the curve pattern 52 and the via 52a described in FIG. 3 and heads for the carrier amplifier 54.
  • the RF signal reaching the lower stage 10 is input to the gate of the carrier amplifier 54 via the input matching circuit 53 (capacitors C31, C11 to 14).
  • the gate bias is supplied from the power supply Vg via the inductor L6.
  • the capacitor C15 is a bypass capacitor for the power supply Vg
  • the resistor R4 is a resistor for adjustment.
  • the drain output of the carrier amplifier 54 is provided to the Doherty network 56 on the carrier amplifier side via the capacitor C26 for blocking DC.
  • the drain bias is supplied from the power supply Vd via the inductor L9.
  • the capacitor C21 is a bypass capacitor for the power supply Vd.
  • the Doherty network 56 on the carrier amplifier side has an output matching circuit 55 composed of a transmission line TRL2 and a capacitor C25, and a transmission line TRL1 for synthesizing the output of the carrier amplifier 54 and the output of the peak amplifier 64 (described in FIG. 4). (Including 90 ° transmission line 56a).
  • the RF signal which is equally divided by the branch circuit 51 and whose phase is adjusted by the matching circuit by C23, L12, and C29 is further adjusted in phase by the phase adjustment circuit 61 (inductors L15, L16, capacitor C32), and the via 61a It reaches the lower stage 10 and heads for the peak amplifier 64.
  • the RF signal reaching the lower stage 10 is input to the gate of the peak amplifier 64 via the input matching circuit 63 (inductor L7, capacitors C16 to 19).
  • the gate bias is supplied from the power supply Vg via the inductor L8.
  • the capacitor C20 is a bypass capacitor for the power supply Vg, and the resistor R5 is a resistor for adjustment.
  • the drain output of the peak amplifier 64 is provided to the Doherty network 66 on the peak amplifier side via the capacitor C28 for blocking DC.
  • the drain bias is supplied from the power supply Vd via the inductor L10.
  • the capacitor C22 is a bypass capacitor for the power supply Vd.
  • the Doherty network 66 on the peak amplifier side is composed of a two-stage configuration of a capacitor C27 and a capacitor C10, an output matching circuit 65 composed of a transmission line TRL3, and a transmission line TRL4.
  • the high-frequency amplifier 1 of the present embodiment the peak amplifier 64 and the carrier amplifier 54, which generate more heat, are associated with the second heat dissipation path having better heat dissipation efficiency, and the driver amplifier 40, which generates less heat than them, is used as the first It is configured to correspond with a heat dissipation path.
  • the high-frequency amplifier 1 can provide a high-frequency amplifier that is small in size and has good heat dissipation.
  • the peak amplifier 64 and the carrier amplifier 54 are supported by the second heat dissipation path, and the driver amplifier 40 is supported by the first heat dissipation path. Therefore, as shown in FIG. 1, the input terminal RFin (signal)
  • the RF signal input to the via 13a) passes through the lower stage 10 from the base member La4, passes through the signal vias 13a, 13b, and 13c shown in FIG. 1, and is not connected to any part of the lower stage 10, as seen in FIG. It is input to the lower left corner of the upper 20.
  • the RF signal distributed by the branch circuit 51 is input to the peak amplifier 64 and the carrier amplifier 54 provided in the lower stage 10, the same path as the signal path passing through the signal vias 14a and 14b shown in FIG. 1 is taken. Pass. By passing through these signal paths, the high-frequency amplifier 1 can provide a high-frequency amplifier that is small in size and has good heat dissipation.
  • the high-frequency amplifier 1 described with reference to FIG. 1 when the high-frequency amplifier 1 described with reference to FIG. 1 is manufactured, for example, it can grow in both the front side and the back side with reference to the second dielectric layer 12 in the lower stage 10.
  • the second wiring layer La2 on one side (surface) of the second dielectric layer 12 of the lower 10 described with reference to FIG. 1, the second wiring layer La2, the third dielectric layer 23 of the upper 20, the first wiring layer La1, and the fourth dielectric are provided.
  • the body layers 24 are provided in this order.
  • the third wiring layer La3 of the lower stage 10 and the first dielectric layer 11 can be provided in this order.
  • the present disclosure is not limited to this example, and may grow in either the front side or the back side, for example.
  • FIG. 9 is a schematic cross-sectional view of the high frequency amplifier according to another aspect of the present disclosure.
  • the configurations having the same functions as the high frequency amplifier 1 of FIG. 1 are designated by the same reference numerals, and detailed description thereof will be omitted.
  • the high frequency amplifier 1 shown in FIG. 9 also has a base member La4, and the lower 10 and the upper 20 are mounted on the base member La4.
  • the high frequency amplifier 1 is not equipped with a lid material.
  • the upper 20 is composed of a fourth dielectric layer 24 (for example, thickness 0.4 mm), a first wiring layer La1 (for example, thickness 10 to 35 ⁇ m), and a third dielectric layer 23 (for example, thickness 0.1 mm).
  • the third dielectric layer 23 is thinner than the third dielectric layer 23 described with reference to FIG.
  • the driver amplifier 40 is provided on the fourth dielectric layer 24, is arranged so that the surface 40a of the driver amplifier 40 is separated from the lower stage 10, and is mounted on one side of the first wiring layer La1.
  • the back surface 40b of the driver amplifier 40 is arranged so as to face the lower stage 10.
  • a second wiring layer La2 (for example, a thickness of 10 to 35 ⁇ m) is arranged between the fourth dielectric layer 24 and the lower 10 (second dielectric layer 12).
  • the second wiring layer La2 forms a GND surface with respect to the first wiring layer La1.
  • the lower 10 is composed of a first dielectric layer 11 (for example, thickness 0.28 mm), a third wiring layer La3 (for example, thickness 10 to 35 ⁇ m), and a second dielectric layer 12 (for example, thickness 0.2 mm).
  • the second dielectric layer 12 is thinner than the second dielectric layer 12 described with reference to FIG.
  • the second dielectric layer 12 is arranged on one side of the second wiring layer La2, and the third wiring layer La3 is provided on one side of the second dielectric layer 12.
  • the active components such as the carrier amplifier 54 and the peak amplifier 64, the inductor L, and the capacitor C are mounted on one side of the third wiring layer La3, and then the first dielectric layer 11 is arranged.
  • the carrier amplifier 54 and the peak amplifier 64 are provided on the first dielectric layer 11, and the surfaces 54a and 64a are both mounted on one side of the third wiring layer La3 with the surfaces facing upward. Both the back surfaces 54b and 64b are arranged downward so as to be in contact with the base member La4, and are fixed to the base member La4 coated with the sintered silver paste or the sintered copper paste.
  • a base member La4 (for example, a thickness of 0.15 to 0.25 mm) forming a GND surface is arranged on one surface of the first dielectric layer 11.
  • the back surface 40b of the driver amplifier 40 is in contact with the heat dissipation via 15a (corresponding to the first via of the present disclosure).
  • the heat radiating via 15a penetrates a layer that is a part of the upper tier 20 and is in contact with the lower tier 10, more specifically, the fourth dielectric layer 24 and the lower tier 10, and one end of the heat radiating via. Is connected to the back surface 40b of the driver amplifier 40, and the other end of the heat dissipation via is connected to the base member La4. Therefore, a third heat dissipation path that functions in the same manner as in FIG. 1 is formed from the driver amplifier 40 to the base member La4. However, the first heat dissipation path shown in FIG.
  • the electrical path between the first wiring layer La1 in the upper 20 and the third wiring layer La3 in the lower 10 is secured by using the signal via 14a.
  • the electrical paths between the first wiring layer La1 and the base member La4 are secured by using signal vias 13a to 13c, respectively.
  • the electrical path between the third wiring layer La3 and the base member La4 is secured by using the signal via 16a.
  • Carrier amplifier 54a ... Front side, 54b ... Back side, 55 ... Output matching Circuit, 56, 66 ... Doherty network, 56a ... 90 ° transmission line, 61 ... Phase adjustment circuit, 61a ... Via, 63 ... Input matching circuit, 64 ... Peak amplifier, 64a ... Front side, 64b ... Back side, 65 ... Output matching circuit , 100 ... Printed circuit board, 101a, 101b ... Wiring on the printed circuit board, La0 ... 0th wiring layer (heat dissipation part), La1 ... 1st wiring layer, La2 ... 2nd wiring layer, La3 ... 3rd wiring layer, La4 ... Base member, RFin ...

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Amplifiers (AREA)
  • Surgical Instruments (AREA)

Abstract

入力された高周波信号を増幅するドライバアンプと、キャリアアンプ、ピークアンプを含み、前記ドライバアンプが出力する信号をさらに増幅するドハティアンプと、を含む高周波増幅器であって、第１の多層基板と、前記第１の多層基板に重ね合わせて積層された第２の多層基板と、前記第１の多層基板および前記第２の多層基板を搭載するベース部材と、を有し、前記ドライバアンプが前記第２の多層基板に搭載され、前記キャリアアンプ、前記ピークアンプが前記第１の多層基板に搭載され、前記ドライバアンプ、前記キャリアアンプ、および前記ピークアンプは、所定の回路を形成した表面と、前記表面の反対側に位置する裏面とをそれぞれ有しており、前記ドライバアンプの前記表面は前記第１の多層基板に対向し、前記ドライバアンプの前記裏面は、前記第１の多層基板から離間するように配置され、前記キャリアアンプおよび前記ピークアンプの裏面は、いずれも前記ベース部材に接しており、前記ドライバアンプの前記裏面は、前記第２の多層基板表面に配置された配線層に接続され、前記配線層は、前記第２の多層基板と前記第１の多層基板とを貫通する第１のビアの一端に接続され、前記第１のビアの他端は、前記ベース部材に接続される、高周波増幅器。

Description

高周波増幅器
　本開示は、高周波増幅器に関する。
　本出願は、２０２０年１月１０日出願の日本出願第２０２０－００２８６５号及び２０２０年２月１３日出願の日本出願第２０２０－０２２１２８号に基づく優先権を主張し、前記日本出願に記載された全ての記載内容を援用するものである。
　近年、携帯電話等の移動体通信システムでは、広帯域化が進められている。このため、システムの基地局装置などで用いられる電力増幅器には、広周波数帯域における電力効率の高効率化などが望まれる。この電力効率の高効率化を実現するための電力増幅器として、キャリアアンプ（メインアンプともいう）およびピークアンプを有したドハティアンプが知られている。例えば、特許文献１には、ドハティアンプ（ドハティ型増幅器）の構造が開示されている。なお、ドハティアンプは、通常、ドライバアンプの後段に接続されて用いられる。
国際公開第２００５／０９３９４８号 特開２００８－３０５９３７号公報
　本開示の一態様に係る高周波増幅器は、入力された高周波信号を増幅するドライバアンプと、キャリアアンプ、ピークアンプを含み、前記ドライバアンプが出力する信号をさらに増幅するドハティアンプと、を含む高周波増幅器であって、第１の多層基板と、前記第１の多層基板に重ね合わせて積層された第２の多層基板と、前記第１の多層基板および前記第２の多層基板を搭載するベース部材と、を有し、前記ドライバアンプが前記第２の多層基板に搭載され、前記キャリアアンプ、前記ピークアンプが前記第１の多層基板に搭載され、前記ドライバアンプ、前記キャリアアンプ、および前記ピークアンプは、所定の回路を形成した表面と、前記表面の反対側に位置する裏面とをそれぞれ有しており、前記ドライバアンプの前記表面は前記第１の多層基板に対向し、前記ドライバアンプの前記裏面は、前記第１の多層基板から離間するように配置され、前記キャリアアンプおよび前記ピークアンプの裏面は、いずれも前記ベース部材に接しており、前記ドライバアンプの前記裏面は、前記第２の多層基板表面に配置された配線層に接続され、前記配線層は、前記第２の多層基板と前記第１の多層基板とを貫通する第１のビアの一端に接続され、前記第１のビアの他端は、前記ベース部材に接続される。
　本開示の一態様に係る高周波増幅器は、入力された高周波信号を増幅する第１の増幅器と、前記第１の増幅器が出力する信号をさらに増幅する第２の増幅器と第３の増幅器と、を含む高周波増幅器であって、第１の多層基板と、前記第１の多層基板に重ね合わせて積層された第２の多層基板と、前記第１の多層基板および前記第２の多層基板を搭載するベース部材と、を有し、前記第１の増幅器が前記第２の多層基板に搭載され、前記第２の増幅器、前記第３の増幅器が前記第１の多層基板に搭載され、前記第１の増幅器、前記第２の増幅器、および前記第３の増幅器は、所定の回路を形成した表面と、前記表面の反対側に位置する裏面とをそれぞれ有しており、前記第１の増幅器の前記表面は前記第１の多層基板に対向し、前記第１の増幅器の前記裏面は、前記第１の多層基板から離間するように配置され、前記第２の増幅器および前記第３の増幅器の裏面は、いずれも前記ベース部材に接しており、前記第１の増幅器の前記裏面は、前記第２の多層基板表面に配置された配線層に接続され、前記配線層は、前記第２の多層基板と前記第１の多層基板とを貫通する第１のビアの一端に接続され、前記第１のビアの他端は前記ベース部材に接続され、前記第１の増幅器の消費電力は、前記第２の増幅器および前記第３の増幅器のそれぞれの消費電力より小さい。
　本開示の一態様に係る高周波増幅器は、入力された高周波信号を増幅するドライバアンプと、キャリアアンプ、ピークアンプを含み、前記ドライバアンプが出力する信号をさらに増幅するドハティアンプと、を含む高周波増幅器であって、第１の多層基板と、前記第１の多層基板に重ね合わせて積層された第２の多層基板と、前記第１の多層基板および前記第２の多層基板を搭載するベース部材と、を有し、前記ドライバアンプが前記第２の多層基板に搭載され、前記キャリアアンプ、前記ピークアンプが前記第１の多層基板に搭載され、前記ドライバアンプ、前記キャリアアンプ、および前記ピークアンプは、所定の回路を形成した表面と、前記表面の反対側に位置する裏面とをそれぞれ有しており、前記ドライバアンプの前記裏面は前記第１の多層基板に対向し、前記ドライバアンプの前記表面は、前記第１の多層基板から離間するように配置され、前記キャリアアンプおよび前記ピークアンプの裏面は、いずれも前記ベース部材に接しており、前記ドライバアンプの前記裏面は、前記第２の多層基板の一部の層でありかつ前記第１の多層基板に接する層と、前記第１の多層基板と、を貫通する第１のビアの一端に接続され、前記第１のビアの他端は、前記ベース部材に接続される。
　本開示の一態様に係る高周波増幅器は、入力された高周波信号を増幅する第１の増幅器と、前記第１の増幅器が出力する信号をさらに増幅する第２の増幅器と第３の増幅器と、を含む高周波増幅器であって、第１の多層基板と、前記第１の多層基板に重ね合わせて積層された第２の多層基板と、前記第１の多層基板および前記第２の多層基板を搭載するベース部材と、を有し、前記第１の増幅器が前記第２の多層基板に搭載され、前記第２の増幅器、前記第３の増幅器が前記第１の多層基板に搭載され、前記第１の増幅器、前記第２の増幅器、および前記第３の増幅器は、所定の回路を形成した表面と、前記表面の反対側に位置する裏面とをそれぞれ有しており、前記第１の増幅器の前記裏面は前記第１の多層基板に対向し、前記第１の増幅器の前記表面は、前記第１の多層基板から離間するように配置され、前記第２の増幅器および前記第３の増幅器の裏面は、いずれも前記ベース部材に接しており、前記第１の増幅器の前記裏面は、前記第２の多層基板の一部の層でありかつ前記第１の多層基板に接する層と、前記第１の多層基板と、を貫通する第１のビアの一端に接続され、前記第１のビアの他端は前記ベース部材に接続され、前記第１の増幅器の消費電力は、前記第２の増幅器および前記第３の増幅器のそれぞれの消費電力より小さい。
本開示の一態様に係る高周波増幅器を模式化して示した断面図である。 図１の高周波増幅器を説明するブロック図である。 図１の上段の平面図である。 図１の下段の平面図である。 図１のドライバアンプ回路図である。 図５の回路図に対応させた上段を説明する図である。 図１のドハティアンプ回路図である。 図７の回路図に対応させた下段を説明する図である。 本開示の他の一態様に係る高周波増幅器を模式化して示した断面図である。
本開示が解決しようとする課題
　プリント基板にドライバアンプおよびドハティアンプを搭載する場合、ドライバアンプ、キャリアアンプ、ピークアンプを同じ平面上に実装すると、大きなサイズのプリント基板が必要になるので、増幅器の小型化が難しいという問題がある。一方、一般的な省面積実装のための手段として、３次元実装にて対応する方法がある（特許文献２）。
　本開示が対象としている高周波増幅器（高周波パワーアンプ）は、入力された高周波信号を必要な出力まで増幅するため、扱う電力が大きく消費電流、あるいは消費電力が大きい。その結果、発熱が大きい。そのため、それら複数の高周波増幅器が同じ平面上に実装される２次元実装の場合に比べ、小型化を目的とし立体的に積層される３次元実装がなされる場合に、放熱性が損なわれるおそれがある。
　本開示は、上述のような実情に鑑みてなされたもので、小型でかつ放熱性の良い高周波増幅器を提供することを目的とする。
本開示の効果
　本開示によれば、小型でかつ放熱性の良い高周波増幅器を提供できる。
［本開示の実施形態の説明］
　最初に本開示の実施形態の内容を列記して説明する。
　本開示に係る高周波増幅器は、（１）入力された高周波信号を増幅するドライバアンプと、キャリアアンプ、ピークアンプを含み、前記ドライバアンプが出力する信号をさらに増幅するドハティアンプと、を含む高周波増幅器であって、第１の多層基板と、前記第１の多層基板に重ね合わせて積層された第２の多層基板と、前記第１の多層基板および前記第２の多層基板を搭載するベース部材と、を有し、前記ドライバアンプが前記第２の多層基板に搭載され、前記キャリアアンプ、前記ピークアンプが前記第１の多層基板に搭載され、前記ドライバアンプ、前記キャリアアンプ、および前記ピークアンプは、所定の回路を形成した表面と、前記表面の反対側に位置する裏面とをそれぞれ有しており、前記ドライバアンプの前記表面は前記第１の多層基板に対向し、前記ドライバアンプの前記裏面は、前記第１の多層基板から離間するように配置され、前記キャリアアンプおよび前記ピークアンプの裏面は、いずれも前記ベース部材に接しており、前記ドライバアンプの前記裏面は、前記第２の多層基板表面に配置された配線層に接続され、前記配線層は、前記第２の多層基板と前記第１の多層基板とを貫通する第１のビアの一端に接続され、前記第１のビアの他端は、前記ベース部材に接続される。
　ドライバアンプとドハティアンプを、第１の多層基板と第２の多層基板による２階建て構造で構成にした。これにより、高周波増幅器の小型化を達成できる。また、ドライバアンプと、キャリアアンプおよびピークアンプとを対向して配置するので、実装密度を高くできる。そして、キャリアアンプおよびピークアンプの各裏面がベース部材に接するので、キャリアアンプおよびピークアンプの放熱を達成できる。さらに、ドライバアンプを第１のビアによる放熱パスにて対応することから、小型でかつ放熱性の良い高周波増幅器を提供可能となる。
（２）本開示の高周波増幅器の一態様では、前記ベース部材は、前記高周波信号が外部から入力される入力端子と、前記ドハティアンプにより増幅された信号が外部へと出力される出力端子と、をさらに備え、前記入力端子は、前記ベース部材と、前記第１の多層基板と、前記第２の多層基板の一部の層でありかつ前記第１の多層基板に接する層と、を貫通する第２のビアの一端に接続され、前記第２のビアの他端は、前記ドライバアンプの入力に接続され、前記出力端子は、前記第１の多層基板の一部の層でありかつ前記ベース部材に接する層と、前記ベース部材とを貫通する第３のビアの一端に接続され、前記第３のビアの他端は、前記ドハティアンプの出力に接続される。
　入力端子に入力された信号は、第２のビアを通り、第１の多層基板の何処にも接続されず、第２の多層基板に入力され、第３のビアを通って出力端子に向かうことにより、より小型でかつ放熱性の良い高周波増幅器を提供可能となる。
（３）本開示の高周波増幅器の一態様では、前記ドライバアンプの出力は、前記第１の多層基板の一部の層でありかつ前記第２の多層基板に接する層と、前記第２の多層基板の一部の層でありかつ前記第１の多層基板に接する層とを貫通する第４のビアの一端に接続され、前記第４のビアの他端は、前記キャリアアンプの入力と前記ピークアンプの入力とに接続される。
　ドライバアンプからの信号は、第４のビアを通って出力端子に向かうことにより、さらに小型でかつ放熱性の良い高周波増幅器を提供可能となる。
（４）本開示の高周波増幅器の一態様では、前記ドハティアンプは、分岐回路、位相調整回路、およびドハティネットワークをさらに含み、前記分岐回路と、前記位相調整回路とは、前記第２の多層基板に設けられて、前記ドハティネットワークは、前記第１の多層基板に設けられる。
　分岐回路を第２の多層基板に設けているので、ドライバアンプからピークアンプやキャリアアンプに向かう高周波信号の位相の調整が容易になる。
（５）本開示の高周波増幅器の一態様では、前記ピークアンプは、前記キャリアアンプよりも大きな飽和出力を有するように構成され、前記位相調整回路は、前記分岐回路と前記ピークアンプとの間であって前記第２の多層基板に設けられ、前記ピークアンプの入力信号の位相を遅延させる。
　位相調整回路を第２の多層基板に設けているので、分岐回路からピークアンプに向かう高周波信号の位相の調整が容易になる。
　本開示に係る高周波増幅器は、（６）入力された高周波信号を増幅する第１の増幅器と、前記第１の増幅器が出力する信号をさらに増幅する第２の増幅器と第３の増幅器と、を含む高周波増幅器であって、第１の多層基板と、前記第１の多層基板に重ね合わせて積層された第２の多層基板と、前記第１の多層基板および前記第２の多層基板を搭載するベース部材と、を有し、前記第１の増幅器が前記第２の多層基板に搭載され、前記第２の増幅器、前記第３の増幅器が前記第１の多層基板に搭載され、前記第１の増幅器、前記第２の増幅器、および前記第３の増幅器は、所定の回路を形成した表面と、前記表面の反対側に位置する裏面とをそれぞれ有しており、前記第１の増幅器の前記表面は前記第１の多層基板に対向し、前記第１の増幅器の前記裏面は、前記第１の多層基板から離間するように配置され、前記第２の増幅器および前記第３の増幅器の裏面は、いずれも前記ベース部材に接しており、前記第１の増幅器の前記裏面は、前記第２の多層基板表面に配置された配線層に接続され、前記配線層は、前記第２の多層基板と前記第１の多層基板とを貫通する第１のビアの一端に接続され、前記第１のビアの他端は前記ベース部材に接続され、前記第１の増幅器の消費電力は、前記第２の増幅器および前記第３の増幅器のそれぞれの消費電力より小さい。
　第１の多層基板と第２の多層基板による２階建て構造で構成にしたので、高周波増幅器の小型化を達成できる。また、第１の増幅器と、第２の増幅器および第３の増幅器とを対向して配置するので、実装密度を高くできる。そして、より発熱の大きな第２の増幅器、第３の増幅器の各裏面がベース部材に接するので、第２の増幅器および第３の増幅器の放熱を達成できる。さらに、それらより発熱が小さい第１の増幅器を第１のビアによる放熱パスにて対応することから、小型でかつ放熱性の良い高周波増幅器を提供可能となる。
（７）本開示の高周波増幅器の一態様では、前記ベース部材は、前記高周波信号が外部から入力される入力端子と、前記第２の増幅器ならびに前記第３の増幅器により増幅された信号が外部へと出力される出力端子と、をさらに備え、前記入力端子は、前記ベース部材と、前記第１の多層基板と、前記第２の多層基板の一部の層でありかつ前記第１の多層基板に接する層と、を貫通する第２のビアの一端に接続され、前記第２のビアの他端は、前記第１の増幅器の入力に接続され、前記出力端子は、前記第１の多層基板の一部の層でありかつ前記ベース部材に接する層と、前記ベース部材と、を貫通する第３のビアの一端に接続され、前記第３のビアの他端は、前記第２の増幅器ならびに前記第３の増幅器の出力に接続される。
　入力端子に入力された信号は、第２のビアを通り、第１の多層基板の何処にも接続されず、第２の多層基板に入力され、第３のビアを通って出力端子に向かうことにより、より小型でかつ放熱性の良い高周波増幅器を提供可能となる。
（８）本開示の高周波増幅器の一態様では、前記第１の増幅器の出力は、前記第１の多層基板の一部の層でありかつ前記第２の多層基板に接する層と、前記第２の多層基板の一部の層でありかつ前記第１の多層基板に接する層と、を貫通する第４のビアの一端に接続され、前記第４のビアの他端は、前記第２の増幅器ならびに前記第３の増幅器の入力に接続される。
　第１の増幅器からの信号は、第４のビアを通って出力端子に向かうことにより、さらに小型でかつ放熱性の良い高周波増幅器を提供可能となる。
　本開示に係る高周波増幅器は、（９）入力された高周波信号を増幅するドライバアンプと、キャリアアンプ、ピークアンプを含み、前記ドライバアンプが出力する信号をさらに増幅するドハティアンプと、を含む高周波増幅器であって、第１の多層基板と、前記第１の多層基板に重ね合わせて積層された第２の多層基板と、前記第１の多層基板および前記第２の多層基板を搭載するベース部材と、を有し、前記ドライバアンプが前記第２の多層基板に搭載され、前記キャリアアンプ、前記ピークアンプが前記第１の多層基板に搭載され、前記ドライバアンプ、前記キャリアアンプ、および前記ピークアンプは、所定の回路を形成した表面と、前記表面の反対側に位置する裏面とをそれぞれ有しており、前記ドライバアンプの前記裏面は前記第１の多層基板に対向し、前記ドライバアンプの前記表面は、前記第１の多層基板から離間するように配置され、前記キャリアアンプおよび前記ピークアンプの裏面は、いずれも前記ベース部材に接しており、前記ドライバアンプの前記裏面は、前記第２の多層基板の一部の層でありかつ前記第１の多層基板に接する層と、前記第１の多層基板と、を貫通する第１のビアの一端に接続され、前記第１のビアの他端は、前記ベース部材に接続される。
　ドライバアンプとドハティアンプを、第１の多層基板と第２の多層基板による２階建て構造で構成にした。これにより、高周波増幅器の小型化を達成できる。また、ドライバアンプと、キャリアアンプおよびピークアンプとを対向して配置するので、実装密度を高くできる。そして、キャリアアンプおよびピークアンプの各裏面がベース部材に接するので、キャリアアンプおよびピークアンプの放熱を達成できる。さらに、ドライバアンプを第１のビアによる放熱パスにて対応することから、小型でかつ放熱性の良い高周波増幅器を提供可能となる。
　本開示に係る高周波増幅器は、（１０）入力された高周波信号を増幅する第１の増幅器と、前記第１の増幅器が出力する信号をさらに増幅する第２の増幅器と第３の増幅器と、を含む高周波増幅器であって、第１の多層基板と、前記第１の多層基板に重ね合わせて積層された第２の多層基板と、前記第１の多層基板および前記第２の多層基板を搭載するベース部材と、を有し、前記第１の増幅器が前記第２の多層基板に搭載され、前記第２の増幅器、前記第３の増幅器が前記第１の多層基板に搭載され、前記第１の増幅器、前記第２の増幅器、および前記第３の増幅器は、所定の回路を形成した表面と、前記表面の反対側に位置する裏面とをそれぞれ有しており、前記第１の増幅器の前記裏面は前記第１の多層基板に対向し、前記第１の増幅器の前記表面は、前記第１の多層基板から離間するように配置され、前記第２の増幅器および前記第３の増幅器の裏面は、いずれも前記ベース部材に接しており、前記第１の増幅器の前記裏面は、前記第２の多層基板の一部の層でありかつ前記第１の多層基板に接する層と、前記第１の多層基板と、を貫通する第１のビアの一端に接続され、前記第１のビアの他端は前記ベース部材に接続され、前記第１の増幅器の消費電力は、前記第２の増幅器および前記第３の増幅器のそれぞれの消費電力より小さい。
　第１の多層基板と第２の多層基板による２階建て構造で構成にしたので、高周波増幅器の小型化を達成できる。また、第１の増幅器と、第２の増幅器および第３の増幅器とを対向して配置するので、実装密度を高くできる。そして、より発熱の大きな第２の増幅器、第３の増幅器の各裏面がベース部材に接するので、第２の増幅器および第３の増幅器の放熱を達成できる。さらに、それらより発熱が小さい第１の増幅器を第１のビアによる放熱パスにて対応することから、小型でかつ放熱性の良い高周波増幅器を提供可能となる。
［本開示の実施形態の詳細］
　以下、添付図面を参照しながら、本開示に係る高周波増幅器の具体例について説明する。図１は、本開示の一態様に係る高周波増幅器を模式化して示した断面図である。
　高周波増幅器１は、移動体通信システムの基地局装置などの通信装置に搭載され、例えば送信信号を増幅するために用いられる。高周波増幅器１はベース部材Ｌａ４を有する。ベース部材Ｌａ４は、放熱と外部端子を兼ねた金属（例えば銅）製の板であり、通信装置のプリント基板１００上に配置される。
　ベース部材Ｌａ４上には、下段１０、上段２０、蓋材２５が搭載される。下段１０が本開示の第１の多層基板に、上段２０が本開示の第２の多層基板にそれぞれ相当する。
　下段１０は、ベース部材Ｌａ４と上段２０との間に挟まれて配置されている。下段１０は、第１誘電体層１１（例えば厚さ０．２５～０．３５ｍｍ）、第３配線層Ｌａ３（例えば厚さ１８～３５μｍ）、第２誘電体層１２（例えば厚さ０．８～１．０ｍｍ）からなる。第１誘電体層１１はベース部材Ｌａ４（例えば厚さ０．２５ｍｍ）上に設けられ、第３配線層Ｌａ３には、ＧＮＤ面をなすベース部材Ｌａ４を基準電圧とした高周波線路パターンが形成されており、キャリアアンプ５４およびピークアンプ６４などの能動部品、並びにインダクタＬやキャパシタＣが実装される。
　キャリアアンプ５４およびピークアンプ６４は、所定の回路を形成した表面５４ａ，６４ａと、表面５４ａ，６４ａの反対側に位置して例えば回路を形成しない裏面５４ｂ，６４ｂと、をそれぞれ有する。キャリアアンプ５４およびピークアンプ６４は第１誘電体層１１に埋め込まれており、表面５４ａ，６４ａがいずれも上方を向いて第３配線層Ｌａ３に実装される。裏面５４ｂ，６４ｂは、いずれもベース部材Ｌａ４に接するように下方に向けて配置され、焼結系銀ペースト、もしくは焼結系銅ペーストを塗布したベース部材Ｌａ４に固着される。
　上段２０は、下段１０に重ね合わせて積層される。上段２０は、第３誘電体層２３（例えば厚さ０．２５～０．３５ｍｍ）、第１配線層Ｌａ１（例えば厚さ１８～３５μｍ）、第４誘電体層２４（例えば厚さ０．２５～０．３５ｍｍ）からなる。第３誘電体層２３と下段１０（第２誘電体層１２）との間には、第２配線層Ｌａ２が配置される。第２配線層Ｌａ２（例えば厚さ３５μｍ）は、例えば銅製のベタ面であり、第１配線層Ｌａ１に対するＧＮＤ面と、上段２０と下段１０との間で生ずる電磁波を遮蔽する役割を担う。
　第１配線層Ｌａ１には高周波線路パターンが形成され、ドライバアンプ４０などの能動部品、並びにインダクタＬやキャパシタＣが実装される。
　ドライバアンプ４０は、所定の回路を形成した表面４０ａと、表面４０ａの反対側に位置して例えば回路を形成しない裏面４０ｂを有する。ドライバアンプ４０は、第４誘電体層２４に埋め込まれており、表面４０ａが下段１０に対向して第１配線層Ｌａ１に実装される。裏面４０ｂは、下段１０から離間するように上方に向けて配置される。
　上段２０は、金属製の蓋材２５で覆われている。ドライバアンプ４０はフリップチップ（Face down）で実装されるため、サーマルマネジメントの観点から、ドライバアンプ４０の裏面４０ｂは、蓋材２５の放熱部（第０配線層Ｌａ０）に接するように上方に向けて配置される。放熱部（第０配線層Ｌａ０）は、他の配線層同様に、信号配線用の薄い金属薄膜層で形成される。そして、放熱部（第０配線層Ｌａ０）は、近接するＧＮＤビア（例えばφ３００μｍ）（放熱ビア１５ｄ、１５ｃ、１５ｂ、１５ａ：本開示の第１のビアに相当する）に接触している。具体的には、放熱ビア１５ａ～１５ｄは、上段２０、および下段１０を貫通しており、この放熱ビアの一端が第０配線層Ｌａ０に接続され、この放熱ビアの他端がベース部材Ｌａ４に接続されている。このため、ドライバアンプ４０からベース部材Ｌａ４までの放熱パス（以降では、これを第１の放熱パスと称する）が形成されている。
　なお、上段２０の第１配線層Ｌａ１と下段１０の第３配線層Ｌａ３との間における電気的なパスは、信号ビア１４ｂ、１４ａ（本開示の第４のビアに相当する）を用いて確保している。詳しくは、信号ビア１４ｂ、１４ａは、上段２０の第３誘電体層２３、および下段１０の第２誘電体層１２を貫通しており、この信号ビアの一端が第１配線層Ｌａ１（ドライバアンプ４０の出力）に接続され、この信号ビアの他端が第３配線層Ｌａ３（キャリアアンプ５４の入力とピークアンプ６４の入力）に接続されている。
　また、第１配線層Ｌａ１と第２配線層Ｌａ２との間における電気的なパスは、第３誘電体層２３を貫通する信号ビア１７ａを用いる。
　さらに、第１配線層Ｌａ１とベース部材Ｌａ４との間における電気的なパスは、信号ビア１３ｃ、１３ｂ、１３ａ（本開示の第２のビアに相当する）を用いて、それぞれパスを確保している。詳しくは、信号ビア１３ａ～１３ｃは、ベース部材Ｌａ４、下段１０、および上段２０の第３誘電体層２３を貫通しており、この信号ビアの一端が入力端子ＲＦｉｎに接続され、この信号ビアの他端が第１配線層Ｌａ１（ドライバアンプ４０の入力）に接続されている。一方、第３配線層Ｌａ３とベース部材Ｌａ４との間における電気的なパスは、信号ビア１６ａ（本開示の第３のビアに相当する）を用いて確保している。具体的には、信号ビア１６ａは、下段１０の第１誘電体層１１、およびベース部材Ｌａ４を貫通しており、この信号ビアの一端が出力端子ＲＦｏｕｔに接続され、信号ビアの他端が第３配線層Ｌａ３（ドハティアンプ５０の出力）に接続されている。
　このように、上段２０を下段１０に重ね合わせて積層しており、ドライバアンプ４０、キャリアアンプ５４およびピークアンプ６４を３次元的に実装するので、モジュールサイズが最外形６ｍｍ角で、厚さ２．２ｍｍのような、高周波増幅器１の小型化を達成できる。
　また、この高周波増幅器１では、ワイヤボンド接続が不要である。よって、例えば５００ｍｍ角程度の大きなパネルを製造工程に流すことが可能であり、このパネルからは６ｍｍ角のものが例えば６千枚取れるので、加工費と材料費低減によるコストの大幅低減を達成できる。
　ここで、図３で説明した上段２０を図４で説明した下段１０に重ね合わせた場合、ドライバアンプ４０の入力端子とキャリアアンプ５４の入力端子とが上下方向で対向して、ドライバアンプ４０の入力端子とキャリアアンプ５４の入力端子との距離が、上下方向で例えば１ｍｍ以下になり、ドライバアンプ４０とキャリアアンプ５４を同じ平面上に配置していた場合に比べて格段に縮まることがある。このような物理的な配置において、２つの入力信号の間の位相差が±π／２の範囲になると、２つの入力信号の間で干渉が生じるため、ドライバアンプ４０の動作が不安定になる。詳しくは、ドライバアンプ４０の出力信号が入力に帰還され、ドライバアンプ４０が発振する可能性がある。
　そこで、高周波増幅器１では、ドライバアンプ４０の入力端子とキャリアアンプ５４の出力端子までの電気長、つまり配線長にチップ部品分を加味した電気的な長さを、もしくは、ドライバアンプ４０の入力端子から、途中のチップ部品を含め、キャリアアンプ５４の出力端子まで波長λの入力信号が伝搬する遅延時間を、波長λの入力信号の位相に換算し、端子間で（２ｎ＋１）×πの位相になるように設定している。ｎは０以上の整数である。
　これを達成するために、ドライバアンプ４０のドレイン出力から分岐回路５１に至るまでの経路では、例えば、図３に曲線パターン４９で示すような、上段２０の中央から右半分にまで大きく迂回させたり、図３に曲線パターン５２で示すような、分岐回路５１の出力からビア５２ａまでの経路では、直線ではなく、敢えて曲線で形成したりしている。
　このように、ドライバアンプ４０の入力端子からキャリアアンプ５４の出力端子までの電気長を（２ｎ＋１）×πの位相になるように設定する。このため、信号帰還、つまり出力信号の一部をキャリアアンプ５４の出力からドライバアンプ４０の入力に向けて戻す帰還がかかった場合でも、ドライバアンプ４０が不安定性を生じない範囲、要するに負帰還領域となり、２ｎπ、つまり不安定性を生じる正帰還領域にならない。よって、２階建て構造を採用しても増幅器１を安定させることができる。
　さらに、一般的なドハティアンプでは、キャリアアンプとピークアンプとの位相差をπ／２に設定するが、高周波増幅器１では、この位相差を敢えてπに設定している。つまり、キャリアアンプ５４の出力端子におけるＲＦ信号とピークアンプ６４の出力端子におけるＲＦ信号との位相差をπ／２から３π／２までの範囲としている。
　これにより、キャリアアンプ５４から放出される電磁波およびピークアンプ６４から放出される電磁波が近隣で打ち消し合うので、高周波増幅器１の外部に放出される電磁波を小さく抑えることができる。
　なお、このキャリアアンプ５４の位相とピークアンプ６４の位相は、図３で説明する位相調整回路６１、図７,８で説明する入力マッチング回路５３，６３、出力マッチング回路５５，６５、伝送線ＴＲＬ１（図４で説明する９０°伝送線路５６ａ）により出力端子ＲＦｏｕｔで同期させる。
　図２は、図１の高周波増幅器を説明するブロック図である。また、図３は、図１の上段の平面図であり、図４は、図１の下段の平面図である。
　高周波増幅器１は、ドライバアンプ４０と、ドライバアンプ４０の後段に設けられたドハティアンプ５０と、を有し、例えば５ＧＨｚ～６ＧＨｚの周波数帯域の信号を増幅可能に構成されている。
　ドライバアンプ４０は、入力端子ＲＦｉｎに入力された波長λで規定されるＲＦ（Radio Frequency）信号を、ドハティアンプ５０が所定の送信電力にまで増幅できる程度に増幅する。
　ドハティアンプ５０は、分岐回路５１、位相調整回路６１、キャリアアンプ５４、ピークアンプ６４、およびドハティネットワーク５６，６６を含み、ドライバアンプ４０が増幅したＲＦ信号をさらに増幅して出力端子ＲＦｏｕｔから出力する。
　ドライバアンプ４０、キャリアアンプ５４、ピークアンプ６４は、増幅素子として例えばＧａＮ－ＨＥＭＴ(High Electron Mobility Transistor)を用いた増幅器である。ドライバアンプ４０、キャリアアンプ５４、ピークアンプ６４は、いずれもゲートパッドが矩形状の一辺に設けられ、ドレインパッドがゲートパッドに対向する辺に設けられている。
　なお、ドライバアンプ４０、キャリアアンプ５４、ピークアンプ６４は、ゲートパッドの両側にソースパッドが設けられている。しかし、ドライバアンプ４０については、２つのソースパッドが上段２０に形成されたＧＮＤに接続されている。一方、キャリアアンプ５４、ピークアンプ６４については、ソースパッドが、図１で説明した裏面５４ｂ，６４ｂを介してベース部材Ｌａ４に接続されている。これにより、ＧＮＤを確保すると共に、キャリアアンプ５４、ピークアンプ６４からベース部材Ｌａ４までの放熱パス（以降では、これを第２の放熱パスと称する）が形成される。
　第２の放熱パスは、第１の放熱パスと比べると、放熱性に優れると思われる。第２の放熱パスにおいては、キャリアアンプ５４、ピークアンプ６４のそれぞれのソースパッドが裏面５４ｂ，６４ｂを介してベース部材Ｌａ４に接続されている。ベース部材Ｌａ４は、金属（例えば銅）製の板であり放熱性に優れる。一方、第１の放熱パスにおいては、ドライバアンプ４０のソースパッドは裏面４０ｂを介し、放熱部（第０配線層Ｌａ０）に接続され、近接するＧＮＤビアを経由しベース部材Ｌａ４に接続されている。第０配線層Ｌａ０は、信号配線用の金属薄膜であるため、放熱効率の観点からは金属（例えば銅）製の板であるベース部材Ｌａ４におよばない。結果として、この放熱部（第０配線層Ｌａ０）が熱の伝導を律速するため、第２の放熱パスの方が、第１の放熱パスと比べ放熱性が優れると思われる。
　第１の放熱パスに関しては、放熱ビア１５ａ、１５ｂ、１５ｃ、１５ｄの径をより広げることや、放熱部（第０配線層Ｌａ０）とベース部材Ｌａ４を接続する放熱パスにおいて、現状の放熱パス（第１の放熱パス）にさらに並列に放熱ビアを備えることにより、第１の放熱パスの放熱効率は改善できるものと考えられる。
　図３に示す上段２０と図４に示す下段１０は、略相似形の平面を有しており、いずれも例えば６ｍｍ角で形成されている。
　図１に示すように通信装置のプリント基板１００上に備えられた信号配線１０１ａを経由して入力端子ＲＦｉｎ（信号ビア１３ａ）に入力されたＲＦ信号は、図１で説明したベース部材Ｌａ４から下段１０を貫通し、図１に示す信号ビア１３ａ、１３ｂ、１３ｃを通り、下段１０の何処にも接続されずに図３で見て上段２０の左下の隅部分に入力される。ドライバアンプ４０は、上段２０の左下付近に実装されており、ドライバアンプ４０で増幅されたＲＦ信号は、図３に曲線パターン４９で示すように大きく転回する。詳しくは、この図３で見て上段２０の上辺に向かった後、右折してこの上辺に沿って左に進み、さらに右折して上段２０の下辺に向かい、ドライバアンプ４０と同じ上段２０に設けられた分岐回路５１に達する。
　分岐回路５１は、例えばウィルキンソン型分配器であり、ドライバアンプ４０により増幅されたＲＦ信号をピークアンプ側の入力経路とキャリアアンプ側の入力経路に等分している。
　分岐回路５１で分配されたＲＦ信号の一方（キャリアアンプ側の入力経路）は、所定の曲線パターン５２を経て、図３で見て上段２０の下辺近傍に形成されたビア５２ａから下段１０に向かう。これは例えば、図１に示す信号ビア１４ａ、１４ｂを通る信号経路と同様なパスを通る。これに対し、分岐回路５１で分配されたＲＦ信号の他方（ピークアンプ側の入力経路）は、ドライバアンプ４０と同じ上段２０に設けられた位相調整回路６１に至る。
　位相調整回路６１は、ピークアンプ６４の入力信号の位相を、所定の分布定数分だけ遅延させる。例えば、９０°遅延させる。位相調整回路６１を経たＲＦ信号は、図３で見て上段２０の下辺近傍に形成されたビア６１ａから下段１０に向かう。これも、図１に示す信号ビア１４ａ、１４ｂを通る信号経路と同様なパスを通る。
　なお、本実施形態では、位相調整回路６１を、分岐回路５１とキャリアアンプ５４との間に配置せず、分岐回路５１とピークアンプ６４との間に配置した例を挙げて説明した。しかし、本開示はこの例に限定されない。例えば、位相調整回路を、分岐回路５１とピークアンプ６４との間に配置せず、分岐回路５１とキャリアアンプ５４との間に配置して、キャリアアンプ５４の入力信号の位相を遅延させることも可能である。
　本実施形態のドハティアンプ５０は、非対称ドハティアンプであり、ピークアンプ６４とキャリアアンプ５４は、入力されたＲＦ信号に対してそれぞれ異なる最大出力強度を示す。例えば、ピークアンプ６４は、キャリアアンプ５４よりも２倍程度大きな飽和出力（サイズ）を有しており、ピークアンプ６４は、キャリアアンプ５４の出力が飽和領域に至った場合に増幅動作を開始する。具体的には、キャリアアンプ５４はＡＢ級またはＢ級で動作する。ピークアンプ６４はＣ級で動作する。瞬時電力が小さいときには、キャリアアンプ５４が動作し、ピークアンプ６４を動作させないので、電力効率が高まる。瞬時電力が大きいときには、キャリアアンプ５４およびピークアンプ６４の双方が動作するので、高い電力効率を維持しつつ飽和電力を大きくすることができる。
　一例として、ドライバアンプ４０、キャリアアンプ５４、ピークアンプ６４、の出力例を記す。それぞれ、ドライバアンプ４０は出力１０Ｗ、キャリアアンプ５４は出力１５Ｗ、ピークアンプ６４は出力３０Ｗ、のアンプが用いられる。ここで、１０Ｗ出力とは専らＦＥＴのサイズを表し、常に１０Ｗを出力しているわけではなく、１０Ｗ出力に足るサイズを有しているという意味で用いている。
　キャリアアンプ５４で増幅されたＲＦ信号は、下段１０に設けたキャリアアンプ側のドハティネットワーク５６に至る。このドハティネットワーク５６には、９０°伝送線路（λ／４線路ともいう）５６ａが設けられている。このため、キャリアアンプ５４で増幅されたＲＦ信号は、９０°伝送線路５６ａを介して、図４で見て下段１０の右上の隅部分に設けられた出力端子ＲＦｏｕｔから、後述のピークアンプ６４の出力信号と合成されて、出力される。
　一方、ピークアンプ６４で増幅されたＲＦ信号は、下段１０に設けたピークアンプ側のドハティネットワーク６６に至り、キャリアアンプ５４の出力信号と合成されて、図１に示す信号ビア１６ａ通る信号経路を通り、出力端子ＲＦｏｕｔから出力される。出力端子ＲＦｏｕｔから出力された信号は、図１に示すように通信装置のプリント基板１００上に備えられた信号配線１０１ｂを経由し、高周波増幅器１から外部へ伝搬していく。なお、キャリアアンプ側のドハティネットワーク５６、ピークアンプ側のドハティネットワーク６６が本開示のドハティネットワークに相当する。
　図５は、図１のドライバアンプ回路図であり、図６は、図５の回路図に対応させた上段を説明する図である。また、図７は、図１のドハティアンプ回路図であり、図８は、図７の回路図に対応させた下段を説明するである。
　図５に示す入力端子ＲＦｉｎから入力したＲＦ信号は、ドライバアンプ４０のゲートに、入力マッチング回路３０（インダクタＬ１、キャパシタＣ１～Ｃ４の計５個）を介して入力する。ゲートバイアスは、電源ＶｇからインダクタＬ２を介して供給される。キャパシタＣ５は電源Ｖｇのバイパスキャパシタであり、抵抗Ｒ１は調整用の抵抗である。
　ドライバアンプ４０のドレイン出力は、出力マッチング回路４１（インダクタＬ４，Ｌ５、キャパシタＣ７～Ｃ９）を介して分岐回路５１に与えられる。ドレインバイアスは、電源ＶｄからインダクタＬ３を介して供給される。キャパシタＣ６は電源Ｖｄのバイパスキャパシタである。
　次に、図７に示すように、分岐回路５１では、ドライバアンプ４０からのＲＦ信号が、Ｌ１１、Ｃ２４によるマッチング回路と、Ｃ２３、Ｌ１２、Ｃ２９によるマッチング回路と、に等分される。
　Ｌ１１、Ｃ２４によるマッチング回路で位相が調整されたＲＦ信号は、図３で説明した曲線パターン５２、ビア５２ａを介して下段１０に達し、キャリアアンプ５４に向かう。　この下段１０に達したＲＦ信号は、キャリアアンプ５４のゲートに、入力マッチング回路５３（キャパシタＣ３１、Ｃ１１～１４）を介して入力する。ゲートバイアスは、電源ＶｇからインダクタＬ６を介して供給される。キャパシタＣ１５は電源Ｖｇのバイパスキャパシタであり、抵抗Ｒ４は調整用の抵抗である。
　キャリアアンプ５４のドレイン出力は、ＤＣ遮断用のキャパシタＣ２６を介してキャリアアンプ側のドハティネットワーク５６に提供される。ドレインバイアスは、電源ＶｄからインダクタＬ９を介して供給される。キャパシタＣ２１は電源Ｖｄのバイパスキャパシタである。
　キャリアアンプ側のドハティネットワーク５６は、伝送線ＴＲＬ２、キャパシタＣ２５により構成される出力マッチング回路５５と、キャリアアンプ５４の出力とピークアンプ６４の出力を合成するための伝送線ＴＲＬ１（図４で説明した９０°伝送線路５６ａを含む）により構成される。
　一方、分岐回路５１で等分され、Ｃ２３、Ｌ１２、Ｃ２９によるマッチング回路で位相が調整されたＲＦ信号は、位相調整回路６１（インダクタＬ１５、Ｌ１６、キャパシタＣ３２）でさらに位相が調整され、ビア６１ａを介して下段１０に達し、ピークアンプ６４に向かう。
　この下段１０に達したＲＦ信号は、ピークアンプ６４のゲートに、入力マッチング回路６３（インダクタＬ７、キャパシタＣ１６～１９）を介して入力する。ゲートバイアスは、電源ＶｇからインダクタＬ８を介して供給される。キャパシタＣ２０は電源Ｖｇのバイパスキャパシタであり、抵抗Ｒ５は調整用の抵抗である。
　ピークアンプ６４のドレイン出力は、ＤＣ遮断用のキャパシタＣ２８を介してピークアンプ側のドハティネットワーク６６に提供される。ドレインバイアスは、電源ＶｄからインダクタＬ１０を介して供給される。キャパシタＣ２２は電源Ｖｄのバイパスキャパシタである。
　ピークアンプ側のドハティネットワーク６６は、キャパシタＣ２７とキャパシタＣ１０の２段構成、伝送線ＴＲＬ３により構成される出力マッチング回路６５と、伝送線ＴＲＬ４により構成される。
　前述のアンプ出力を比較すると、それぞれの消費電流、あるいは消費電力、そしてその結果発生する発熱の大きさは、ドライバアンプ４０、キャリアアンプ５４、ピークアンプ６４、の順に大きくなるものと思われる。本実施形態の高周波増幅器１においては、より発熱の大きな、ピークアンプ６４、キャリアアンプ５４をより放熱効率のよい第２の放熱パスにて対応させ、それらより発熱が小さいドライバアンプ４０を第１の放熱パスにて対応させる構成としている。このような構成とすることにより、高周波増幅器１は、小型でかつ放熱性の良い高周波増幅器を提供可能となる。
　高周波増幅器１は、ピークアンプ６４、キャリアアンプ５４を第２の放熱パスにて対応し、ドライバアンプ４０を第１の放熱パスにて対応させるため、図１に示すように、入力端子ＲＦｉｎ（信号ビア１３ａ）に入力されたＲＦ信号は、ベース部材Ｌａ４から下段１０を貫通し、図１に示す信号ビア１３ａ、１３ｂ、１３ｃを通り、下段１０の何処にも接続されずに図３で見て上段２０の左下の隅部分に入力される。また、分岐回路５１で分配されたＲＦ信号は、下段１０に備えられたピークアンプ６４、キャリアアンプ５４に入力されるため、図１に示す信号ビア１４ａ、１４ｂを通る信号経路と同様なパスを通る。これらの信号パスを通ることにより、高周波増幅器１は、小型でかつ放熱性の良い高周波増幅器を提供可能となる。
　今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本開示の範囲は、上記した意味ではなく、請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
　また、上記図１で説明した高周波増幅器１を製造する場合、例えば、下段１０の第２誘電体層１２を基準にして表側と裏側の両方向に成長可能である。詳しくは、図１で説明した下段１０の第２誘電体層１２の片面（表面）には、第２配線層Ｌａ２、上段２０の第３誘電体層２３、第１配線層Ｌａ１、第４誘電体層２４の順に設ける。これに対し、下段１０の第２誘電体層１２の別の片面（裏面）には、下段１０の第３配線層Ｌａ３、第１誘電体層１１の順に設けることができる。しかし、本開示はこの例に限定されるものではなく、例えば、表側あるいは裏側のいずれか一方向に成長してもよい。
　図９は、本開示の他の一態様に係る高周波増幅器を模式化した断面図である。なお、図１の高周波増幅器１と同じ機能を有する構成には同一の符号を付して詳細な説明は省略する。
　この図９に示した高周波増幅器１もベース部材Ｌａ４を有し、ベース部材Ｌａ４上には、下段１０、上段２０が搭載される。なお、この高周波増幅器１には、蓋材は搭載されていない。
　上段２０は、第４誘電体層２４（例えば厚さ０．４ｍｍ）、第１配線層Ｌａ１（例えば厚さ１０～３５μｍ）、第３誘電体層２３（例えば厚さ０．１ｍｍ）からなる。第３誘電体層２３が、図１で説明した第３誘電体層２３に比べて薄くなっている。この高周波増幅器１を製造する場合、まず、第３誘電体層２３の片面に第１配線層Ｌａ１を設ける。次に、第１配線層Ｌａ１の片面に、ドライバアンプ４０などの能動部品、並びにインダクタＬやキャパシタＣを実装した後、第４誘電体層２４を配置する。
　ドライバアンプ４０は、第４誘電体層２４に設けられており、ドライバアンプ４０の表面４０ａが下段１０から離間するように配置して第１配線層Ｌａ１の片面に実装される。ドライバアンプ４０の裏面４０ｂは下段１０に対向するように配置される。
　第４誘電体層２４と下段１０（第２誘電体層１２）との間には、第２配線層Ｌａ２（例えば厚さ１０～３５μｍ）が配置される。第２配線層Ｌａ２は、第１配線層Ｌａ１に対するＧＮＤ面をなす。
　下段１０は、第１誘電体層１１（例えば厚さ０．２８ｍｍ）、第３配線層Ｌａ３（例えば厚さ１０～３５μｍ）、第２誘電体層１２（例えば厚さ０．２ｍｍ）からなる。第２誘電体層１２が、図１で説明した第２誘電体層１２に比べて薄くなっている。高周波増幅器１の製造時には、上記第２配線層Ｌａ２の片面に第２誘電体層１２を配置し、この第２誘電体層１２の片面に第３配線層Ｌａ３を設ける。続いて、第３配線層Ｌａ３の片面に、キャリアアンプ５４およびピークアンプ６４などの能動部品、並びにインダクタＬやキャパシタＣを実装してから、第１誘電体層１１を配置する。
　キャリアアンプ５４およびピークアンプ６４は第１誘電体層１１に設けられており、表面５４ａ，６４ａがいずれも上方を向いて第３配線層Ｌａ３の片面に実装される。裏面５４ｂ，６４ｂは、いずれもベース部材Ｌａ４に接するように下方に向けて配置され、焼結系銀ペースト、もしくは焼結系銅ペーストを塗布したベース部材Ｌａ４に固着される。
　第１誘電体層１１の片面には、ＧＮＤ面をなすベース部材Ｌａ４（例えば厚さ０．１５～０．２５ｍｍ）が配置される。
　そして、図９に示すように、ドライバアンプ４０の裏面４０ｂは、放熱ビア１５ａ（本開示の第１のビアに相当する）に接触している。具体的には、放熱ビア１５ａは、上段２０の一部の層でありかつ下段１０に接する層、より詳しくは第４誘電体層２４、および下段１０を貫通しており、この放熱ビアの一端がドライバアンプ４０の裏面４０ｂに接続され、この放熱ビアの他端がベース部材Ｌａ４に接続されている。このため、図１と同様に機能する第３の放熱パスが、ドライバアンプ４０からベース部材Ｌａ４まで形成される。しかし、図１で示した第１の放熱パスが放熱部（第０配線層Ｌａ０）に接続され、近接するＧＮＤビアを経由しベース部材Ｌａ４に接続されていたのに比べ、図９に示す第３の放熱パスは、図１での放熱部に相当する配線層を経由せずに、直接ドライバアンプ４０の裏面４０ｂが放熱ビアの一端に接続されている。このため、図９における第３の放熱パスは、図１における第１の放熱パスよりも放熱性に優れていると思われる。
　なお、図１と同様に、上段２０の第１配線層Ｌａ１と下段１０の第３配線層Ｌａ３との間における電気的なパスは、信号ビア１４ａを用いて確保している。
　また、第１配線層Ｌａ１とベース部材Ｌａ４との間における電気的なパスは、信号ビア１３ａ～１３ｃを用いて、それぞれパスを確保している。一方、第３配線層Ｌａ３とベース部材Ｌａ４との間における電気的なパスは、信号ビア１６ａを用いて確保している。
１…高周波増幅器、１０…下段、１１…第１誘電体層、１２…第２誘電体層、１３ａ，１３ｂ，１３ｃ，１４ａ，１４ｂ，１６ａ，１７ａ…信号ビア、１５ａ，１５ｂ，１５ｃ，１５ｄ…放熱ビア、２０…上段、２３…第３誘電体層、２４…第４誘電体層、２５…蓋材、３０…入力マッチング回路、４０…ドライバアンプ、４０ａ…表面、４０ｂ…裏面、４１…出力マッチング回路、４９…曲線パターン、５０…ドハティアンプ、５１…分岐回路、５２…曲線パターン、５２ａ…ビア、５３…入力マッチング回路、５４…キャリアアンプ、５４ａ…表面、５４ｂ…裏面、５５…出力マッチング回路、５６，６６…ドハティネットワーク、５６ａ…９０°伝送線路、６１…位相調整回路、６１ａ…ビア、６３…入力マッチング回路、６４…ピークアンプ、６４ａ…表面、６４ｂ…裏面、６５…出力マッチング回路、１００…プリント基板、１０１ａ，１０１ｂ…プリント基板上の配線、Ｌａ０…第０配線層（放熱部）、Ｌａ１…第１配線層、Ｌａ２…第２配線層、Ｌａ３…第３配線層、Ｌａ４…ベース部材、ＲＦｉｎ…入力端子、ＲＦｏｕｔ…出力端子、Ｌ，Ｌ１～Ｌ１２，Ｌ１５，Ｌ１６…インダクタ、Ｃ，Ｃ１～Ｃ２９、Ｃ３１，Ｃ３２…キャパシタ、Ｒ１，Ｒ３～Ｒ５…抵抗、ＴＲＬ１～ＴＲＬ４…伝送線、Ｖｄ，Ｖｇ…電源。

 

Claims (10)

  1. 　入力された高周波信号を増幅するドライバアンプと、
    　キャリアアンプ、ピークアンプを含み、前記ドライバアンプが出力する信号をさらに増幅するドハティアンプと、
    を含む高周波増幅器であって、
    　第１の多層基板と、
    　前記第１の多層基板に重ね合わせて積層された第２の多層基板と、
    　前記第１の多層基板および前記第２の多層基板を搭載するベース部材と、
    を有し、
    　前記ドライバアンプが前記第２の多層基板に搭載され、
    　前記キャリアアンプ、前記ピークアンプが前記第１の多層基板に搭載され、
    　前記ドライバアンプ、前記キャリアアンプ、および前記ピークアンプは、所定の回路を形成した表面と、前記表面の反対側に位置する裏面とをそれぞれ有しており、
    　前記ドライバアンプの前記表面は前記第１の多層基板に対向し、前記ドライバアンプの前記裏面は、前記第１の多層基板から離間するように配置され、
    　前記キャリアアンプおよび前記ピークアンプの裏面は、いずれも前記ベース部材に接しており、
    　前記ドライバアンプの前記裏面は、前記第２の多層基板表面に配置された配線層に接続され、前記配線層は、前記第２の多層基板と前記第１の多層基板とを貫通する第１のビアの一端に接続され、前記第１のビアの他端は、前記ベース部材に接続される、
    高周波増幅器。
  2. 　前記ベース部材は、前記高周波信号が外部から入力される入力端子と、前記ドハティアンプにより増幅された信号が外部へと出力される出力端子と、をさらに備え、
    　前記入力端子は、前記ベース部材と、前記第１の多層基板と、前記第２の多層基板の一部の層でありかつ前記第１の多層基板に接する層と、を貫通する第２のビアの一端に接続され、前記第２のビアの他端は、前記ドライバアンプの入力に接続され、
    　前記出力端子は、前記第１の多層基板の一部の層でありかつ前記ベース部材に接する層と、前記ベース部材とを貫通する第３のビアの一端に接続され、前記第３のビアの他端は、前記ドハティアンプの出力に接続される、
    請求項１に記載の高周波増幅器。
  3. 　前記ドライバアンプの出力は、前記第１の多層基板の一部の層でありかつ前記第２の多層基板に接する層と、前記第２の多層基板の一部の層でありかつ前記第１の多層基板に接する層とを貫通する第４のビアの一端に接続され、前記第４のビアの他端は、前記キャリアアンプの入力と前記ピークアンプの入力とに接続される、
    請求項２に記載の高周波増幅器。
  4. 　前記ドハティアンプは、分岐回路、位相調整回路、およびドハティネットワークをさらに含み、
    　前記分岐回路と、前記位相調整回路とは、前記第２の多層基板に設けられて、
    　前記ドハティネットワークは、前記第１の多層基板に設けられる、
    請求項３に記載の高周波増幅器。
  5. 　前記ピークアンプは、前記キャリアアンプよりも大きな飽和出力を有するように構成され、
    　前記位相調整回路は、前記分岐回路と前記ピークアンプとの間であって前記第２の多層基板に設けられ、前記ピークアンプの入力信号の位相を遅延させる、
    請求項４に記載の高周波増幅器。
  6. 　入力された高周波信号を増幅する第１の増幅器と、
    　前記第１の増幅器が出力する信号をさらに増幅する第２の増幅器と第３の増幅器と、
    を含む高周波増幅器であって、
    　第１の多層基板と、
    　前記第１の多層基板に重ね合わせて積層された第２の多層基板と、
    　前記第１の多層基板および前記第２の多層基板を搭載するベース部材と、
    を有し、
    　前記第１の増幅器が前記第２の多層基板に搭載され、
    　前記第２の増幅器、前記第３の増幅器が前記第１の多層基板に搭載され、
    　前記第１の増幅器、前記第２の増幅器、および前記第３の増幅器は、所定の回路を形成した表面と、前記表面の反対側に位置する裏面とをそれぞれ有しており、
    　前記第１の増幅器の前記表面は前記第１の多層基板に対向し、前記第１の増幅器の前記裏面は、前記第１の多層基板から離間するように配置され、
    　前記第２の増幅器および前記第３の増幅器の裏面は、いずれも前記ベース部材に接しており、
    　前記第１の増幅器の前記裏面は、前記第２の多層基板表面に配置された配線層に接続され、前記配線層は、前記第２の多層基板と前記第１の多層基板とを貫通する第１のビアの一端に接続され、前記第１のビアの他端は前記ベース部材に接続され、
    　前記第１の増幅器の消費電力は、前記第２の増幅器および前記第３の増幅器のそれぞれの消費電力より小さい、
    高周波増幅器。
  7. 　前記ベース部材は、前記高周波信号が外部から入力される入力端子と、前記第２の増幅器ならびに前記第３の増幅器により増幅された信号が外部へと出力される出力端子と、をさらに備え、
    　前記入力端子は、前記ベース部材と、前記第１の多層基板と、前記第２の多層基板の一部の層でありかつ前記第１の多層基板に接する層と、を貫通する第２のビアの一端に接続され、前記第２のビアの他端は、前記第１の増幅器の入力に接続され、
    　前記出力端子は、前記第１の多層基板の一部の層でありかつ前記ベース部材に接する層と、前記ベース部材と、を貫通する第３のビアの一端に接続され、前記第３のビアの他端は、前記第２の増幅器ならびに前記第３の増幅器の出力に接続される、
    請求項６に記載の高周波増幅器。
  8. 　前記第１の増幅器の出力は、前記第１の多層基板の一部の層でありかつ前記第２の多層基板に接する層と、前記第２の多層基板の一部の層でありかつ前記第１の多層基板に接する層と、を貫通する第４のビアの一端に接続され、前記第４のビアの他端は、前記第２の増幅器ならびに前記第３の増幅器の入力に接続される、
    請求項７に記載の高周波増幅器。
  9. 　入力された高周波信号を増幅するドライバアンプと、
    　キャリアアンプ、ピークアンプを含み、前記ドライバアンプが出力する信号をさらに増幅するドハティアンプと、
    を含む高周波増幅器であって、
    　第１の多層基板と、
    　前記第１の多層基板に重ね合わせて積層された第２の多層基板と、
    　前記第１の多層基板および前記第２の多層基板を搭載するベース部材と、
    を有し、
    　前記ドライバアンプが前記第２の多層基板に搭載され、
    　前記キャリアアンプ、前記ピークアンプが前記第１の多層基板に搭載され、
    　前記ドライバアンプ、前記キャリアアンプ、および前記ピークアンプは、所定の回路を形成した表面と、前記表面の反対側に位置する裏面とをそれぞれ有しており、
    　前記ドライバアンプの前記裏面は前記第１の多層基板に対向し、前記ドライバアンプの前記表面は、前記第１の多層基板から離間するように配置され、
    　前記キャリアアンプおよび前記ピークアンプの裏面は、いずれも前記ベース部材に接しており、
    　前記ドライバアンプの前記裏面は、前記第２の多層基板の一部の層でありかつ前記第１の多層基板に接する層と、前記第１の多層基板と、を貫通する第１のビアの一端に接続され、前記第１のビアの他端は、前記ベース部材に接続される、
    高周波増幅器。
  10. 　入力された高周波信号を増幅する第１の増幅器と、
    　前記第１の増幅器が出力する信号をさらに増幅する第２の増幅器と第３の増幅器と、
    を含む高周波増幅器であって、
    　第１の多層基板と、
    　前記第１の多層基板に重ね合わせて積層された第２の多層基板と、
    　前記第１の多層基板および前記第２の多層基板を搭載するベース部材と、
    を有し、
    　前記第１の増幅器が前記第２の多層基板に搭載され、
    　前記第２の増幅器、前記第３の増幅器が前記第１の多層基板に搭載され、
    　前記第１の増幅器、前記第２の増幅器、および前記第３の増幅器は、所定の回路を形成した表面と、前記表面の反対側に位置する裏面とをそれぞれ有しており、
    　前記第１の増幅器の前記裏面は前記第１の多層基板に対向し、前記第１の増幅器の前記表面は、前記第１の多層基板から離間するように配置され、
    　前記第２の増幅器および前記第３の増幅器の裏面は、いずれも前記ベース部材に接しており、
    　前記第１の増幅器の前記裏面は、前記第２の多層基板の一部の層でありかつ前記第１の多層基板に接する層と、前記第１の多層基板と、を貫通する第１のビアの一端に接続され、前記第１のビアの他端は前記ベース部材に接続され、
    　前記第１の増幅器の消費電力は、前記第２の増幅器および前記第３の増幅器のそれぞれの消費電力より小さい、
    高周波増幅器。

     
PCT/JP2020/048985 2020-01-10 2020-12-25 高周波増幅器 WO2021140975A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
US17/753,371 US20220329209A1 (en) 2020-01-10 2020-12-25 High-frequency amplifier
JP2021570030A JP7552619B2 (ja) 2020-01-10 2020-12-25 高周波増幅器
KR1020227010989A KR20220124145A (ko) 2020-01-10 2020-12-25 고주파 증폭기
CN202080071306.XA CN114556780A (zh) 2020-01-10 2020-12-25 高频放大器
EP20912374.4A EP4089731A4 (en) 2020-01-10 2020-12-25 HIGH FREQUENCY AMPLIFIER

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2020-002865 2020-01-10
JP2020002865 2020-01-10
JP2020022128 2020-02-13
JP2020-022128 2020-02-13

Publications (1)

Publication Number Publication Date
WO2021140975A1 true WO2021140975A1 (ja) 2021-07-15

Family

ID=76787979

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/048985 WO2021140975A1 (ja) 2020-01-10 2020-12-25 高周波増幅器

Country Status (7)

Country Link
US (1) US20220329209A1 (ja)
EP (1) EP4089731A4 (ja)
JP (1) JP7552619B2 (ja)
KR (1) KR20220124145A (ja)
CN (1) CN114556780A (ja)
TW (1) TW202143438A (ja)
WO (1) WO2021140975A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7351036B2 (ja) * 2021-02-18 2023-09-26 ヌヴォトンテクノロジージャパン株式会社 高周波電力増幅装置

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076241A (ja) * 2000-08-24 2002-03-15 Mitsubishi Electric Corp 高周波モジュール
WO2005093948A1 (ja) 2004-03-26 2005-10-06 Hitachi Kokusai Electric Inc. 増幅器
JP2006049661A (ja) * 2004-08-06 2006-02-16 Renesas Technology Corp 半導体モジュール及びその製造方法
JP2006121147A (ja) * 2004-10-19 2006-05-11 Alps Electric Co Ltd 携帯電話機用高周波モジュール
JP2008544612A (ja) * 2005-06-16 2008-12-04 エプコス アクチエンゲゼルシャフト 増幅器を備えた低損失電気コンポーネント
JP2008305937A (ja) 2007-06-07 2008-12-18 Panasonic Corp 電子部品内蔵モジュールおよびその製造方法
JP2012065117A (ja) * 2010-09-15 2012-03-29 Toshiba Corp 高周波増幅器
JP2013074249A (ja) * 2011-09-29 2013-04-22 Oki Electric Ind Co Ltd 半導体パッケージ、及び半導体パッケージの製造方法
JP2019087992A (ja) * 2017-11-06 2019-06-06 エヌエックスピー ユーエスエイ インコーポレイテッドＮＸＰ ＵＳＡ，Ｉｎｃ． 複数半導体技術で実装された多段電力増幅器
JP2020002865A (ja) 2018-06-28 2020-01-09 マツダ株式会社 ディーゼルエンジンの燃料噴射制御装置
JP2020022128A (ja) 2018-08-02 2020-02-06 本田技研工業株式会社 端末装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6873529B2 (en) * 2002-02-26 2005-03-29 Kyocera Corporation High frequency module
JP2005093948A (ja) 2003-09-19 2005-04-07 Nikon Corp 露光装置及びその調整方法、露光方法、並びにデバイス製造方法
US7989895B2 (en) * 2006-11-15 2011-08-02 Avx Corporation Integration using package stacking with multi-layer organic substrates
US8187920B2 (en) * 2009-02-20 2012-05-29 Texas Instruments Incorporated Integrated circuit micro-module
US9974158B2 (en) * 2016-08-31 2018-05-15 Qorvo Us, Inc. Air-cavity package with two heat dissipation interfaces
KR102635791B1 (ko) * 2016-12-21 2024-02-08 인텔 코포레이션 무선 통신 기술, 장치 및 방법
WO2019181589A1 (ja) * 2018-03-23 2019-09-26 株式会社村田製作所 高周波モジュールおよび通信装置
US11557554B2 (en) * 2018-07-12 2023-01-17 Mitsubishi Electric Corporation Semiconductor device
JP7351036B2 (ja) * 2021-02-18 2023-09-26 ヌヴォトンテクノロジージャパン株式会社 高周波電力増幅装置
US20230253339A1 (en) * 2022-02-09 2023-08-10 Nxp Usa, Inc. Microelectronic packages having coaxially-shielded radio frequency input/output interfaces

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076241A (ja) * 2000-08-24 2002-03-15 Mitsubishi Electric Corp 高周波モジュール
WO2005093948A1 (ja) 2004-03-26 2005-10-06 Hitachi Kokusai Electric Inc. 増幅器
JP2006049661A (ja) * 2004-08-06 2006-02-16 Renesas Technology Corp 半導体モジュール及びその製造方法
JP2006121147A (ja) * 2004-10-19 2006-05-11 Alps Electric Co Ltd 携帯電話機用高周波モジュール
JP2008544612A (ja) * 2005-06-16 2008-12-04 エプコス アクチエンゲゼルシャフト 増幅器を備えた低損失電気コンポーネント
JP2008305937A (ja) 2007-06-07 2008-12-18 Panasonic Corp 電子部品内蔵モジュールおよびその製造方法
JP2012065117A (ja) * 2010-09-15 2012-03-29 Toshiba Corp 高周波増幅器
JP2013074249A (ja) * 2011-09-29 2013-04-22 Oki Electric Ind Co Ltd 半導体パッケージ、及び半導体パッケージの製造方法
JP2019087992A (ja) * 2017-11-06 2019-06-06 エヌエックスピー ユーエスエイ インコーポレイテッドＮＸＰ ＵＳＡ，Ｉｎｃ． 複数半導体技術で実装された多段電力増幅器
JP2020002865A (ja) 2018-06-28 2020-01-09 マツダ株式会社 ディーゼルエンジンの燃料噴射制御装置
JP2020022128A (ja) 2018-08-02 2020-02-06 本田技研工業株式会社 端末装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP4089731A4

Also Published As

Publication number Publication date
EP4089731A4 (en) 2024-01-10
JP7552619B2 (ja) 2024-09-18
KR20220124145A (ko) 2022-09-13
CN114556780A (zh) 2022-05-27
TW202143438A (zh) 2021-11-16
JPWO2021140975A1 (ja) 2021-07-15
US20220329209A1 (en) 2022-10-13
EP4089731A1 (en) 2022-11-16

Similar Documents

Publication Publication Date Title
JP2010109112A (ja) 半導体集積回路
JP2019092009A (ja) 半導体増幅素子及び半導体増幅装置
US20240154575A1 (en) High frequency amplifier
WO2021140975A1 (ja) 高周波増幅器
JP3515854B2 (ja) 高周波電力増幅回路装置
JP7302925B2 (ja) 高周波増幅器
WO2021141030A1 (ja) 高周波増幅器
WO2019202631A1 (ja) 高周波電力増幅器
JP6710606B2 (ja) 高周波増幅器モジュール
JP2007135015A (ja) 増幅器モジュール、無線送信装置
JP2006148268A (ja) 電力増幅モジュール
JP4380553B2 (ja) 高出力増幅回路
JP2007043451A (ja) 高周波電力増幅用電子部品
US11205997B2 (en) Power amplification apparatus and electromagnetic radiation apparatus
JP2013197655A (ja) 高周波電力増幅器
JP2024088241A (ja) 電力増幅器
US10978411B2 (en) RF power package having planar tuning lines
KR100367119B1 (ko) 혼성 증폭기 모듈의 구조 및 제조 방법
JP2001257546A (ja) 高周波電力増幅器
JPH05167218A (ja) 電力増幅器の実装構造
JP2005295193A (ja) 電力増幅器
JP2022010090A (ja) 半導体増幅素子及び半導体増幅装置
JP2004193685A (ja) 半導体チップおよび高周波増幅器
JPH06291501A (ja) 高周波回路装置
JPH11298264A (ja) 高周波電力増幅回路装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20912374

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021570030

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2020912374

Country of ref document: EP

Effective date: 20220810