JPH06245174A - 広帯域増幅器及びこれを用いた表示装置 - Google Patents

Abstract

(57)【要約】 【目的】 広帯域化もしくは低消費電力化を図ることが
でき、大振幅広帯域信号を出力し得る。 【構成】 増幅部３０の出力端子３５には、増幅器の高
周波特性の改善を行なう並列ピーキングコイル１４の一
方の端子が接続されている。並列ピーキングコイル１４
の他方の端子には出力抵抗１３の一方の端子が接続され
ている。出力抵抗１３の他方の端子３４は交流的に接地
されている。 【効果】 増幅器の基本周波数帯域ｆ_BHを狭める増幅部
の出力側の寄生容量を削減することができるので、広帯
域化もしくは低消費電力化を図ることができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は広帯域増幅器に関し、特
に大振幅出力を必要とする受像管駆動回路に好適な大振
幅広帯域増幅器に関する。

【０００２】

【従来の技術】近年受像管ディスプレイは高精細度化が
進み、受像管駆動回路の大振幅広帯域化が進んでいる。

【０００３】特開昭６０−５６９３号公報（国際特許分
類；Ｈ０４Ｎ９／７２）に記載の受像管駆動回路として
用いる増幅器の例を下記に説明する。

【０００４】図２は受像管駆動回路として用いる従来の
増幅器を示す回路図である。この受像管駆動回路として
用いる増幅器は、図２の如く、ビデオ信号が入力される
エミッタ接地トランジスタ１０とべース接地トランジス
タ１１がカスコード増幅器を形成し、トランジスタ１０
のエミッタ端子には、ビデオ信号の高周波領域で受像管
駆動回路の信号利得を大きくするエミッタピーキング回
路１２を含んでいる。また、トランジスタ１１のコレク
タ端子には出力抵抗１３が接続され、さらにビデオ信号
の高周波領域で受像管駆動回路の信号利得を大きくする
並列ピーキング回路用コイル１４が前記出力抵抗１３と
直列接続されている。出力信号Ｖ_outはトランジスタ１
１のコレクタ端子から取り出され受像管に接続される。

【０００５】

【発明が解決しようとする課題】以上の如き構成の増幅
器に於いては、カスコード構成であること及びエミッタ
ピーキング、並列ピーキングをかけていることにより広
帯域化が可能である。しかし、実際には図２の等価回路
図である図３に示すように、トランジスタ１１のコレク
タ側には各部の寄生容量、全寄生容量値Ｃ_Sが付加され
ている。つまり、負荷容量１５（容量値Ｃ_L）、トラン
ジスタ１１のコレクタ端子の寄生容量１６（容量値
Ｃ_C）、出力抵抗１３（抵抗値Ｒ_L）の寄生容量１７（容
量値Ｃ_R）、配線容量１８（容量値Ｃ_P）及びトランジス
タ１１の出力容量１９（容量値Ｃ_Ob）等である。

【０００６】この増幅器の基本周波数帯域ｆ_BH（ピーキ
ングを施さない場合の周波数帯域）は次の式で表され
る。

【０００７】

【数１】

【０００８】

【数２】

【０００９】上記式から分かるように基本周波数帯域ｆ
_BHはＣ_S，Ｒ_Lに反比例する。

【００１０】従来では、Ｃ_Sの値が大きく、増幅器の広
帯域化を妨げていた。また、Ｃ_Sの値が大きまま、強い
て増幅器の広帯域化を図ろうとすると、Ｒ_Lの値を減少
させなければならず、その結果、増幅器の消費電力が増
加してしまうという問題があった。

【００１１】従って、反対に考えれば、つまり、Ｃ_Sの
値を減少させれば、更なる増幅器の広帯域化が望め、も
しくはＲ_Lを増大させることができ、増幅器の低消費電
力化を図ることも可能となる。

【００１２】よって、本発明の目的は、広帯域化もしく
は低消費電力化を図ることができ、大振幅広帯域信号を
出力し得る広帯域増幅器を提供することにある。

【００１３】

【課題を解決するための手段】上記の目的を達成するた
め、本発明の広帯域増幅器の第１の構成においては、出
力抵抗の片側端子を交流的に接地する。また、第２の構
成においては、出力抵抗と出力トランジスタのコレクタ
端子の間に定抵抗回路を接続する。さらに、第３の構成
においては、広帯域増幅器の一部又は全部をハイブリッ
トＩＣ化することにより、出力トランジスタをベアチッ
プタイプにする。最後に、第４の構成においては、上記
のように広帯域増幅器をハイブリッドＩＣ化する場合
に、セラミック等より成る回路基板の裏面のグランドパ
ターンの一部を削除する。

【００１４】

【作用】上記の本発明の広帯域増幅器の第１の構成によ
り、上記出力抵抗の一方の端子側の寄生容量を接地する
ことによって、寄生容量Ｃ_Rの大幅な削減が可能とな
る。以上の作用により、上記の本発明の目的は達成され
る。

【００１５】上記の第２の構成により、上記出力抵抗に
よる寄生容量Ｃ_Rが定抵抗回路によって打ち消され、結
果として寄生容量Ｃ_Rが削減される。よって、上記の本
発明の目的は達成される。

【００１６】上記の第３の構成により、上記トランジス
タのコレクタ端子に接続されるリードフレームの寄生容
量Ｃ_Cの削減が可能となる。以上の作用により、上記の
本発明の目的は達成される。

【００１７】上記の第４の構成により、上記配線と裏面
グランドパターン間に寄生する上記配線容量Ｃ_Pの削減
が可能となる。以上の作用により、上記の本発明の目的
は達成される。

【００１８】

【実施例】以下に、本発明の実施例を詳述する。本発明
の第１の実施例としての広帯域増幅器を図１に示す。図
１において、増幅部３０の出力端子３５には、増幅器の
高周波特性の改善を行なう並列ピーキングコイル１４の
一方の端子が接続されている。また、並列ピーキングコ
イル１４の他方の端子には出力抵抗１３の一方の端子が
接続されている。さらに、出力抵抗１３の他方の端子３
４は交流的に接地されている。これは、出力抵抗１３の
他方の端子３４を抵抗でつってバイパスコンデンサでイ
ンピーダンスを下げることでも代用可能である。また、
素子の極性をすべて反転させ、出力抵抗１３の他方の端
子３４をグランドに接地してもよい。

【００１９】ここで、次に、図４及び図５を参照して図
１の動作原理を説明する。図１の出力抵抗１３には、例
えば図４で示すような高電力金属皮膜抵抗器が使用され
る。上記高電力金属皮膜抵抗器は、放熱板７を介した放
熱効果により、小形パワートランジスタと同等の小形形
状となっている。そのため、上記高電力金属皮膜抵抗器
の放熱板をディスプレイ内シャーシ等に密着させて用い
ることで、増幅器を小形にして容易にシールドすること
ができる。このことにより、ディスプレイからの不要輻
射抑制が可能となる。

【００２０】この高電力金属皮膜抵抗器は、銅・半田メ
ッキ等からなるリード・フレーム４、ニッケルクロム等
からなる抵抗体８、エポキシ樹脂等からなる抵抗体の保
護膜５、アルミナ等からなる基板６、銅・ニッケルメッ
キ板等からなる放熱板７、及び耐燃性エポキシ樹脂等か
らなる外装９より構成される。この放熱板７は通常グラ
ンドに接地され抵抗１３との間に大きな寄生容量を生じ
る。絶縁体を介した放熱板を用いてグランドに接地され
ない場合でも、その電極面積が大きい為、大きな容量が
寄生する。

【００２１】また、この高電力金属皮膜抵抗器の等価回
路を図５（ａ）に示す。図５（ａ）において、上記の２
本のリード・フレーム４は端子２２，２３に相当し、抵
抗器の抵抗体８の抵抗は抵抗２４に、上記抵抗体８の静
電容量（寄生容量）は容量２０，２１にそれぞれ相当す
る。従って、この抵抗器の総合の静電容量の値は容量２
０，２１の値の和、つまり２Ｃ_Rと見なせる。さらに、
この抵抗の一方の端子２３を交流的に接地した場合の等
価回路を図５（ｂ）に示す。図５（ｂ）において、上記
の２本のリード・フレーム４は端子２２，２３に相当
し、抵抗器の抵抗体８の抵抗は抵抗２４に相当する。こ
の時、上記抵抗の静電容量（寄生容量）は容量２０のみ
となる。従って、抵抗器の静電容量の値は容量２０のみ
の値、つまりＣ_Rとなる。よって、抵抗器の２端子の内
の１端子を交流的に接地することにより、本来の抵抗器
の寄生容量が削減されることになる。

【００２２】以上の原理により、増幅器の更なる広帯域
化及び、増幅器の低消費電力化を可能とする。

【００２３】なお、ここでは、一例として高電力金属皮
膜抵抗器の場合を説明したが、普通の金属皮膜抵抗器、
セメント抵抗器、抵抗ネットワーク、チップ抵抗及び厚
膜抵抗等でも上記と同様に片端子の交流接地により、寄
生容量を削減できることは言うまでもない。

【００２４】図６は図１に示す実施例のより具体的な構
成を示す回路図である。図６において、信号源１は本増
幅器の入力端子２に接続される。ここで、入力端子２
は、エミッタ接地トランジスタ１０とべース接地トラン
ジスタ１１によるカスコード増幅器の入力に接続されて
いる。トランジスタ１０のエミッタ端子には、増幅器の
高周波特性の改善を行なうエミッタピーキング回路１２
が接続されている。

【００２５】また、トランジスタ１１のコレクタ端子に
は、端子３５を介して、増幅器の高周波特性の改善を行
なう並列ピーキングコイル１４の一方の端子が接続さ
れ、他方の端子には出力抵抗１３の一方の端子が接続さ
れ、出力抵抗１３の他方の端子３４には電源が接続され
交流的に接地されている。さらに、前記トランジスタ１
１のコレクタ端子から端子３５を介して分岐され、本増
幅器の出力端子３に接続される。

【００２６】以上により、出力抵抗１３に寄生する容量
を削減でき、増幅器の更なる広帯域化及び、増幅器の低
消費電力化を可能とする。

【００２７】次に、本発明の第２の実施例としての広帯
域増幅器を図７に示す。本実施例は、図７に示すよう
に、図１に示す構成で出力抵抗１３と端子３４の間に出
力抵抗３６を挿入し、出力抵抗１３と出力抵抗３６を直
列接続したものである。

【００２８】このように２個の抵抗を直列接続した場合
の等価回路を図８（ａ）に示す。この時、これら抵抗の
総合の寄生容量の値は４Ｃ_Rとなる。さらに、片方の抵
抗の一方の端子２３を交流的に接地した場合の等価回路
を図８（ｂ）に示す。この時、これら抵抗の総合の寄生
容量の値は計算上３Ｃ_Rとなるが、周波数が高い信号帯
では、破線で囲まれたＲと２Ｃ_Rが打ち消し合い、結果
的には図８（ｃ）に示すようになる。この時のこれら抵
抗の総合の寄生容量の値はＣ_Rとなり、よって、寄生容
量の値は、最初の１／４となる。従って、複数個の抵抗
を直列に接続した場合は、寄生容量を抵抗の全体に対し
て最小１／４以下に削減できる。

【００２９】なお、その場合には、寄生容量の最も小さ
い抵抗を増幅部３０の側に接続する方が有利な場合が多
い。

【００３０】図９は図７に示す実施例のより具体的な構
成を示すブロック図である。図９において、信号源１は
本増幅器の入力端子２に接続される。ここで、入力端子
２は、エミッタ接地トランジスタ１０とべース接地トラ
ンジスタ１１によるカスコード増幅器の入力に接続され
ている。トランジスタ１０のエミッタ端子には、増幅器
の高周波特性の改善を行なうエミッタピーキング回路１
２が接続されている。また、トランジスタ１１のコレク
タ端子には、増幅器の高周波特性の改善を行なう直列ピ
ーキング回路４７の一方の端子が接続されている。

【００３１】また、直列ピーキング回路４７の他方の端
子にはトランジスタ８１のベース端子が接続されてい
る。さらに、直列ピーキング回路４７の他方の端子に
は、バイアス用に直列接続されたダイオード８２，８３
のカソード側が接続され、アノード側には端子３５を介
してトランジスタ８０のベース端子が接続されている。
トランジスタ８０とトランジスタ８１はＳＥＰＰ構成と
なっており、この増幅器の出力端子３に接続される負荷
容量の大小に係らず安定した特性が期待できるようにな
っている。

【００３２】続いて、直列接続されたダイオード８２，
８３のアノード側には、端子３５を介して増幅器の高周
波特性の改善を行なう並列ピーキングコイル１４の一方
の端子が接続され、並列ピーキングコイル１４の他方の
端子には直列接続された出力抵抗１３，３６の一方の端
子が接続され、直列接続された出力抵抗１３，３６の他
方の端子には電源Ｖ_CCが接続され交流的に接地されてい
る。

【００３３】また更には、トランジスタ１１のコレクタ
端子には増幅器の高周波特性の改善を行なうコンデンサ
８４の一方の端子が接続され、コンデンサ８４の他方の
端子は並列ピーキングコイル１４の端子と直列接続され
た出力抵抗１３，３６の端子に接続されている。また、
前記トランジスタ８０，８１のエミッタ端子からそれぞ
れバイアス用抵抗８７，８８が接続され、本増幅器の出
力端子３に接続される。

【００３４】以上により、出力抵抗８５，８６に寄生す
る容量を削減でき増幅器の更なる広帯域化及び、増幅器
の低消費電力化を可能とする。

【００３５】続いて、本発明の第３の実施例としての広
帯域増幅器を図１０に示す。図１０において、信号源１
は本増幅器の入力端子２に接続される。ここで、入力端
子２は、エミッタ接地トランジスタ１０の入力に接続さ
れている。トランジスタ１０のコレクタ端子には、定抵
抗回路４０の一方の端子が接続され、他方の端子には出
力抵抗１３の一方の端子が接続されている。定抵抗回路
４０は抵抗器４１とコイル４２とで構成され、抵抗器４
１の抵抗値は出力抵抗１３の抵抗値と等しくなってい
る。また、出力抵抗１３の他方の端子３４には電源Ｖ_CC
が接続されている。 ここで、出力抵抗１３には寄生容
量１７が寄生している。本実施例では、定抵抗回路４０
を挿入することで、この出力抵抗１３に寄生する容量１
７を打ち消すことが可能となる。すなわち、今、出力抵
抗１３の抵抗値をＲ、出力抵抗１３に寄生する容量１７
の容量をＣ_P、定抵抗回路４０を構成する抵抗器４１の
抵抗値をＲ、コイル４２のインダクタンス値をＬとした
場合に、抵抗器４１の抵抗値Ｒとコイル４２のインダク
タンス値Ｌとの関係として、下記の数３が成立するよ
う、コイル４２のインダクタンス値Ｌを選ぶことによ
り、上記出力抵抗１３に寄生する容量１７を打ち消すこ
とが可能となる。

【００３６】

【数３】

【００３７】この回路は、特に大型・大面積になりがち
な大電力抵抗１個（少数）を用いた場合に増大する寄生
容量Ｃ_Rを打ち消す場合に有効である。なお、定抵抗回
路４０の構成は、図１０に示す構成に限定されない。

【００３８】以上により、増幅器の更なる広帯域化及
び、増幅器の低消費電力化を可能とすることができる。

【００３９】次に、本発明の第４の実施例としての広帯
域増幅器を図１１に示す。本実施例は、図１０に示す広
帯域増幅器をさらに大出力広帯域化したものである。図
１１において、信号源１は本増幅器の入力端子２に接続
される。ここで、入力端子２は、エミッタ接地トランジ
スタ１０とべース接地トランジスタ１１によるカスコー
ド増幅器の入力に接続されている。トランジスタ１０の
エミッタ端子には、増幅器の高周波特性の改善を行なう
エミッタピーキング回路１２が接続されている。

【００４０】また、トランジスタ１１のコレクタ端子に
は、増幅器の高周波特性の改善を行なう並列ピーキング
コイル４３の一方の端子が接続され、並列ピーキングコ
イル４３の他方の端子には抵抗４１とコイル４２とから
なる定抵抗回路４０に一方の端子が接続され、定抵抗回
路４０の他方の端子には直列接続された出力抵抗１３，
３６の一方の端子に接続されている。出力抵抗１３，３
６の他方の端子３４には電源が接続されている。

【００４１】さらに、前記トランジスタ１１のコレクタ
端子から分岐され、増幅器の高周波特性の改善を行なう
直列ピーキング回路４４を介して本増幅器の出力端子３
が接続されている。

【００４２】出力抵抗１３，３６には容量１７が寄生す
るが、出力抵抗１３，３６は直列接続されているので、
前述したように、寄生容量を両抵抗の全体に対して１／
４以下に削減できる。また、コイル４２のインダクタン
ス値が上記の数３を満足するように選ぶことにより、出
力抵抗１３，３６に寄生する容量１７を打ち消すことが
可能となる。

【００４３】以上により、出力抵抗１３，３６に寄生す
る容量を削減でき、増幅器の更なる大出力広帯域化及
び、増幅器の低消費電力化を可能とすることができる。

【００４４】ここで、並列ピーキングコイル４３のイン
ダクタンス値が大きい場合、又は増幅器のコレクタ電流
が大きい場合に、並列ピーキングコイル４３の寄生容量
が無視できなくなることがある。このような場合には、
定抵抗回路４０と並列ピーキングコイル４３を入れ替え
るようにすればよい。その場合、並列ピーキングコイル
４３の一方の端子の寄生容量と出力抵抗１３，３６の寄
生容量１７の双方を打ち消すことが可能である。

【００４５】次に、本発明の第５の実施例としての広帯
域増幅器を図１２に示す。本実施例は、図１１に示した
実施例と同様の動作原理となる実施例であり、図１１で
示した実施例の並列ピーキングコイル４３と定抵抗回路
４０とを一体化にして、コイル、抵抗器、コイルにより
定抵抗ピーキング回路４８としたものである。

【００４６】定抵抗ピーキング回路４８の一方の端子は
出力抵抗１３に接続され、他方の端子はトランジスタ１
１のコレクタ端子に接続されている。また、直列ピーキ
ング回路４７の一方の端子はトランジスタ１１のコレク
タ端子に接続され、直列ピーキング回路４７の他方の端
子は定抵抗ピーキング回路４８と出力端子３の双方に接
続されている。

【００４７】これらにより、出力抵抗１３に寄生する容
量１７を削減できる。また、定抵抗ピーキング回路４８
に流れる電流は、高周波でコイルに流れる電流と抵抗
器、コイルに流れる電流に分流するので、抵抗器を小形
化、コイルを細線化でき、抵抗器、コイルの寄生容量を
も削減できる。

【００４８】以上により、増幅器の更なる大出力広帯域
化及び、増幅器の低消費電力化を可能とすることができ
る。

【００４９】次に、本発明の第６の実施例としての広帯
域増幅器を図１３に示す。本実施例では、広帯域増幅器
をハイブリッドＩＣ化し、その際、図１３に示すよう
に、出力トランジスタをベアチップ化してセラミック基
板上に実装するものである。

【００５０】まず、受像管駆動回路等に使用される従来
の広帯域増幅器の出力トランジスタの構成を図１４に示
す。従来、広帯域増幅器の出力トランジスタは、図１４
に示すように放熱板を取り付けて使用される。図１４に
おいて、放熱板６０、ボロンナイトライド等の絶縁物６
１、出力トランジスタ６２、ビス６３である。放熱板６
０は通常、接地される場合が多い。また、出力トランジ
スタ６２の型番号の印刷面の反対側にコレクタ端子と導
通するリードフレームが露出しているパッケージもあ
る。その為、出力トランジスタ６２の寄生容量削減のた
めボロンナイトライド等の絶縁物６１をはさみ、ビス６
３にプラスチック等の絶縁物で作られた物を使用する場
合も多い。

【００５１】しかし、このようにボロンナイトライド等
の絶縁物６１をはさみ、ビス６３にプラスチック等の絶
縁物で作られた物を使用しても、出力トランジスタ６２
のリードフレームや放熱板６０の寄生容量の削減には限
界がある。出力トランジスタ６２のリードフレームは内
部チップの底面に半田付けされ、コレクタ端子となるこ
とが多い。

【００５２】ところが、図１３に示すように出力トラン
ジスタをベアチップ化することで上記リードフレーム面
積を最小限に抑えることができる。

【００５３】では、図１３の構成を説明する。出力トラ
ンジスタ１１に対し、ベース配線パターン５１、ボンデ
ィングワイヤ５２、エミッタ配線パターン５３、コレク
タ配線パターン５４、セラミック基板７０からなり、出
力トランジスタ１１の出力ラインにはリード線用パッド
５５を接続し、リード線用パッド５５からできる限り最
短のリード線５６を挟んで並列ピーキングコイル１４の
一方の端子を接続し、並列ピーキングコイル１４の他方
の端子には出力抵抗１３の一方の端子を接続する。さら
に、出力抵抗１３の他方の端子は交流的に接地されてい
る。このとき、リード線５６から分岐して出力端子３５
が接続される。

【００５４】このようにして、出力トランジスタをベア
チップ化することで上記リードフレーム面積を最小限に
抑えることができる。よって、図１４に示した従来の広
帯域増幅器の出力トランジスタの構成より、大幅な寄生
容量の削減が可能となり、増幅器の更なる大出力広帯域
化及び、増幅器の低消費電力化を可能とすることができ
る。

【００５５】なお、ベアチップ化はトランジスタに限ら
ずＦＥＴ等の能動素子、コンデンサ、抵抗器、コイル等
の受動素子、ダイオード等の非線形素子も可能である。
さらに、チップ化等不可能な素子や、寄生容量の寄生し
がちな信号配線等は、チップ化しないで通常のパッケー
ジング状態として、上記チップ化可能な素子に接続する
ようにする。すなわち、実装の状態で信号ラインをチッ
プ等小形品と通常パッケージング品の混成構成とする。

【００５６】続いて、本発明の第７の実施例としての広
帯域増幅器を図１５に示す。図１５は、広帯域増幅器を
ハイブリッドＩＣ化した場合のセラミック基板の裏面を
示している。図１５において、７０はセラミック基板、
７１はグランドパターン、７２はリード線用パッドであ
る。リード線用パッド７２には、裏面のグランドパター
ン７１に接続されるものが含まれる場合が多い。

【００５７】本実施例について説明する前に、図１６を
用いて、増幅器をハイブリッドＩＣ化した場合の、従来
におけるセラミック基板の裏面について説明する。

【００５８】従来では、例えば、増幅器をハイブリッド
ＩＣ化して、その裏面に放熱板を設ける場合、裏面は図
１６に示すように基板一面グランドパターンにしてい
た。つまり、セラミック基板７０の裏面に一面のグラン
ドパターン７３を設けて、ろう付け強度を向上させ、リ
ード線用パッド７２を設けていた。

【００５９】しかし、このように基板一面グランドパタ
ーンにすると、例えば増幅器の出力ラインへの寄生容量
が増加し、増幅器の周波数特性の劣化を招いてしまうと
いう問題がある。

【００６０】そこで、本実施例では、図１５に示すよう
に放熱板のろう付け強度を確保できる範囲で、出力ライ
ンのグランドパターンを剥ぐ事により寄生容量を削減す
るようにした。この結果、増幅器の周波数特性の劣化を
防ぐことが可能となる。

【００６１】なお、グランドパターンを剥いだ部分に半
田が拡散するのを防止するために、その部分に絶縁物を
塗布してもよい。さらに、セラミック基板７０の裏面は
通常グランドパターンだが、一部分でも、Ｖ_CC等電源パ
ターンや、開放パターンにすることも可能である。

【００６２】次に、本発明の第８の実施例としての広帯
域増幅器を図１７に示す。本実施例では、出力ラインの
グランドパターンを剥ぐ事により寄生容量を削減すると
共に、高周波回路と低周波回路のグランドパターンを分
離することにより、安定した回路動作を可能とする。

【００６３】本実施例では、図１７に示すように、セラ
ミック基板７０、グランドパターン７１、端子用パッド
７２の他に、直流又は低周波回路用グランドスルーホー
ル７４、高周波又は大信号回路用グランドスルーホール
７５を設けている。このように、高周波回路と低周波回
路のグランドパターンを溝７６を介して分離することに
より、信号電流経路を分離でき、安定した回路動作が可
能になる。また、放熱板を付けた場合もインピーダンス
の低いグランドパターン内に信号電流が留まり、回路の
安定性が確保される。さらに、高周波回路と低周波回路
のグランドパターンの完全分離も可能である。

【００６４】最後に、本発明の第９の実施例としての表
示装置を図１８に示す。本実施例では、前述した広帯域
増幅器に係る実施例のうち、少なくとも、何れか一つを
表示装置内で用いている。すなわち、図１８において、
広帯域増幅器１０２Ｒ，１０２Ｇ，１０２Ｂとして、前
述した実施例のうち、少なくとも一つを用いている。

【００６５】図１８において、ビデオ信号のＲ，Ｇ，Ｂ
信号はそれぞれ入力端子１００Ｒ，１００Ｇ，１００Ｂ
を介してプリアンプ１０１に入力され、プリアンプ１０
１で処理を施された後、Ｒ，Ｇ，Ｂ信号それぞれがプリ
アンプ１０１から前述の実施例を用いた広帯域増幅器１
０２Ｒ，１０２Ｇ，１０２Ｂにそれぞれ入力される。広
帯域増幅器１０２Ｒ，１０２Ｇ，１０２Ｂで増幅された
各信号は、広帯域増幅器１０２Ｒ，１０２Ｇ，１０２Ｂ
から表示器１０３に入力される。

【００６６】また、同期信号が同期信号入力端子１０５
を介して偏向回路１０４に入力され、偏向回路１０４の
出力は偏向コイルに入力される。

【００６７】このように、広帯域増幅器１０２Ｒ，１０
２Ｇ，１０２Ｂとして、前述した実施例のうち、少なく
とも一つを用いることにより、表示装置の低消費電力
化、小型化、高解像度化を可能とする。さらに、本発明
を用いて増幅器を小型化することにより、増幅器のシー
ルドが容易となり、表示装置からの不要輻射を抑制でき
ることも本発明の重要な効果である。

【００６８】

【発明の効果】以上説明した如く、本発明によれば、増
幅器の基本周波数帯域ｆ_BHを狭める、増幅部の出力側の
寄生容量を削減することができるので、広帯域化もしく
は低消費電力化を図ることができ、大振幅広帯域信号を
出力し得る広帯域増幅器を実現できる。

【図面の簡単な説明】

【図１】本発明の第１の実施例としての広帯域増幅器を
示す回路図である。

【図２】受像管駆動回路として用いる従来の増幅器を示
す回路図である。

【図３】図２の従来例の等価回路を示す回路図である。

【図４】図１の出力抵抗として用いる高電力金属皮膜抵
抗器の構成を示す斜視図である。

【図５】図１の出力抵抗の等価回路を示す回路図であ
る。

【図６】図１に示す実施例のより具体的な構成を示す回
路図である。

【図７】本発明の第２の実施例としての広帯域増幅器を
示す回路図である。

【図８】図７の直列接続された出力抵抗の等価回路を示
す回路図である。

【図９】図７に示す実施例のより具体的な構成を示すブ
ロック図である。

【図１０】本発明の第３の実施例としての広帯域増幅器
を示す回路図である。

【図１１】本発明の第４の実施例としての広帯域増幅器
を示す回路図である。

【図１２】本発明の第５の実施例としての広帯域増幅器
を示す回路図である。

【図１３】本発明の第６の実施例としての広帯域増幅器
における出力トランジスタを実装した状態を示す斜視図
である。

【図１４】受像管駆動回路等に使用される従来の広帯域
増幅器の出力トランジスタの構成を示す断面図である。

【図１５】本発明の第７の実施例としてのハイブリッド
ＩＣ化した広帯域増幅器におけるセラミック基板の裏面
を示す斜視図である。

【図１６】従来のハイブリッドＩＣ化した広帯域増幅器
におけるセラミック基板の裏面を示す斜視図である。

【図１７】本発明の第８の実施例としてのハイブリッド
ＩＣ化した広帯域増幅器におけるセラミック基板の裏面
を示す斜視図である。

【図１８】本発明の第９の実施例としての表示装置を示
すブロック図である。

【符号の説明】

１…信号源，２…入力端子，３，３５…出力端子，１２
…エミッタピーキング回路，４０…定抵抗回路，１５，
１６，１７，１８，１９，３３…寄生容量。

Claims (7)

【特許請求の範囲】
1. 【請求項１】 増幅手段の出力端子に、分布容量の寄生
   する平面抵抗体を有する抵抗器の一方の端子を接続し、
   前記抵抗器の他方の端子を交流的接地点に接続して成る
   ことを特徴とする広帯域増幅器。
2. 【請求項２】 増幅手段の出力端子に、分布容量の寄生
   する平面抵抗体を有する抵抗器を２個以上直列に接続
   し、それら抵抗器のうち、前記増幅手段から最も遠くに
   接続された抵抗器における、他の抵抗器に接続されてい
   ない側の端子を交流的接地点に接続して成り、前記増幅
   手段の最も近くに接続された抵抗器は、直列に接続され
   た前記抵抗器の中で、前記分布容量が最も小さい抵抗器
   であることを特徴とする広帯域増幅器。
3. 【請求項３】 増幅手段の出力端子に、インダクタンス
   成分と抵抗成分を有する定抵抗回路の一方の端子を接続
   し、前記定抵抗回路の他方の端子に抵抗器の一方の端子
   を接続し、前記抵抗器の他方の端子を交流的接地点に接
   続して成ることを特徴とする広帯域増幅器。
4. 【請求項４】 請求項１、２または３に記載の広帯域増
   幅器において、信号線路に含まれる素子のうち、トラン
   ジスタ等のベアチップ化が可能なベアチップ可能素子を
   ベアチップ形状で実装し、前記ベアチップ化可能素子以
   外の素子をパッケージング状態で前記ベアチップ可能素
   子に接続して成ることを特徴とする広帯域増幅器。
5. 【請求項５】 ハイブリッドＩＣにて構成される広帯域
   増幅器において、前記ハイブリッドＩＣのセラミック基
   板の部品面の裏面のうち、前記部品面の信号ラインに対
   向する箇所のパターンが剥がして成ることを特徴とする
   広帯域増幅器。
6. 【請求項６】 ハイブリッドＩＣにて構成される広帯域
   増幅器において、前記ハイブリッドＩＣのセラミック基
   板の部品面の裏面のうち、高周波回路又は大信号回路用
   のグランドパターン（以下、第１のグランドパターンと
   いう）と、低周波回路又は直流回路用のグランドパター
   ン（以下、第２のグランドパターンという）と、の間の
   少なくとも一部分のパターンを剥がし、前記第１及び第
   ２のグランドパターンを分離して成ることを特徴とする
   広帯域増幅器。
7. 【請求項７】 請求項１乃至６のうちの任意の一つに記
   載の広帯域増幅器を用いたことを特徴とする表示装置。