JP3135195B2 - マイクロ波集積回路 - Google Patents

マイクロ波集積回路

Info

Publication number
JP3135195B2
JP3135195B2 JP06262305A JP26230594A JP3135195B2 JP 3135195 B2 JP3135195 B2 JP 3135195B2 JP 06262305 A JP06262305 A JP 06262305A JP 26230594 A JP26230594 A JP 26230594A JP 3135195 B2 JP3135195 B2 JP 3135195B2
Authority
JP
Japan
Prior art keywords
circuit
wiring board
integrated circuit
microwave integrated
subcarrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP06262305A
Other languages
English (en)
Other versions
JPH08125464A (ja
Inventor
幸治 西田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP06262305A priority Critical patent/JP3135195B2/ja
Publication of JPH08125464A publication Critical patent/JPH08125464A/ja
Application granted granted Critical
Publication of JP3135195B2 publication Critical patent/JP3135195B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Microwave Amplifiers (AREA)
  • Amplifiers (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明はマイクロ波集積回路に
係り，特に，トランジスタ等の半導体素子を備えたマイ
クロ波集積回路において，熱伝導性に優れたマイクロ波
集積回路に関する。
【０００２】
【従来の技術】図１５は，特開平５−９５２３６に開示
された従来の電力用モジュールの構造図であり，図１５
（ａ）は，平面図，図１５（ｂ）は，Ｊ−Ｊ'における
横断面図である。また，図１６は，この従来例の回路接
続図である。
【０００３】図１５（ａ）において，１５０２は入力パ
ターン，１５０４は出力パターン，１５０６は入力端
子，１５０７は出力端子，１５２６は表面実装型前段ト
ランジスタ，１５２７はプリント基板１５２８の表裏の
パターンを導通させるスルホール，１５２８はプリント
基板，１５３１および１５３２はバイアスパターン，１
５３３はアースパターンである。
【０００４】また図１５（ｂ）において，１５０８は放
熱板，１５２９はプリント基板１５２８の裏面グラン
ド，１５３０は裏面グランド１５２９と放熱板１５０８
とを取り付ける半田である。
【０００５】次に，この従来例の動作について説明す
る。入力端子１５０６より入力した信号は，入力パター
ン１５０２を通り，表面実装型前段トランジスタ１５２
６により該信号が増幅され，出力パターン１５０４を通
じて出力端子１５０７から出力される。これらのパター
ンは，プリント基板１５２８上に構成されており，表面
実装型前段トランジスタ１５２６はプリント基板１５２
８の上に実装されている。バイアスパターン１５３１お
よび１５３２により，表面実装型前段トランジスタ１５
２６に電源電圧を供給する。
【０００６】また，アースパターン１５３３はバイアス
電源や高周波のグランドになり，スルホール１５２７に
より表裏パターンであるアースパターン１５３３と裏面
グランド１５２９とを電気的に導通させている。プリン
ト基板１５２８の裏面グランド１５２９には，放熱板１
５０８が半田１５３０により接続され取り付けられてい
る。
【０００７】表面実装型前段トランジスタ１５２６は，
プリント基板１５２８上に構成された入力パターン１５
０２上，出力パターン１５０４上，バイアスパターン１
５３１および１５３２上，ならびにアースパターン１５
３３上に取り付けられており，熱は，各パターンを通
じ，さらにプリント基板１５２８を通じて，裏面グラン
ド１５２９へ伝わり，半田１５３０を通じて放熱板１５
０８へ逃げていくことになる。
【０００８】表面実装型前段トランジスタ１５２６の熱
の発生量が低い場合にはそれほど問題ないが，ハイパワ
ートランジスタの場合のように放熱量が多いと，熱の逃
げ道が，上述のように各部分を通じて逃げていくので，
悪くなり，トランジスタの熱の上昇を招き，結果とし
て，トランジスタの能力が低下し，効率が悪くなり，出
力が出にくくなる。
【０００９】
【発明が解決しようとする課題】以上のように，従来の
電力用モジュールでは，トランジスタの熱の発生量が低
い場合には，問題ないが，ハイパワートランジスタの場
合のように，放熱量が多いと，熱の逃げ道が，上述のよ
うに各部分を通じて逃げていくので，悪くなり，トラン
ジスタの熱の上昇を招き，トランジスタの能力が低下
し，効率が悪くなり，出力が出にくくなるという問題点
があった。
【００１０】この発明は，このような従来の問題点を解
消するためになされたもので，トランジスタ等の半導体
素子を含む電力用モジュールを備えたマイクロ波集積回
路において，熱伝導性に優れ，高周波特性の優れた高出
力増幅器等のマイクロ波集積回路を得ることを目的とし
ている。
【００１１】
【課題を解決するための手段】上記課題を解決するため
に，この発明に係るマイクロ波集積回路は，発熱源であ
る半導体素子と回路素子の発生熱を放熱する放熱板とを
備えたマイクロ波集積回路において，前記半導体素子の
出力を入力側に帰還する帰還回路素子を搭載した第２の
配線基板と前記半導体素子とを搭載した金属性のサブキ
ャリアと，前記半導体素子の入力側と出力側の回路素子
を搭載し，一部がくり貫かれたくり貫き部を有する第１
の配線基板とを具備し，前記くり貫き部に前記サブキャ
リアを配置して前記放熱板に前記サブキャリアと前記第
１の配線基板とを固着したものである。
【００１２】また，次の発明に係るマイクロ波集積回路
は，前記第１の配線基板のくり貫き部を，多角形とした
ものである。
【００１３】また，次の発明に係るマイクロ波集積回路
は，前記第１の配線基板のくり貫き部は，角を円形状に
した多角形としたものである。
【００１４】また，次の発明に係るマイクロ波集積回路
は，前記第１の配線基板のくり貫き部の多角形の少なく
とも一辺を，該第１の配線基板の一端面で構成したもの
である。
【００１５】また，次の発明に係るマイクロ波集積回路
は，発熱源である半導体素子と回路素子の発生熱を放熱
する放熱板とを備えたマイクロ波集積回路において，前
記半導体素子の出力を入力側に帰還する帰還回路素子を
搭載した第２の配線基板と前記半導体素子とを搭載した
金属性のサブキャリアと，前記半導体素子の入力側と出
力側の回路素子を搭載した第１の配線基板とを具備し，
前記サブキャリアを前記第１の配線基板の端面に近接配
置して前記放熱板に前記サブキャリアと前記第１の配線
基板とを固着したものである。
【００１６】また，次の発明に係るマイクロ波集積回路
は，発熱源である半導体素子と回路素子の発生熱を放熱
する放熱板とを備えたマイクロ波集積回路において，前
記半導体素子の出力を入力側に帰還する帰還回路素子を
搭載した第２の配線基板と前記半導体素子とを搭載した
金属性のサブキャリアと，前記半導体素子の入力側と出
力側の回路素子の少なくとも何れかを搭載して２分割し
た第１の配線基板とを具備し，前記サブキャリアを前記
２分割した第１の配線基板の間に配置して前記放熱板に
前記サブキャリアと前記２分割した第１の配線基板とを
固着したものである。
【００１７】また，次の発明に係るマイクロ波集積回路
は，前記第２の配線基板を前記第１の配線基板より熱伝
導性に優れた誘電体を用いて形成したものである。
【００１８】さらに，次の発明に係るマイクロ波集積回
路は，前記第２の配線基板に，帰還回路と，該帰還回路
の入力側に設けられた入力整合回路と，該帰還回路の出
力側に設けられた出力整合回路とを設けたものである。
【００１９】
【作用】この発明に係るマイクロ波集積回路では，半導
体素子の出力を入力側に帰還する帰還回路素子を搭載し
た第２の配線基板と発熱源である半導体素子とを搭載し
た金属性のサブキャリアと，前記半導体素子の入力側と
出力側の回路素子を搭載し，一部がくり貫かれたくり貫
き部を有する第１の配線基板とを具備し，前記くり貫き
部に前記サブキャリアを配置して，回路素子の発生熱を
放熱する放熱板に前記サブキャリアと前記第１の配線基
板とを固着している。このように，半導体素子と帰還回
路素子を載置したサブキャリアを電力用モジュール等の
放熱板上に直接取り付けたので，伝熱効率が良くなる。
【００２０】また，次の発明に係るマイクロ波集積回路
では，前記第１の配線基板のくり貫き部を多角形とし，
該くり貫き部に半導体素子およびまたは帰還回路素子を
載置したサブキャリアを配置して電力用モジュール等の
放熱板上に直接取り付けたので，伝熱効率が良くなる。
【００２１】また，次の発明に係るマイクロ波集積回路
では，前記第１の配線基板のくり貫き部を，角を円形状
にした多角形とし，該くり貫き部に半導体素子およびま
たは帰還回路素子を載置したサブキャリアを配置して電
力用モジュール等の放熱板上に直接取り付けたので，伝
熱効率が良くなり，くり貫き部の角に対する温度ストレ
スの集中が抑制される。
【００２２】また，次の発明に係るマイクロ波集積回路
では，前記第１の配線基板のくり貫き部の多角形の少な
くとも一辺を該第１の配線基板の一端面で構成し，該く
り貫き部に半導体素子およびまたは帰還回路素子を載置
したサブキャリアを配置して電力用モジュール等の放熱
板上に直接取り付けたので，伝熱効率が良くなり，くり
貫き部の角に対する温度ストレスの集中が抑制される。
【００２３】また，次の発明に係るマイクロ波集積回路
では，発熱源である半導体素子の出力を入力側に帰還す
る帰還回路素子を搭載した第２の配線基板と前記半導体
素子とを搭載した金属性のサブキャリアと，前記半導体
素子の入力側と出力側の回路素子を搭載した第１の配線
基板とを具備し，前記サブキャリアを前記第１の配線基
板の端面に近接配置して回路素子の発生熱を放熱する放
熱板にサブキャリアと前記第１の配線基板とを固着して
いる。このように，サブキャリアを第１の配線基板の端
面に近接配置して構成したので，第１の配線基板の形状
が単純化され，また，半導体素子と帰還回路素子を載置
したサブキャリアを電力用モジュール等の放熱板上に直
接取り付けたので，伝熱効率が良くなる。
【００２４】また，次の発明に係るマイクロ波集積回路
では，発熱源である半導体素子の出力を入力側に帰還す
る帰還回路素子を搭載した第２の配線基板と前記半導体
素子とを搭載した金属性のサブキャリアと，前記半導体
素子の入力側と出力側の回路素子の少なくとも何れかを
搭載して２分割した第１の配線基板とを具備し，前記サ
ブキャリアを前記２分割した第１の配線基板の間に配置
して回路素子の発生熱を放熱する放熱板にサブキャリア
と前記２分割した第１の配線基板とを固着している。こ
のように，サブキャリアを２分割した第１の配線基板の
間に配置して構成したので，第１の配線基板の形状が単
純化され，また，半導体素子と帰還回路素子を載置した
サブキャリアを電力用モジュール等の放熱板上に直接取
り付けたので，伝熱効率が良くなる。
【００２５】また，次の発明に係るマイクロ波集積回路
では，前記第２の配線基板を前記第１の配線基板より熱
伝導性に優れた誘電体を用いて形成している。このよう
に，第２の配線基板の熱伝導性をサブキャリアより劣る
が第１の配線基板より優れた誘電体とすることにより，
より伝熱効率を良くすることができる。
【００２６】さらに，次の発明に係るマイクロ波集積回
路では，前記第２の配線基板に，帰還回路と，該帰還回
路の入力側に設けられた入力整合回路と，該帰還回路の
出力側に設けられた出力整合回路とを設けて構成してい
る。このように，半導体素子の入出力パターンに整合回
路をも含めたので，回路が小型化され，回路の整合がと
れる。
【００２７】
【実施例】〔実施例１〕 以下，この発明のマイクロ波集積回路について，図面を
参照して詳細に説明する。図１はこの発明の実施例１に
係るマイクロ波集積回路の構造図であり，図１（ａ）は
平面図，図１（ｂ）はＡ−Ａ'における横断面図であ
る。また，図２はこの実施例の回路接続図である。
【００２８】本実施例のマイクロ波集積回路は，電力用
モジュールであって，トランジスタ等の半導体素子をチ
ップにして，該半導体素子と負帰還回路を構成する第２
の配線基板の部分をサブキャリア上にマウントし，それ
らを電力用モジュールの他の回路を構成する第１の配線
基板の四角形状のくり貫き部に挿入し，サブキャリアと
第１の配線基板を電力用モジュールの放熱板上に共に組
み込んだものである。
【００２９】図１（ａ）において，１０１はセラミック
ス基板（第１の配線基板），１０２は入力パターン，１
０３は入力側の整合回路用スタブ，１０４は出力パター
ン，１０５は出力側の整合回路用スタブ，１０６は入力
端子，１０７は出力端子，１０９は金属性のサブキャリ
ア，１１０は各素子を接続するワイヤ，１１１は入力基
板（第２の配線基板），１１２は出力基板（第２の配線
基板），１１３はトランジスタ（ＦＥＴ；半導体素
子），１１４は帰還回路用の帰還抵抗，１１５はバイア
ス電圧を分離し高周波を通じさせるためのチップコンデ
ンサ，１１６，１１７はパターン，１３１，１３２はバ
イアスパターンである。また図１（ｂ）において，１０
８は放熱板，１３０は半田である。
【００３０】次に，本実施例のマイクロ波集積回路の動
作について説明する。入力端子１０６より入力した信号
は，入力パターン１０２を通り，入力側の整合回路用ス
タブ１０３により整合が一部取られ，ワイヤ１１０によ
りパターン１１７に通じる。
【００３１】また，ワイヤ１１０によりトランジスタ１
１３にも印加され，信号は増幅されて，ワイヤ１１０を
介してパターン１１６に通じる。さらにワイヤ１１０に
より出力パターン１０４に伝わり，出力側の整合回路用
スタブ１０５で一部整合が取られ，出力端子１０７から
出力される。
【００３２】ここで，出力パターン１０４の中を伝導し
ている信号電流の一部が，パターン１１６を通じて，入
力側に戻る。この信号電流の大きさは帰還抵抗１１４で
コントロールされる。入力に戻るには，チップコンデン
サ１１５を通じてパターン１１７から入力パターン１０
２に戻り，その時，戻った該信号電流は入力信号電流の
位相とは１８０度位相が反転しており，入力信号電流を
一部減らすこととなる負帰還回路を構成している。
【００３３】これによりこの電力モジュールの回路が安
定に動作し，また負帰還により歪みもある程度低減させ
ている。但し，このトランジスタ１１３の出力側から供
給している（バイアスパターン１３２への）電源電圧
と，入力側から供給している（バイアスパターン１３１
への）電源電圧とは値が異なるため，これらをチップコ
ンデンサ１１５により分離している。しかし，出力から
の信号電流は，上述のように伝達されねばならないの
で，チップコンデンサ１１５はある程度の大きさの容量
が必要である。
【００３４】これらのパターンやトランジスタ１１３
は，セラミックス基板１０１の上に実装されている。ト
ランジスタ１１３のアースはサブキャリア１０９が相当
しており，そこに流れていく。バイアスパターン１３１
および１３２から供給されたＤＣ電源電圧のアースも，
ワイヤ１１０を通じてサブキャリア１０９に流れてい
く。サブキャリア１０９は，その下の放熱板１０８と半
田１３０により接続され，取り付けられている。
【００３５】トランジスタ１１３は，サブキャリア１０
９に半田１３０により取り付けられている。トランジス
タ１１３の熱は，その下の半田１３０を通じてサブキャ
リア１０９へ達し，さらに半田１３０を通じて放熱板１
０８へと逃げていく。
【００３６】熱伝導の経路のどの媒体も金属であるので
熱伝導率が良い。トランジスタ１１３が，例えばハイパ
ワートランジスタのように放熱量が多い場合であって
も，熱の逃げ道が全て金属性なので熱伝導率が良く，ト
ランジスタ１１３の熱の上昇を押さえることができ，効
率が良くなり，出力が出やすくなる。
【００３７】以上のように，本実施例のマイクロ波集積
回路では，トランジスタ１１３と回路基板１１１および
１１２を載せたサブキャリア１０９を，電力用モジュー
ルの放熱板１０８の上に直接取り付けたので，伝熱効率
が良くなり，さらに高周波でのアース電流の流れが良く
なり，高効率で，高性能のマイクロ波集積回路を実現で
きる。
【００３８】〔実施例２〕 図３は，この発明の実施例２に係るマイクロ波集積回路
の構造図であり，図３（ａ）は平面図，図３（ｂ）はＢ
−Ｂ'における横断面図である。
【００３９】本実施例のマイクロ波集積回路は，実施例
１における電力用モジュールの他の回路を構成する第１
の配線基板におけるくり貫き部を，第１の配線基板の一
端面から第１の配線基板の中側に向かって四角形状で，
中側の角の部分が円形状となるように形成し，該くり貫
き部にサブキャリアを挿入し，サブキャリアと第１の配
線基板とを電力用モジュールの放熱板上に共に組み込ん
だものである。
【００４０】図３（ａ）において，３０１はセラミック
ス基板（第１の配線基板），１０２は入力パターン，１
０３は入力側の整合回路用スタブ，１０４は出力パター
ン，１０５は出力側の整合回路用スタブ，１０６は入力
端子，１０７は出力端子，３０９は金属性のサブキャリ
ア，１１０は各素子を接続するワイヤ，３１１は入力基
板（第２の配線基板），３１２は出力基板（第２の配線
基板），１１３はトランジスタ（ＦＥＴ；半導体素
子），１１４は帰還回路用の帰還抵抗，１１５はバイア
ス電圧を分離し高周波を通じさせるためのチップコンデ
ンサ，３１６，３１７はパターン，３１８は金リボンで
ある。また図３（ｂ）において，１０８は放熱板，１３
０は半田である。
【００４１】本実施例のマイクロ波集積回路の回路接続
図は実施例１と同じく図２であり，その動作は実施例１
と同様である。実施例１においては，図１に示すよう
に，セラミックス基板１０１の真中を四角の形に切断し
てサブキャリア１０９を挿入したが，このような構造で
は，温度変化が厳しい場合には，放熱板１０８とセラミ
ックス基板１０１との膨張係数の差により，セラミック
ス基板１０１にストレスが発生し，基板の角の部分にク
ラックが入る可能性がある。これを改善するために本実
施例では，図３（ａ）に示すように，セラミックス基板
３０１の四角形状の角（図中Ｐ１）の部分を円形状にし
て，温度によるストレスを吸収して，クラックが入らな
いようにしている。
【００４２】このように本実施例のマイクロ波集積回路
では，セラミックス基板３０１の四角形状のくり貫き部
の角を円形状にしたので，温度ストレスによる基板の割
れを，防止することができ，さらに品質の良いマイクロ
波集積回路を実現できる。
【００４３】〔実施例３〕 図４はこの発明の実施例３に係るマイクロ波集積回路の
構造図であり，図４（ａ）は平面図，図４（ｂ）はＣ−
Ｃ'における横断面図である。また，図５はこの実施例
の回路接続図である。
【００４４】本実施例のマイクロ波集積回路は，半導体
素子とコンデンサや抵抗，あるいは補助基板等の各部品
をサブキャリアの上にマウントし，それらを電力用モジ
ュールの他の回路を構成する第１の配線基板の四角形状
のくり貫き部に挿入し，サブキャリアと第１の配線基板
を，電力用モジュールの放熱板上に共に組み込んだもの
である。なお，本実施例では，第１の配線基板の四角形
状のくり貫き部は，実施例２と同様の形状に形成されて
いる。
【００４５】図４（ａ）において，４０１はセラミック
ス基板（第１の配線基板），１０２は入力パターン，１
０３は入力側の整合回路用スタブ，１０４は出力パター
ン，１０５は出力側の整合回路用スタブ，１０６は入力
端子，１０７は出力端子，４０９は金属性のサブキャリ
ア，１１０は各素子を接続するワイヤ，４２０は補助基
板，１１３はトランジスタ（ＦＥＴ；半導体素子），４
１９はコンデンサ，４２１はチップ抵抗である。また図
４（ｂ）において，１０８は放熱板，１３０は半田であ
る。
【００４６】実施例１の回路は，図１に示す如く帰還増
幅器を構成する場合であって，サブキャリア１０９上
に，入力基板１１１，出力基板１１２，トランジスタ１
１３および帰還抵抗１１４をマウントしていた。それに
対して本実施例の回路は，図４および図５に示すよう
に，帰還増幅器ではなく単一電源動作の回路構成であ
り，サブキャリア４０９上に第２の配線基板無しで，素
子部品だけをマウントしている。
【００４７】つまり，本実施例のマイクロ波集積回路で
は，トランジスタ１１３や各素子をサブキャリア４０９
の上に載せて，電力用モジュールの放熱板１０８の上に
直接取り付けたので，伝熱効率が良くなり，さらに高周
波でのアース電流の流れが良くなり，高効率で，高性能
のマイクロ波集積回路を実現できる。
【００４８】〔実施例４〕 図６はこの発明の実施例４に係るマイクロ波集積回路の
構造図であり，図６（ａ）は平面図，図６（ｂ）はＤ−
Ｄ'における横断面図である。
【００４９】本実施例のマイクロ波集積回路は，半導体
素子の部分をサブキャリアの上にマウントし，該サブキ
ャリアを電力用モジュールの他の回路を構成する第１の
配線基板の楕円形状のくり貫き部に挿入し，サブキャリ
アと第１の配線基板を電力用モジュールの放熱板上に共
に組み込んだものである。
【００５０】図６（ａ）において，６０１はセラミック
ス基板（第１の配線基板），１０２は入力パターン，１
０３は入力側の整合回路用スタブ，１０４は出力パター
ン，１０５は出力側の整合回路用スタブ，１０６は入力
端子，１０７は出力端子，６０９は金属性のサブキャリ
ア，１１０は各素子を接続するワイヤ，１１３はトラン
ジスタ（ＦＥＴ；半導体素子），１１４は帰還抵抗，１
１５はチップコンデンサである。また図６（ｂ）におい
て，１０８は放熱板，１３０は半田である。
【００５１】本実施例のマイクロ波集積回路の回路接続
図は実施例１と同じく図２であり，その動作は実施例１
と同様である。実施例１では，図１に示すように，サブ
キャリア１０９上に，入力基板１１１，出力基板１１
２，トランジスタ１１３および帰還抵抗１１４をマウン
トしていたのに対して，本実施例は，図６に示すよう
に，サブキャリア６０９の上には，熱を発生するトラン
ジスタ１１３のみをマウントしている。
【００５２】このように本実施例のマイクロ波集積回路
では，トランジスタ１１３をサブキャリア６０９の上に
載せて，電力用モジュールの放熱板１０８の上に直接取
り付けたので，伝熱効率が良くなり，さらに高周波での
アース電流の流れが良くなり，高効率で，高性能のマイ
クロ波集積回路を実現できる。
【００５３】〔実施例５〕 図７はこの発明の実施例５に係るマイクロ波集積回路の
構造図であり，図７（ａ）は平面図，図７（ｂ）はＥ−
Ｅ'における横断面図である。
【００５４】本実施例のマイクロ波集積回路は，熱伝導
率の良い誘電体基板上に負帰還回路のパターンを設け
て，半導体素子をその誘電体基板の上にマウントし，該
誘電体基板を電力用モジュールの他の回路を構成する第
１の配線基板の四角形状のくり貫き部に挿入し，誘電体
基板と第１の配線基板を電力用モジュールの放熱板上に
共に組み込んだものである。
【００５５】図７（ａ）において，７０１はセラミック
ス基板（第１の配線基板），１０２は入力パターン，１
０３は入力側の整合回路用スタブ，１０４は出力パター
ン，１０５は出力側の整合回路用スタブ，１０６は入力
端子，１０７は出力端子，７２４は誘電体基板（第２の
配線基板），１１０は各素子を接続するワイヤ，１１３
はトランジスタ（ＦＥＴ；半導体素子），１１４は帰還
回路用の帰還抵抗，１１５はチップコンデンサ，７１
６，７１７はパターン，７２５はグランドパターン，７
２７はスルーホールである。また図７（ｂ）において，
１０８は放熱板，１３０は半田，７２９は誘電体基板７
２４の裏面グランドである。
【００５６】本実施例のマイクロ波集積回路の回路接続
図は実施例１と同じく図２であり，その動作は実施例１
と同様である。実施例１では帰還増幅回路を実現するた
めに，図１に示すように，サブキャリア１０９上に，入
力基板１１１，出力基板１１２，トランジスタ１１３お
よび帰還抵抗１１４をマウントしていたのに対して，本
実施例は，図７に示すように，サブキャリア１０９の代
わりに熱伝導率の良い誘電体基板７２４を使用し，該誘
電体基板７２４上にパターン７１６，７１６を構成し，
帰還抵抗１１４，チップコンデンサ１１５およびトラン
ジスタ１１３をマウントしている。
【００５７】また，図７（ｂ）の横断面図に示すよう
に，グランドパターン７２５はスルホール７２７を介し
て，誘電体基板７２４の裏面側の裏面グランド７２９に
電気的に接続されている。
【００５８】このように本実施例のマイクロ波集積回路
では，伝熱効率の良い誘電体基板７２４の上にパターン
を構成し，トランジスタ１１３を載置する構造としたの
で，シンプルな構造で，しかも伝熱効率が良く，高効率
のマイクロ波集積回路を実現できる。
【００５９】〔実施例６〕 図８はこの発明の実施例６に係るマイクロ波集積回路の
構造図であり，図８（ａ）は平面図，図８（ｂ）はＦ−
Ｆ'における横断面図である。また，図９はこの実施例
の回路接続図である。本実施例のマイクロ波集積回路
は，実施例１のマイクロ波集積回路において，負帰還回
路の入出力側の回路に高周波の整合回路をも一緒に構成
したものである。
【００６０】図８（ａ）において，８０１はセラミック
ス基板（第１の配線基板），１０２は入力パターン，１
０３は入力側整合回路用スタブ，１０４は出力パター
ン，１０５は出力側整合回路用スタブ，１０６は入力端
子，１０７は出力端子，８０９は金属性のサブキャリ
ア，１１０は各素子を接続するワイヤ，８１１は入力基
板（第２の配線基板），８１２は出力基板（第２の配線
基板），１１３はトランジスタ（ＦＥＴ；半導体素
子），１１４は帰還抵抗，１１５はチップコンデンサ，
８１６，８１７はパターン，８２２は入力整合回路，８
２３は出力整合回路である。また図８（ｂ）において，
１０８は放熱板，１３０は半田である。
【００６１】実施例１では帰還増幅回路を実現するため
に，図１に示すように，サブキャリア１０９上に，パタ
ーンが構成されている入力基板１１１および出力基板１
１２，トランジスタ１１３，ならびに帰還抵抗１１４を
マウントしていたのに対して，本実施例は，図８に示す
ように，パターン８１６，８１７だけでなく，入力整合
回路８２２と出力整合回路８２３をそれぞれ入力基板１
１１および出力基板１１２上に構成して，該入力基板１
１１および出力基板１１２をサブキャリア１０９上にマ
ウントしている。
【００６２】このように本実施例のマイクロ波集積回路
では，トランジスタ１１３の入出力のパターン８１６，
８１７に加えて整合回路８２２，８２３をも第２の配線
基板１１１および１１２上に構成したので，小型で，整
合がとれた優れた特性のマイクロ波集積回路を実現でき
る。
【００６３】〔実施例７〕 図１０はこの発明の実施例７に係るマイクロ波集積回路
の構造図であり，図１０（ａ）は平面図，図１０（ｂ）
はＧ−Ｇ'における横断面図である。
【００６４】本実施例のマイクロ波集積回路は，熱伝導
率の良い誘電体基板上に，負帰還回路とその入出力側に
高周波の整合回路をパターンで同時に構成し，半導体素
子をその誘電体基板の上にマウントし，該誘電体基板を
電力用モジュールの他の回路を構成する第１の配線基板
の四角形状のくり貫き部に挿入し，誘電体基板と第１の
配線基板を電力用モジュールの放熱板上に組み込んだも
のである。
【００６５】図１０（ａ）において，１００１はセラミ
ックス基板（第１の配線基板），１０２は入力パター
ン，１０３は入力側整合回路用スタブ，１０４は出力パ
ターン，１０５は出力側整合回路用スタブ，１０６は入
力端子，１０７は出力端子，１０２４は誘電体基板（第
２の配線基板），１１０は各素子を接続するワイヤ，１
１３はトランジスタ（ＦＥＴ；半導体素子），１１４は
帰還回路用の帰還抵抗，１１５はチップコンデンサ，１
０１６，１０１７はパターン，１０２５はグランドパタ
ーン，１０２７はスルーホールである。また図１０
（ｂ）において，１０８は放熱板，１３０は半田，１０
２９は誘電体基板１０２４の裏面グランドである。 本
実施例のマイクロ波集積回路の回路接続図は実施例６と
同じく図９である。
【００６６】実施例５では帰還増幅回路を実現するため
に，図７に示すように，熱伝導率の良い誘電体基板７２
４を使用し，該誘電体基板７２４上にパターン７１６，
７１６を構成し，帰還抵抗１１４，チップコンデンサ１
１５およびトランジスタ１１３をマウントしていたのに
対して，本実施例は，図１０に示すように，パターン１
０１６，１０１７だけでなく，入力整合回路１０２２と
出力整合回路１０２３をも誘電体基板１０２４上に構成
している。
【００６７】なお，グランドパターン１０２５はスルホ
ール１０２７を介して，誘電体基板１０２４の裏面側の
裏面グランド１０２９に電気的に接続されている。ま
た，誘電体基板（第２の配線基板）１０２４の熱伝導性
は，セラミックス基板（第１の配線基板）１００１より
優れ，他の実施例で使用する金属性のサブキャリアより
も劣る。
【００６８】このように本実施例のマイクロ波集積回路
では，伝熱効率の良い誘電体基板１０２４上に，パター
ン１０１６，１０１７および整合回路１０２２，１０２
３を構成し，トランジスタ１１３を載置する構造とした
ので，シンプルな構造になり，小型で，整合がとれ，伝
熱効率が良く，高効率のマイクロ波集積回路を実現でき
る。
【００６９】〔実施例８〕 図１１はこの発明の実施例８に係るマイクロ波集積回路
の構造図であり，図１１（ａ）は平面図，図１１（ｂ）
はＨ−Ｈ'における横断面図である。
【００７０】本実施例のマイクロ波集積回路は，半導体
素子と負帰還回路を構成する第２の配線基板とをサブキ
ャリア上にマウントし，該サブキャリアを電力用モジュ
ールの他の回路を構成する第１の配線基板の横に密接さ
せ，電力用モジュールの放熱板上に共に組み込んだもの
である。
【００７１】図１１（ａ）において，１１０１はセラミ
ックス基板（第１の配線基板），１０２は入力パター
ン，１０３は入力側整合回路用スタブ，１０４は出力パ
ターン，１０５は出力側整合回路用スタブ，１０６は入
力端子，１０７は出力端子，１１０９は金属性のサブキ
ャリア，１１０は各素子を接続するワイヤ，１１１１は
入力基板（第２の配線基板），１１１２は出力基板（第
２の配線基板），１１３はトランジスタ（ＦＥＴ；半導
体素子），１１４は帰還回路用の帰還抵抗，１１５はチ
ップコンデンサ，１１１６，１１１７はパターン，１１
１８は金リボンである。また図１１（ｂ）において，１
０８は放熱板，１３０は半田である。
【００７２】本実施例のマイクロ波集積回路の回路接続
図は実施例１と同じく図２であり，その動作は実施例１
と同様である。実施例１では帰還増幅回路を実現するた
めに，図１に示すように，サブキャリア１０９をセラミ
ックス基板１０１の真中に形成された四角形状のくり貫
き部に挿入したものであったが，これに対して本実施例
では，図１１に示すように，セラミツクス基板１１０１
に四角形状のくり貫き部を形成することなく，該セラミ
ックス基板１１０１の横に密接してサブキャリア１１０
９を設置している。
【００７３】このように本実施例のマイクロ波集積回路
では，サブキャリア１１０９上にトランジタ１１３と回
路パターン１１１６，１１１７等を載置して，セラミッ
クス基板１１０１の横に密接して置いたので，セラミッ
クス基板１１０１の形状を単純化することができ，ま
た，サブキャリア１１０９を電力用モジュールの放熱板
１０８上に直接取り付けたので，伝熱効率が良く，さら
に高周波でのアース電流の流れが良く，高効率で，高性
能のマイクロ波集積回路を実現できる。
【００７４】なお，本実施例においても，実施例１に対
して行った実施例６の（負帰還回路の入出力側の回路に
高周波の整合回路をも一緒に構成する）ような変形を行
うことが可能であり，実施例６と同様の効果を奏する。
【００７５】〔実施例９〕 図１２は，この発明の実施例９に係るマイクロ波集積回
路の構造図であり，図１２（ａ）は平面図，図１２
（ｂ）はＩ−Ｉ'における横断面図である。
【００７６】本実施例のマイクロ波集積回路は，熱伝導
率の良い誘電体基板上に負帰還回路を構成し，半導体素
子をその誘電体基板の上にマウントし，該誘電体基板を
電力用モジュールの他の回路を構成する第１の配線基板
の横に密接させ，電力用モジュールの放熱板上に共に組
み込んだものである。
【００７７】図１２（ａ）において，１２０１はセラミ
ックス基板（第１の配線基板），１０２は入力パター
ン，１０３は入力側整合回路用スタブ，１０４は出力パ
ターン，１０５は出力側整合回路用スタブ，１０６は入
力端子，１０７は出力端子，１２２４は誘電体基板（第
２の配線基板），１１０は各素子を接続するワイヤ，１
１３はトランジスタ（ＦＥＴ；半導体素子），１１４は
帰還回路用の帰還抵抗，１１５はチップコンデンサ，１
２１６，１２１７はパターン，１２２５はグランドパタ
ーン，１２２７はスルーホールである。また図１２
（ｂ）において，１０８は放熱板，１３０は半田，１２
２９は誘電体基板１２２４の裏面グランドである。
【００７８】本実施例のマイクロ波集積回路の回路接続
図は実施例１と同じく図２であり，その動作は実施例１
と同様である。実施例５では帰還増幅回路を実現するた
めに，図７に示すように，サブキャリアの代わりに熱伝
導率の良い誘電体基板７２４を使用し，セラミックス基
板７０１の真中に四角形状のくり貫き部を形成して挿入
したのに対して，本実施例は，図１２に示すように，セ
ラミックス基板１２０１には四角形状のくり貫き部を形
成することなく，該セラミックス基板１２０１の横に誘
電体基板１２２４を密接して設置している。
【００７９】また，図１２（ｂ）の横断面図に示すよう
に，グランドパターン１２２５はスルホール１２２７を
介して，誘電体基板１２２４の裏面側の裏面グランド１
２２９に電気的に接続されている。
【００８０】このように本実施例のマイクロ波集積回路
では，伝熱効率の良い誘電体基板１２２４上にパターン
１２１６，１２１７を構成しトランジスタ１１３等を載
置して，該誘電体基板１２２４をセラミックス基板１２
０１の横に密接して置いたので，セラミックス基板１２
０１の形状を単純化でき，該誘電体基板１２２４を電力
用モジュールの放熱板１０８の上に直接取り付けたの
で，伝熱効率が良く，さらに高周波でのアース電流の流
れが良く，高効率で，高性能のマイクロ波集積回路を実
現できる。
【００８１】なお，本実施例においても，実施例５に対
して行った実施例７の（誘電体基板上に，負帰還回路と
その入出力側に高周波の整合回路をパターンで同時に構
成する）ような変形を行うことが可能であり，実施例７
と同様の効果を奏する。
【００８２】また，実施例８および実施例９と同様の構
成を，実施例３における半導体素子とコンデンサや抵
抗，あるいは補助基板等の各部品をマウントしたサブキ
ャリアや，実施例４における半導体素子をマウントした
サブキャリアを用いて構成することも可能であり，この
場合にも実施例８および実施例９と同等の効果を奏す
る。
【００８３】〔実施例１０〕 図１３は，この発明の実施例１０に係るマイクロ波集積
回路の構造図であり，平面図である。本実施例のマイク
ロ波集積回路は，半導体素子と負帰還回路を構成する第
２の配線基板をサブキャリア上にマウントし，電力用モ
ジュールの他の回路を構成する第１の配線基板を二つに
分離し，その分離された第１の配線基板の間に該サブキ
ャリアを挿入し，分離した第１の配線基板とサブキャリ
アを電力用モジュールの放熱板上に共に組み込んだもの
である。
【００８４】図１３において，１３０１はセラミックス
基板（第１の配線基板），１０２は入力パターン，１０
３は入力側整合回路用スタブ，１０４は出力パターン，
１０５は出力側整合回路用スタブ，１０６は入力端子，
１０７は出力端子，１３０９は金属性のサブキャリア，
１１０は各素子を接続するワイヤ，１３１１は入力基板
（第２の配線基板），１３１２は出力基板（第２の配線
基板），１１３はトランジスタ（ＦＥＴ；半導体素
子），１１４は帰還回路用の帰還抵抗，１１５はチップ
コンデンサ，１３１６，１３１７はパターン，１３１８
は金リボンである。
【００８５】本実施例のマイクロ波集積回路の回路接続
図は実施例１と同じく図２であり，その動作は実施例１
と同様である。実施例１では帰還増幅回路を実現するた
めに，図１に示すように，サブキャリア１０９をセラミ
ックス基板１０１の真中に四角形状のくり貫き部を形成
して挿入したが，これに対して本実施例では，図１３に
示すように，セラミックス基板１３０１に四角形状のく
り貫き部を形成することなく該セラミックス基板１３０
１を二つに分離し，分離したセラミックス基板の間にサ
ブキャリア１３０９を密接して設置している。
【００８６】このように本実施例のマイクロ波集積回路
では，サブキャリア１３０９上にトランジスタ１１３お
よび回路基板１３１１，１３１２を載置し，セラミック
ス基板１３０１を二つに分離して，分離したセラミック
ス基板の間に該サブキャリア１３０９を設置したので，
セラミックス基板１３０１の形状を単純化でき，サブキ
ャリア１３０９を電力用モジュールの放熱板１０８上に
直接取り付けたので，伝熱効率が良く，さらに高周波で
のアース電流の流れが良く，高効率で，高性能のマイク
ロ波集積回路を実現できる。
【００８７】なお，本実施例においても，実施例１に対
して行った実施例６の（負帰還回路の入出力側の回路に
高周波の整合回路をも一緒に構成する）ような変形を行
うことが可能であり，実施例６と同様の効果を奏する。
【００８８】〔実施例１１〕 図１４はこの発明の実施例１１に係るマイクロ波集積回
路の構造図であり，平面図である。本実施例のマイクロ
波集積回路は，熱伝導率の良い誘電体基板上に負帰還回
路をパターンで構成し，半導体素子をその誘電体基板の
上にマウントし，電力用モジュールの他の回路を構成す
る第１の配線基板を二つに分離し，分離した第１の配線
基板の間に該誘電体基板を挿入して，分離した第１の配
線基板と誘電体基板を電力用モジュールの放熱板上に共
に組み込んだものである。
【００８９】図１４において，１４０１はセラミックス
基板（第１の配線基板），１０２は入力パターン，１０
３は入力側整合回路用スタブ，１０４は出力パターン，
１０５は出力側整合回路用スタブ，１０６は入力端子，
１０７は出力端子，１４２４は誘電体基板（第２の配線
基板），１１０は各素子を接続するワイヤ，１１３はト
ランジスタ（ＦＥＴ；半導体素子），１１４は帰還回路
用の帰還抵抗，１１５はチップコンデンサ，１４１６，
１４１７はパターン，１４２５はグランドパターン，１
４２７はスルーホールである。
【００９０】本実施例のマイクロ波集積回路の回路接続
図は実施例１と同じく図２であり，その動作は実施例１
と同様である。実施例５では帰還増幅回路を実現するた
めに，図７に示すように，サブキャリアの代わりに熱伝
導率の良い誘電体基板７２４を使用し，セラミックス基
板７０１の真中に四角形状のくり貫き部を形成して挿入
したのに対して，本実施例は，図１４に示すように，セ
ラミックス基板１４０１に四角形状のくり貫き部を形成
することなく該セラミックス基板１４０１を二つに分離
し，分離したセラミックス基板の間に誘電体基板１４２
４を密接して設置している。なお，グランドパターン１
４２５はスルホール１４２７を介して，誘電体基板１４
２４の裏面側の裏面グランド（図示せず）に電気的に接
続されている。
【００９１】このように本実施例のマイクロ波集積回路
では，伝熱効率の良い誘電体基板１４２４上にパターン
１４１６，１４１７を構成してトランジスタ１１３等を
載置し，セラミックス基板１４０１を二つに分割し，分
割したセラミックス基板の間に該誘電体基板１４２４を
設置したので，セラミックス基板１４０１の形状を単純
化でき，誘電体基板１４２４を電力用モジュールの放熱
板１０８上に直接取り付けたので，伝熱効率が良く，さ
らに高周波でのアース電流の流れが良く，高効率で，高
性能のマイクロ波集積回路を実現できる。
【００９２】なお，本実施例においても，実施例５に対
して行った実施例７の（誘電体基板上に，負帰還回路と
その入出力側に高周波の整合回路をパターンで同時に構
成する）ような変形を行うことが可能であり，実施例７
と同様の効果を奏する。
【００９３】また，実施例１０および実施例１１と同様
の構成を，実施例３における半導体素子とコンデンサや
抵抗，あるいは補助基板等の各部品をマウントしたサブ
キャリアや，実施例４における半導体素子をマウントし
たサブキャリアを用いて構成することも可能であり，こ
の場合にも実施例１０および実施例１１と同等の効果を
奏する。
【００９４】
【発明の効果】以上説明したように，この発明に係るマ
イクロ波集積回路によれば，半導体素子の出力を入力側
に帰還する帰還回路素子を搭載した第２の配線基板と発
熱源である半導体素子とを搭載した金属性のサブキャリ
アと，前記半導体素子の入力側と出力側の回路素子を搭
載し，一部がくり貫かれたくり貫き部を有する第１の配
線基板とを具備し，前記くり貫き部に前記サブキャリア
を配置して，回路素子の発生熱を放熱する放熱板に前記
サブキャリアと前記第１の配線基板とを固着し，半導体
素子と帰還回路素子を載置したサブキャリアを電力用モ
ジュール等の放熱板上に直接取り付けることとしたの
で，伝熱効率が良くなり，また，通常，半導体素子はサ
ブキャリアを通して接地されるので，高周波での接地電
流の流れが良くなり，高効率で，高性能のマイクロ波集
積回路を提供することができる。
【００９５】また，次の発明に係るマイクロ波集積回路
によれば，前記第１の配線基板のくり貫き部を多角形と
し，該くり貫き部に半導体素子およびまたは帰還回路素
子を載置したサブキャリアを配置して電力用モジュール
等の放熱板上に直接取り付けることとしたので，伝熱効
率が良くなると共に，構造を単純化することができる。
【００９６】また，次の発明に係るマイクロ波集積回路
によれば，前記第１の配線基板のくり貫き部を，角を円
形状にした多角形とし，該くり貫き部に半導体素子およ
びまたは帰還回路素子を載置したサブキャリアを配置し
て電力用モジュール等の放熱板上に直接取り付けること
としたので，伝熱効率が良くなると共に，くり貫き部の
角に対する温度ストレスの集中が抑制され，温度ストレ
スによる基板の割れを防止でき，さらに品質の良いマイ
クロ波集積回路を提供することができる。
【００９７】また，次の発明に係るマイクロ波集積回路
によれば，前記第１の配線基板のくり貫き部の多角形の
少なくとも一辺を該第１の配線基板の一端面で構成し，
該くり貫き部に半導体素子およびまたは帰還回路素子を
載置したサブキャリアを配置して電力用モジュール等の
放熱板上に直接取り付けたので，伝熱効率が良くなり，
くり貫き部の角に対する温度ストレスの集中が抑制さ
れ，温度ストレスによる基板の割れを防止でき，さらに
品質の良いマイクロ波集積回路を提供することができ
る。
【００９８】また，次の発明に係るマイクロ波集積回路
によれば，発熱源である半導体素子の出力を入力側に帰
還する帰還回路素子を搭載した第２の配線基板と前記半
導体素子とを搭載した金属性のサブキャリアと，前記半
導体素子の入力側と出力側の回路素子を搭載した第１の
配線基板とを具備し，前記サブキャリアを前記第１の配
線基板の端面に近接配置して回路素子の発生熱を放熱す
る放熱板にサブキャリアと前記第１の配線基板とを固着
し，サブキャリアを第１の配線基板の端面に近接配置し
て構成することとしたので，第１の配線基板の形状を単
純化でき，また，半導体素子と帰還回路素子を載置した
サブキャリアを電力用モジュール等の放熱板上に直接取
り付けることとしたので，伝熱効率が良くなり，また，
通常，半導体素子はサブキャリアを通して接地されるの
で，高周波での接地電流の流れが良くなり，高効率で，
高性能のマイクロ波集積回路を提供することができる。
【００９９】また，次の発明に係るマイクロ波集積回路
によれば，発熱源である半導体素子の出力を入力側に帰
還する帰還回路素子を搭載した第２の配線基板と前記半
導体素子とを搭載した金属性のサブキャリアと，前記半
導体素子の入力側と出力側の回路素子の少なくとも何れ
かを搭載して２分割した第１の配線基板とを具備し，前
記サブキャリアを前記２分割した第１の配線基板の間に
配置して回路素子の発生熱を放熱する放熱板にサブキャ
リアと前記２分割した第１の配線基板とを固着し，サブ
キャリアを２分割した第１の配線基板の間に配置して構
成することとしたので，第１の配線基板の形状を単純化
でき，また，半導体素子と帰還回路素子を載置したサブ
キャリアを電力用モジュール等の放熱板上に直接取り付
けることとしたので，伝熱効率が良くなり，また，通
常，半導体素子はサブキャリアを通して接地されるの
で，高周波での接地電流の流れが良くなり，高効率で，
高性能のマイクロ波集積回路を提供することができる。
【０１００】また，次の発明に係るマイクロ波集積回路
によれば，前記第２の配線基板を前記第１の配線基板よ
り熱伝導性に優れた誘電体を用いて形成し，第２の配線
基板の熱伝導性をサブキャリアより劣るが第１の配線基
板より優れた誘電体としたので，より伝熱効率が良くな
り，また，通常，半導体素子は第２の配線基板のグラン
ドパターンを通して接地されるので，高周波での接地電
流の流れが良くなり，高効率で，高性能のマイクロ波集
積回路を提供することができる。
【０１０１】さらに，次の発明に係るマイクロ波集積回
路によれば，前記第２の配線基板に，帰還回路と，該帰
還回路の入力側に設けられた入力整合回路と，該帰還回
路の出力側に設けられた出力整合回路とを設けて構成
し，半導体素子の入出力パターンに整合回路をも含めた
ので，回路が小型化され，回路の整合がとれた優れた特
性のマイクロ波集積回路を提供することができる。
【図面の簡単な説明】
【図１】 この発明の実施例１に係るマイクロ波集積回
路の構造図であり，図１（ａ）は平面図，図１（ｂ）は
Ａ−Ａ'における横断面図である。
【図２】 実施例１のマイクロ波集積回路の回路接続図
である。
【図３】 この発明の実施例２に係るマイクロ波集積回
路の構造図であり，図３（ａ）は平面図，図３（ｂ）は
Ｂ−Ｂ'における横断面図である。
【図４】 この発明の実施例３に係るマイクロ波集積回
路の構造図であり，図４（ａ）は平面図，図４（ｂ）は
Ｃ−Ｃ'における横断面図である。
【図５】 実施例３のマイクロ波集積回路の回路接続図
である。
【図６】 この発明の実施例４に係るマイクロ波集積回
路の構造図であり，図６（ａ）は平面図，図６（ｂ）は
Ｄ−Ｄ'における横断面図である。
【図７】 この発明の実施例５に係るマイクロ波集積回
路の構造図であり，図７（ａ）は平面図，図７（ｂ）は
Ｅ−Ｅ'における横断面図である。
【図８】 この発明の実施例６に係るマイクロ波集積回
路の構造図であり，図８（ａ）は平面図，図８（ｂ）は
Ｆ−Ｆ'における横断面図である。
【図９】 実施例６のマイクロ波集積回路の回路接続図
である。
【図１０】 この発明の実施例７に係るマイクロ波集積
回路の構造図であり，図１０（ａ）は平面図，図１０
（ｂ）はＧ−Ｇ'における横断面図である。
【図１１】 この発明の実施例８に係るマイクロ波集積
回路の構造図であり，図１１（ａ）は平面図，図１１
（ｂ）はＨ−Ｈ'における横断面図である。
【図１２】 この発明の実施例９に係るマイクロ波集積
回路の構造図であり，図１２（ａ）は平面図，図１２
（ｂ）はＩ−Ｉ'における横断面図である。
【図１３】 この発明の実施例１０に係るマイクロ波集
積回路の構造図であり，平面図である。
【図１４】 この発明の実施例１１に係るマイクロ波集
積回路の構造図であり，平面図である。
【図１５】 従来の電力用モジュールの構造図であり，
図１５（ａ）は平面図，図１５（ｂ）はＪ−Ｊ'におけ
る横断面図である。
【図１６】 従来例の電力用モジュールの回路接続図で
ある。
【符号の説明】
１０１，３０１，４０１，６０１，７０１，８０１，１
００１，１１０１，１２０１，１３０１，１４０１ セ
ラミックス基板（第１の配線基板），１０２入力パター
ン，１０３ 入力側整合回路用スタブ，１０４ 出力パ
ターン，１０５ 出力側整合回路用スタブ，１０６ 入
力端子，１０７ 出力端子，１０８放熱板，１０９，３
０９，４０９，６０９，８０９，１１０９，１３０９
サブキャリア，１１０ ワイヤ，１１１，３１１，８１
１，１１１１，１３１１ 入力基板（第２の配線基
板），１１２，３１２，８１２，１１１２，１３１２
出力基板（第２の配線基板），１１３ トランジスタ
（ＦＥＴ；半導体素子），１１４ 帰還抵抗，１１５
チップコンデンサ，１１６，３１６，７１６，８１６，
１１１６，１３１６ パターン，１１７，３１７，７１
７，８１７，１１１７，１３１７ パターン，４１９
コンデンサ，４２０ 補助基板，４２１ チップ抵抗，
８２２ 入力整合回路，８２３ 出力整合回路，７２
４，１０２４，１２２４，１４２４ 誘電体基板（第２
の配線基板）。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−71301（ＪＰ，Ａ) 特開 平５−95212（ＪＰ，Ａ) 特開 平５−90434（ＪＰ，Ａ) 特開 昭53−108258（ＪＰ，Ａ) 特開 平５−74970（ＪＰ，Ａ) 特開 平６−69738（ＪＰ，Ａ) 特開 平５−275908（ＪＰ，Ａ) 特開 平５−199048（ＪＰ，Ａ) 特開 昭51−50643（ＪＰ，Ａ) 実開 平３−107805（ＪＰ，Ｕ) 実開 平２−123114（ＪＰ，Ｕ) 実開 平２−84415（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03F 3/60 H01P 5/08 H03F 1/30

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項１】 発熱源である半導体素子と回路素子の発
    生熱を放熱する放熱板とを備えたマイクロ波集積回路に
    おいて，前記半導体素子の出力を入力側に帰還する帰還
    回路素子を搭載した第２の配線基板と前記半導体素子と
    を搭載した金属性のサブキャリアと，前記半導体素子の
    入力側と出力側の回路素子を搭載し，一部がくり貫かれ
    たくり貫き部を有する第１の配線基板とを具備し，前記
    くり貫き部に前記サブキャリアを配置して前記放熱板に
    前記サブキャリアと前記第１の配線基板とを固着したこ
    とを特徴とするマイクロ波集積回路。
  2. 【請求項２】 前記第１の配線基板のくり貫き部は，多
    角形であることを特徴とする請求項１記載のマイクロ波
    集積回路。
  3. 【請求項３】 前記第１の配線基板のくり貫き部は，角
    を円形状にした多角形であることを特徴とする請求項１
    記載のマイクロ波集積回路。
  4. 【請求項４】 前記第１の配線基板のくり貫き部の多角
    形の少なくとも一辺は，該第１の配線基板の一端面で構
    成されていることを特徴とする請求項２または３記載の
    マイクロ波集積回路。
  5. 【請求項５】 発熱源である半導体素子と回路素子の発
    生熱を放熱する放熱板とを備えたマイクロ波集積回路に
    おいて，前記半導体素子の出力を入力側に帰還する帰還
    回路素子を搭載した第２の配線基板と前記半導体素子と
    を搭載した金属性のサブキャリアと，前記半導体素子の
    入力側と出力側の回路素子を搭載した第１の配線基板と
    を具備し，前記サブキャリアを前記第１の配線基板の端
    面に近接配置して前記放熱板に前記サブキャリアと前記
    第１の配線基板とを固着したことを特徴とするマイクロ
    波集積回路。
  6. 【請求項６】 発熱源である半導体素子と回路素子の発
    生熱を放熱する放熱板とを備えたマイクロ波集積回路に
    おいて，前記半導体素子の出力を入力側に帰還する帰還
    回路素子を搭載した第２の配線基板と前記半導体素子と
    を搭載した金属性のサブキャリアと，前記半導体素子の
    入力側と出力側の回路素子の少なくとも何れかを搭載し
    て２分割した第１の配線基板とを具備し，前記サブキャ
    リアを前記２分割した第１の配線基板の間に配置して前
    記放熱板に前記サブキャリアと前記２分割した第１の配
    線基板とを固着したことを特徴とするマイクロ波集積回
    路。
  7. 【請求項７】 前記第２の配線基板を前記第１の配線基
    板より熱伝導性に優れた誘電体を用いて形成したことを
    特徴とする請求項１，５または６記載のマイクロ波集積
    回路。
  8. 【請求項８】 前記第２の配線基板は，帰還回路と，該
    帰還回路の入力側に設けられた入力整合回路と，該帰還
    回路の出力側に設けられた出力整合回路とが設けられた
    ものであることを特徴とする請求項１，５または６記載
    のマイクロ波集積回路。
JP06262305A 1994-10-26 1994-10-26 マイクロ波集積回路 Expired - Fee Related JP3135195B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP06262305A JP3135195B2 (ja) 1994-10-26 1994-10-26 マイクロ波集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06262305A JP3135195B2 (ja) 1994-10-26 1994-10-26 マイクロ波集積回路

Publications (2)

Publication Number Publication Date
JPH08125464A JPH08125464A (ja) 1996-05-17
JP3135195B2 true JP3135195B2 (ja) 2001-02-13

Family

ID=17373944

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06262305A Expired - Fee Related JP3135195B2 (ja) 1994-10-26 1994-10-26 マイクロ波集積回路

Country Status (1)

Country Link
JP (1) JP3135195B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3537350B2 (ja) * 1999-04-28 2004-06-14 三菱電機株式会社 マイクロ波回路パッケージおよびその製造方法
US7193473B2 (en) * 2005-03-24 2007-03-20 Cree, Inc. High power Doherty amplifier using multi-stage modules
EP2180595A4 (en) * 2007-09-21 2010-09-08 Nec Corp HIGH-EFFECT POWER AMPLIFIER, WIRELESS TRANSMITTER, WIRELESS TRANSMITTER AND RECEIVER AND MOUNTING METHOD FOR HIGH-POWER POWER AMPLIFIER
JP6717523B2 (ja) * 2017-08-02 2020-07-01 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JPH08125464A (ja) 1996-05-17

Similar Documents

Publication Publication Date Title
TW533562B (en) Power transistor package with integrated flange for surface mount heat removal
US5019941A (en) Electronic assembly having enhanced heat dissipating capabilities
US5142239A (en) High frequency linear amplifier assembly
KR20010071766A (ko) 반도체 소자용 캡슐
JP2018085613A (ja) 半導体装置
JP3135195B2 (ja) マイクロ波集積回路
JP3515854B2 (ja) 高周波電力増幅回路装置
WO2000075990A1 (en) High impedance matched rf power transistor
US20060033207A1 (en) Microwave-monolithic-integrated-circuit-mounted substrate, transmitter device for transmission only and transceiver device for transmission/reception in microwave-band communication
JPH04296103A (ja) 高周波半導体混成集積回路装置
JP2679650B2 (ja) 高出力ミリ波ｍｍｉｃ
WO2023053228A1 (en) Semiconductor device
JP2970530B2 (ja) 高出力電力増幅器
JP2001068615A (ja) 電力増幅モジュール
JPH06245174A (ja) 広帯域増幅器及びこれを用いた表示装置
JPH0922964A (ja) マイクロ波回路基板
JP2828081B2 (ja) 回路基板
JPH118332A (ja) マイクロ波装置用パッケージ
JP2624370B2 (ja) 高周波集積回路
JPH0685428A (ja) 混成集積回路装置
JP2540766B2 (ja) 半導体容器
JPS5929377Y2 (ja) 高周波高出力トランジスタ装置
JP2002171144A (ja) 高周波増幅器
JPH0220843Y2 (ja)
JPH09307031A (ja) パワーモジュール

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees