JP3392744B2 - モジュール型集積回路装置 - Google Patents
モジュール型集積回路装置Info
- Publication number
- JP3392744B2 JP3392744B2 JP03183798A JP3183798A JP3392744B2 JP 3392744 B2 JP3392744 B2 JP 3392744B2 JP 03183798 A JP03183798 A JP 03183798A JP 3183798 A JP3183798 A JP 3183798A JP 3392744 B2 JP3392744 B2 JP 3392744B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- wiring board
- circuit device
- module type
- type integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、トランジスタを含
む半導体チップを備えたモジュール型集積回路装置に関
する。
む半導体チップを備えたモジュール型集積回路装置に関
する。
【０００２】
【従来の技術】ＦＥＴ（電界効果トランジスタ）を用い
た高出力電力増幅器では、大電流によるジュール熱が発
生する。そのため、ＧａＡｓ等の半導体基板上にすべて
の回路を設けずに、良好な熱伝導性を有するセラミック
ス系配線基板上に回路を構成し、ＦＥＴを含む半導体チ
ップ（以下、ＦＥＴチップと呼ぶ。）をセラミックス系
配線基板上に配置したモジュール型集積回路装置が採用
される。
た高出力電力増幅器では、大電流によるジュール熱が発
生する。そのため、ＧａＡｓ等の半導体基板上にすべて
の回路を設けずに、良好な熱伝導性を有するセラミック
ス系配線基板上に回路を構成し、ＦＥＴを含む半導体チ
ップ（以下、ＦＥＴチップと呼ぶ。）をセラミックス系
配線基板上に配置したモジュール型集積回路装置が採用
される。
【０００３】ここで、モジュール型集積回路装置とは、
表面に配線パターンを有する単層または多層のプリント
配線基板（セラミックス系材料、エポキシ系樹脂材料等
を用いたもの）の最上部または凹部内に半導体チップ、
チップコンデンサ、チップインダクタ、チップ抵抗等の
チップ部品が配置されたものをいう。
表面に配線パターンを有する単層または多層のプリント
配線基板（セラミックス系材料、エポキシ系樹脂材料等
を用いたもの）の最上部または凹部内に半導体チップ、
チップコンデンサ、チップインダクタ、チップ抵抗等の
チップ部品が配置されたものをいう。
【０００４】セラミックス系配線基板上へのＦＥＴチッ
プの実装の際には、ＦＥＴチップをパッケージに収納し
た状態でセラミックス系配線基板上へ取り付けるか、あ
るいはＦＥＴチップを直接セラミックス系配線基板上に
硬化樹脂で固定する。
プの実装の際には、ＦＥＴチップをパッケージに収納し
た状態でセラミックス系配線基板上へ取り付けるか、あ
るいはＦＥＴチップを直接セラミックス系配線基板上に
硬化樹脂で固定する。
【０００５】
【発明が解決しようとする課題】セラミックス系材料は
エポキシ系樹脂材料に比べて大きな熱伝導率を有するた
め、比較的良好な放熱効果が得られる。しかしながら、
モジュール型集積回路装置を小型化および薄型化するた
めには、セラミックス系配線基板の厚みを薄くする必要
がある。セラミックス系配線基板の厚みが薄いと、熱が
横方向に十分に拡散する前に厚み方向に伝導するため、
十分な放熱効果が得られない。それにより、ＦＥＴ内部
のチャネルの温度が上昇し、素子の破壊につながる。
エポキシ系樹脂材料に比べて大きな熱伝導率を有するた
め、比較的良好な放熱効果が得られる。しかしながら、
モジュール型集積回路装置を小型化および薄型化するた
めには、セラミックス系配線基板の厚みを薄くする必要
がある。セラミックス系配線基板の厚みが薄いと、熱が
横方向に十分に拡散する前に厚み方向に伝導するため、
十分な放熱効果が得られない。それにより、ＦＥＴ内部
のチャネルの温度が上昇し、素子の破壊につながる。
【０００６】また、ＦＥＴチップをパッケージ内に収納
したり、ＦＥＴチップを硬化樹脂でセラミックス系配線
基板上に固定すると、パッケージや硬化樹脂の誘電損失
によりＦＥＴの利得が低下する。そのため、チップの状
態でＦＥＴが有する性能を十分に引き出すことができな
い。
したり、ＦＥＴチップを硬化樹脂でセラミックス系配線
基板上に固定すると、パッケージや硬化樹脂の誘電損失
によりＦＥＴの利得が低下する。そのため、チップの状
態でＦＥＴが有する性能を十分に引き出すことができな
い。
【０００７】また、ＦＥＴチップをパッケージ内に収納
すると、モジュール型集積回路装置の小型化および薄型
化が妨げられる。一方、ＦＥＴチップを硬化樹脂でモー
ルドした場合、ＦＥＴチップが発熱すると、硬化樹脂が
膨脹して割れを生じることがある。また、硬化樹脂でモ
ールドされたＦＥＴチップは、硬化樹脂が硬さを有する
ため、衝撃に弱く、破損しやすい。
すると、モジュール型集積回路装置の小型化および薄型
化が妨げられる。一方、ＦＥＴチップを硬化樹脂でモー
ルドした場合、ＦＥＴチップが発熱すると、硬化樹脂が
膨脹して割れを生じることがある。また、硬化樹脂でモ
ールドされたＦＥＴチップは、硬化樹脂が硬さを有する
ため、衝撃に弱く、破損しやすい。
【０００８】本発明の目的は、発熱による素子の破壊を
防止することが可能なモジュール型集積回路装置を提供
することである。
防止することが可能なモジュール型集積回路装置を提供
することである。
【０００９】
【００１０】
【００１１】
【００１２】
【００１３】
【００１４】
【００１５】
【００１６】
【００１７】
【００１８】
【００１９】
【００２０】
【００２１】
【００２２】
【課題を解決するための手段および発明の効果】本発明
に係るモジュール型集積回路装置は、配線層を有する配
線基板にトランジスタを含む半導体チップが配置された
モジュール型集積回路装置において、配線基板の裏面に
導電性パターンが形成され、半導体チップの領域に対応
する導電性パターンの領域の周囲を部分的に取り囲むよ
うに導電性パターンが除去された抜きパターンが形成さ
れたものである。
に係るモジュール型集積回路装置は、配線層を有する配
線基板にトランジスタを含む半導体チップが配置された
モジュール型集積回路装置において、配線基板の裏面に
導電性パターンが形成され、半導体チップの領域に対応
する導電性パターンの領域の周囲を部分的に取り囲むよ
うに導電性パターンが除去された抜きパターンが形成さ
れたものである。
【００２３】本発明に係るモジュール型集積回路装置を
他の基板に実装する際には、配線基板の裏面の導電性パ
ターンをはんだ等の導電性接着材を用いて他の基板上に
接着する。この場合、半導体チップの放熱性を良好にす
るために半導体チップの領域に対応する導電性パターン
の領域に多くの量の導電性接着材を付与すると、導電性
接着材は導電性パターン上に広がるが、導電性パターン
が除去された抜きパターンの部分で導電性接着材の広が
りが阻止され、導電性接着材は導電性パターンの存在す
る箇所に広がる。したがって、抜きパターンの開口側を
所定の方向に配置することにより、導電性接着材の集ま
る方向を所定の方向に定めることができる。その結果、
導電性接着材の広がりによる導電性パターンと他の端子
との短絡を防止することができる。
他の基板に実装する際には、配線基板の裏面の導電性パ
ターンをはんだ等の導電性接着材を用いて他の基板上に
接着する。この場合、半導体チップの放熱性を良好にす
るために半導体チップの領域に対応する導電性パターン
の領域に多くの量の導電性接着材を付与すると、導電性
接着材は導電性パターン上に広がるが、導電性パターン
が除去された抜きパターンの部分で導電性接着材の広が
りが阻止され、導電性接着材は導電性パターンの存在す
る箇所に広がる。したがって、抜きパターンの開口側を
所定の方向に配置することにより、導電性接着材の集ま
る方向を所定の方向に定めることができる。その結果、
導電性接着材の広がりによる導電性パターンと他の端子
との短絡を防止することができる。
【００２４】また、配線基板の裏面の導電パターンの領
域に十分な量の導電性接着材を付与することができるの
で、配線基板の裏面の熱伝導性が良好となり、半導体チ
ップから発生した熱を配線基板の裏面の導電性パターン
および導電性接着材を通して十分に放散させることがで
きる。したがって、高い放熱効果が得られ、発熱による
素子の破壊および素子性能の劣化を防止することが可能
となる。
域に十分な量の導電性接着材を付与することができるの
で、配線基板の裏面の熱伝導性が良好となり、半導体チ
ップから発生した熱を配線基板の裏面の導電性パターン
および導電性接着材を通して十分に放散させることがで
きる。したがって、高い放熱効果が得られ、発熱による
素子の破壊および素子性能の劣化を防止することが可能
となる。
【００２５】更に、抜きパターンは、配線基板の周辺部
に近い箇所で連続し、配線基板の中央部に近い箇所で途
切れている。この場合、抜きパターンは、コの字又はＣ
の字形状であることが望ましい。
に近い箇所で連続し、配線基板の中央部に近い箇所で途
切れている。この場合、抜きパターンは、コの字又はＣ
の字形状であることが望ましい。
【００２６】これにより、実装時に半導体チップの領域
に対応する導電性パターンの領域に付与する導電性接着
材の量が多い場合に、導電性接着材が配線基板の周辺部
に広がらずに配線基板の中央部に集まる。それにより、
導電性接着材が配線基板の端部から流出して導電性パタ
ーンと他の端子とが短絡することを防止することができ
る。
に対応する導電性パターンの領域に付与する導電性接着
材の量が多い場合に、導電性接着材が配線基板の周辺部
に広がらずに配線基板の中央部に集まる。それにより、
導電性接着材が配線基板の端部から流出して導電性パタ
ーンと他の端子とが短絡することを防止することができ
る。
【００２７】また、導電性接着材が配線基板の中央部に
集まりやすくなるので、導電性接着材の量が少なくて
も、半導体チップで発生した熱を配線基板の裏面の導電
性パターンおよび導電性接着材を通して十分に放散させ
ることができる。したがって、より高い放熱効果が得ら
れ、発熱による素子の破壊および素子性能の劣化を十分
に防止することが可能となる。
集まりやすくなるので、導電性接着材の量が少なくて
も、半導体チップで発生した熱を配線基板の裏面の導電
性パターンおよび導電性接着材を通して十分に放散させ
ることができる。したがって、より高い放熱効果が得ら
れ、発熱による素子の破壊および素子性能の劣化を十分
に防止することが可能となる。
【００２８】これらの結果、モジュール型集積回路装置
の実装の際に導電性接着材の量の精密な制御が不要とな
り、歩留りが向上する。
の実装の際に導電性接着材の量の精密な制御が不要とな
り、歩留りが向上する。
【００２９】
【発明の実施の形態】図１は本発明の第１の実施例にお
けるモジュール型集積回路装置の模式的断面図である。
けるモジュール型集積回路装置の模式的断面図である。
【００３０】図１において、多層基板１は、セラミック
ス系材料からなる６枚のプリント配線基板１１〜１６の
積層構造を有する。各プリント配線基板１１〜１６は、
窒化アルミニウム（ＡｌＮ），アルミナ（Ａｌ
2 Ｏ3 ）、またはガラスエポキシ樹脂とアルミナとの混
合物等により形成され、表面または裏面に配線層を有す
る。この多層基板１の第１層（最上層）から第４層まで
のプリント配線基板１１〜１４には開口部１７が形成さ
れ、開口部１７内に第５層のプリント配線基板１５の表
面が露出している。
ス系材料からなる６枚のプリント配線基板１１〜１６の
積層構造を有する。各プリント配線基板１１〜１６は、
窒化アルミニウム（ＡｌＮ），アルミナ（Ａｌ
2 Ｏ3 ）、またはガラスエポキシ樹脂とアルミナとの混
合物等により形成され、表面または裏面に配線層を有す
る。この多層基板１の第１層（最上層）から第４層まで
のプリント配線基板１１〜１４には開口部１７が形成さ
れ、開口部１７内に第５層のプリント配線基板１５の表
面が露出している。
【００３１】多層基板１の開口部１７内の第５層のプリ
ント配線基板１５上に、金属板２が配置されている。金
属板２は、Ｃｕ（銅）、Ａｌ（アルミニウム）、または
Ｃｕ（銅）−Ｗ（タングステン）合金等からなる。
ント配線基板１５上に、金属板２が配置されている。金
属板２は、Ｃｕ（銅）、Ａｌ（アルミニウム）、または
Ｃｕ（銅）−Ｗ（タングステン）合金等からなる。
【００３２】多層基板１の開口部１７内の金属板２上に
は、ＧａＡｓからなるＦＥＴが形成された半導体チップ
（以下、ＦＥＴチップとよぶ。）３が配置されている。
ＦＥＴチップ３上の電極はボンディングワイヤ４により
最上層のプリント配線基板１１の配線層に接続されてい
る。
は、ＧａＡｓからなるＦＥＴが形成された半導体チップ
（以下、ＦＥＴチップとよぶ。）３が配置されている。
ＦＥＴチップ３上の電極はボンディングワイヤ４により
最上層のプリント配線基板１１の配線層に接続されてい
る。
【００３３】多層基板１の開口部１７内の金属板２、Ｆ
ＥＴチップ３およびボンディングワイヤ４は、シリコン
を含む樹脂（以下、シリコン系樹脂と呼ぶ）５でモール
ドされている。このシリコン系樹脂５としては、電気的
保護および機械的保護を目的として使用されるシリコー
ン樹脂を用いる。
ＥＴチップ３およびボンディングワイヤ４は、シリコン
を含む樹脂（以下、シリコン系樹脂と呼ぶ）５でモール
ドされている。このシリコン系樹脂５としては、電気的
保護および機械的保護を目的として使用されるシリコー
ン樹脂を用いる。
【００３４】図１のモジュール型集積回路装置では、金
属板２の厚みがＦＥＴチップ３の厚みと同じまたはそれ
以下であり、金属板２の幅および長さがＦＥＴチップ３
の幅および長さよりも大きくなっている。
属板２の厚みがＦＥＴチップ３の厚みと同じまたはそれ
以下であり、金属板２の幅および長さがＦＥＴチップ３
の幅および長さよりも大きくなっている。
【００３５】各プリント配線基板１１〜１６の厚みは例
えば１５０μｍであり、多層基板１の全体の厚みは９０
０μｍである。また、金属板２の厚みは例えば１５０μ
ｍであり、幅および長さは例えば３．５ｍｍおよび２ｍ
ｍである。ＦＥＴチップ３の厚みは例えば１５０μｍで
あり、幅および長さは例えば０．７ｍｍおよび１．２ｍ
ｍである。
えば１５０μｍであり、多層基板１の全体の厚みは９０
０μｍである。また、金属板２の厚みは例えば１５０μ
ｍであり、幅および長さは例えば３．５ｍｍおよび２ｍ
ｍである。ＦＥＴチップ３の厚みは例えば１５０μｍで
あり、幅および長さは例えば０．７ｍｍおよび１．２ｍ
ｍである。
【００３６】なお、第１層のプリント配線基板１１上に
は、チップコンデンサ等のチップ部品１００が実装され
ている。
は、チップコンデンサ等のチップ部品１００が実装され
ている。
【００３７】本実施例のモジュール型集積回路装置にお
いては、金属板２がセラミックス系材料からなる多層基
板１に比べて高い熱伝導率を有するので、金属板２の厚
みが薄くても、ＦＥＴチップ３から発生した熱が金属板
２の横方向にほぼ等しく拡散し、比較的良好な熱伝導性
を有する多層基板１から外部に放散される。また、金属
板２から約１０倍の面積を有する多層基板１に熱が伝導
するので、熱の集中が生じない。さらに、シリコン系樹
脂５が空気に比べて高い熱伝導率を有するので、ＦＥＴ
チップ３の上部からも放熱が効果的に行われる。したが
って、高い放熱効果が得られ、ＦＥＴのチャネルの温度
上昇による素子の破壊が防止される。
いては、金属板２がセラミックス系材料からなる多層基
板１に比べて高い熱伝導率を有するので、金属板２の厚
みが薄くても、ＦＥＴチップ３から発生した熱が金属板
２の横方向にほぼ等しく拡散し、比較的良好な熱伝導性
を有する多層基板１から外部に放散される。また、金属
板２から約１０倍の面積を有する多層基板１に熱が伝導
するので、熱の集中が生じない。さらに、シリコン系樹
脂５が空気に比べて高い熱伝導率を有するので、ＦＥＴ
チップ３の上部からも放熱が効果的に行われる。したが
って、高い放熱効果が得られ、ＦＥＴのチャネルの温度
上昇による素子の破壊が防止される。
【００３８】また、シリコン系樹脂５は誘電損失が低い
ので、誘電損失によるＦＥＴの性能の低下が防止され
る。しかも、シリコン系樹脂５はゴム状で柔らかいた
め、衝撃がシリコン系樹脂５で十分に吸収される。した
がって、衝撃による素子の破損が防止される。さらに、
ＦＥＴチップ３の発熱によりシリコン系樹脂が膨張して
も割れが生じず、素子の破損が生じない。
ので、誘電損失によるＦＥＴの性能の低下が防止され
る。しかも、シリコン系樹脂５はゴム状で柔らかいた
め、衝撃がシリコン系樹脂５で十分に吸収される。した
がって、衝撃による素子の破損が防止される。さらに、
ＦＥＴチップ３の発熱によりシリコン系樹脂が膨張して
も割れが生じず、素子の破損が生じない。
【００３９】また、本実施例のモジュール型集積回路装
置では、金属板２およびＦＥＴチップ３が多層基板１の
開口部１７内に配置され、ボンディングワイヤ４ととも
にシリコン系樹脂５によりモールドされているので、Ｆ
ＥＴチップ３およびボンディングワイヤ４が十分に保護
されるともに、薄型化および小型化を図ることができ
る。しかも、金属板２の厚みがＦＥＴチップ３の厚み以
下であるので、特に薄型化が妨げられない。
置では、金属板２およびＦＥＴチップ３が多層基板１の
開口部１７内に配置され、ボンディングワイヤ４ととも
にシリコン系樹脂５によりモールドされているので、Ｆ
ＥＴチップ３およびボンディングワイヤ４が十分に保護
されるともに、薄型化および小型化を図ることができ
る。しかも、金属板２の厚みがＦＥＴチップ３の厚み以
下であるので、特に薄型化が妨げられない。
【００４０】図２は本発明の第２の実施例におけるモジ
ュール型集積回路装置の模式的断面図である。
ュール型集積回路装置の模式的断面図である。
【００４１】図２のモジュール型集積回路装置が図１の
モジュール型集積回路装置と異なるのは、金属板２の厚
みが半導体チップ１の厚みよりも大きい点である。例え
ば、金属板２の厚みは４５０μｍであり、ＦＥＴチップ
３の厚みは１５０μｍである。図２のモジュール型集積
回路装置の他の部分の構成は、図１のモジュール型集積
回路装置の構成と同様である。
モジュール型集積回路装置と異なるのは、金属板２の厚
みが半導体チップ１の厚みよりも大きい点である。例え
ば、金属板２の厚みは４５０μｍであり、ＦＥＴチップ
３の厚みは１５０μｍである。図２のモジュール型集積
回路装置の他の部分の構成は、図１のモジュール型集積
回路装置の構成と同様である。
【００４２】本実施例のモジュール型集積回路装置にお
いても、第１の実施例のモジュール型集積回路装置と同
様に、高い放熱効果が得られ、ＦＥＴのチャネルの温度
上昇による素子の破壊が防止される。また、誘電損失に
よるＦＥＴの性能の低下が防止されるとともに、衝撃お
よび発熱による素子の破損が防止される。さらに、金属
板２およびＦＥＴチップ３が多層基板１の開口部１７内
に配置され、ボンディングワイヤ４とともにモールドさ
れているので、ＦＥＴチップ３およびボンディングワイ
ヤ４が十分に保護されるともに、薄型化および小型化を
図ることができる。
いても、第１の実施例のモジュール型集積回路装置と同
様に、高い放熱効果が得られ、ＦＥＴのチャネルの温度
上昇による素子の破壊が防止される。また、誘電損失に
よるＦＥＴの性能の低下が防止されるとともに、衝撃お
よび発熱による素子の破損が防止される。さらに、金属
板２およびＦＥＴチップ３が多層基板１の開口部１７内
に配置され、ボンディングワイヤ４とともにモールドさ
れているので、ＦＥＴチップ３およびボンディングワイ
ヤ４が十分に保護されるともに、薄型化および小型化を
図ることができる。
【００４３】図３は本発明の第３の実施例におけるモジ
ュール型集積回路装置の模式的断面図である。
ュール型集積回路装置の模式的断面図である。
【００４４】図３において、セラミックス系材料からな
る単一のプリント配線基板１ａ上に金属板２が配置さ
れ、金属板２上にＦＥＴチップ３が配置されている。Ｆ
ＥＴチップ３上の電極はボンディングワイヤ４によりプ
リント配線基板１ａの配線層に接続されている。プリン
ト配線基板１ａ上の金属板２、ＦＥＴチップ３およびボ
ンディングワイヤ４は、第１および第２の実施例と同様
のシリコン系樹脂５でモールドされている。また、プリ
ント配線基板１ａ上には、チップコンデンサ等のチップ
部品１００が実装されている。
る単一のプリント配線基板１ａ上に金属板２が配置さ
れ、金属板２上にＦＥＴチップ３が配置されている。Ｆ
ＥＴチップ３上の電極はボンディングワイヤ４によりプ
リント配線基板１ａの配線層に接続されている。プリン
ト配線基板１ａ上の金属板２、ＦＥＴチップ３およびボ
ンディングワイヤ４は、第１および第２の実施例と同様
のシリコン系樹脂５でモールドされている。また、プリ
ント配線基板１ａ上には、チップコンデンサ等のチップ
部品１００が実装されている。
【００４５】図３のモジュール型集積回路装置では、金
属板２の厚みがＦＥＴチップ３の厚みと同じまたはそれ
以下であり、金属板２の幅および長さがＦＥＴチップ３
の幅および長さよりも大きくなっている。例えば、プリ
ント配線基板１ａの厚みは６００μｍ、金属板２の厚み
は１５０μｍ、ＦＥＴチップ３の厚みは１５０μｍであ
る。
属板２の厚みがＦＥＴチップ３の厚みと同じまたはそれ
以下であり、金属板２の幅および長さがＦＥＴチップ３
の幅および長さよりも大きくなっている。例えば、プリ
ント配線基板１ａの厚みは６００μｍ、金属板２の厚み
は１５０μｍ、ＦＥＴチップ３の厚みは１５０μｍであ
る。
【００４６】本実施例のモジュール型集積回路装置にお
いても、第１および第２の実施例のモジュール型集積回
路装置と同様に、高い放熱効果が得られ、ＦＥＴのチャ
ネルの温度上昇による素子の破壊が防止される。また、
誘電損失によるＦＥＴの性能の低下が防止されるととも
に、衝撃および発熱による素子の破損が防止される。さ
らに、金属板２およびＦＥＴチップ３がボンディングワ
イヤ４とともにモールドされているので、ＦＥＴチップ
３およびボンディングワイヤ４が十分に保護される。
いても、第１および第２の実施例のモジュール型集積回
路装置と同様に、高い放熱効果が得られ、ＦＥＴのチャ
ネルの温度上昇による素子の破壊が防止される。また、
誘電損失によるＦＥＴの性能の低下が防止されるととも
に、衝撃および発熱による素子の破損が防止される。さ
らに、金属板２およびＦＥＴチップ３がボンディングワ
イヤ４とともにモールドされているので、ＦＥＴチップ
３およびボンディングワイヤ４が十分に保護される。
【００４７】図４は第１、第２および第３の実施例のモ
ジュール型集積回路装置に構成される２段増幅器の一例
を示す回路図である。
ジュール型集積回路装置に構成される２段増幅器の一例
を示す回路図である。
【００４８】図４の２段増幅器は、初段のＦＥＴ３１、
終段のＦＥＴ３２、入力整合回路Ｍ１、ゲートバイアス
回路Ｂ１，Ｂ２、ドレインバイアス回路Ｂ３，Ｂ４、帰
還回路ＦＢ、段間回路Ｂ２および出力整合回路Ｍ３を含
む。ＦＥＴ３１，３２は図１〜図３のＦＥＴチップ３に
含まれる。入力整合回路Ｍ１、ゲートバイアス回路Ｂ
１，Ｂ２、ドレインバイアス回路Ｂ３，Ｂ４、段間回路
Ｍ２および出力整合回路Ｍ３は図１および図２の多層基
板１または図３のプリント配線基板１ａに構成される。
終段のＦＥＴ３２、入力整合回路Ｍ１、ゲートバイアス
回路Ｂ１，Ｂ２、ドレインバイアス回路Ｂ３，Ｂ４、帰
還回路ＦＢ、段間回路Ｂ２および出力整合回路Ｍ３を含
む。ＦＥＴ３１，３２は図１〜図３のＦＥＴチップ３に
含まれる。入力整合回路Ｍ１、ゲートバイアス回路Ｂ
１，Ｂ２、ドレインバイアス回路Ｂ３，Ｂ４、段間回路
Ｍ２および出力整合回路Ｍ３は図１および図２の多層基
板１または図３のプリント配線基板１ａに構成される。
【００４９】入力ノードＮＩには入力信号が与えられ
る。入力整合回路Ｍ１は、コンデンサＣ１，Ｃ２，Ｃ３
および線路Ｌ１，Ｌ２，Ｌ３，Ｌ４からなる。ゲートバ
イアス回路Ｂ１は抵抗Ｒ１，Ｒ４からなり、ゲートバイ
アス回路Ｂ２は抵抗Ｒ３，Ｒ５からなる。ゲートバイア
スノードｇ０には共通のゲートバイアスＶｇが印加され
る。なお、ゲートバイアスＶｇが０Ｖの場合には、抵抗
Ｒ１，Ｒ３は不要である。
る。入力整合回路Ｍ１は、コンデンサＣ１，Ｃ２，Ｃ３
および線路Ｌ１，Ｌ２，Ｌ３，Ｌ４からなる。ゲートバ
イアス回路Ｂ１は抵抗Ｒ１，Ｒ４からなり、ゲートバイ
アス回路Ｂ２は抵抗Ｒ３，Ｒ５からなる。ゲートバイア
スノードｇ０には共通のゲートバイアスＶｇが印加され
る。なお、ゲートバイアスＶｇが０Ｖの場合には、抵抗
Ｒ１，Ｒ３は不要である。
【００５０】帰還回路ＦＢは、ＦＥＴ３１のゲートとド
レインとの間に直列に接続されたコンデンサＣ４および
抵抗Ｒ２からなる。この帰還回路ＦＢは、ＦＥＴ３１の
発振を防止する安定化回路として働く。ドレインバイア
ス回路Ｂ３は、線路Ｌ５およびコンデンサＣ５からな
る。ドレインバイアスノードｄ１にはドレインバイアス
Ｖｄ１が印加される。段間回路Ｍ２は、線路Ｌ６，Ｌ７
およびコンデンサＣ６，Ｃ７からなる。
レインとの間に直列に接続されたコンデンサＣ４および
抵抗Ｒ２からなる。この帰還回路ＦＢは、ＦＥＴ３１の
発振を防止する安定化回路として働く。ドレインバイア
ス回路Ｂ３は、線路Ｌ５およびコンデンサＣ５からな
る。ドレインバイアスノードｄ１にはドレインバイアス
Ｖｄ１が印加される。段間回路Ｍ２は、線路Ｌ６，Ｌ７
およびコンデンサＣ６，Ｃ７からなる。
【００５１】ドレインバイアス回路Ｂ４は、線路Ｌ８，
Ｌ９およびコンデンサＣ８，Ｃ１２からなる。ドレイン
バイアスノードｄ２にはドレインバイアスＶｄ２が印加
される。線路Ｌ８，Ｌ９およびコンデンサＣ１２は、λ
／４線路として働くとともに、所定の周波数成分を減衰
させるトラップ回路としても働く。なお、λは基本波の
周波数であり、λ／４線路は、基本波の周波数で開放状
態となりかつ第２高調波で短絡状態となる。出力整合回
路Ｍ３は、線路Ｌ１０，Ｌ１１およびコンデンサＣ１
０，Ｃ１１からなる。出力ノードＮＯから出力信号が取
り出される。
Ｌ９およびコンデンサＣ８，Ｃ１２からなる。ドレイン
バイアスノードｄ２にはドレインバイアスＶｄ２が印加
される。線路Ｌ８，Ｌ９およびコンデンサＣ１２は、λ
／４線路として働くとともに、所定の周波数成分を減衰
させるトラップ回路としても働く。なお、λは基本波の
周波数であり、λ／４線路は、基本波の周波数で開放状
態となりかつ第２高調波で短絡状態となる。出力整合回
路Ｍ３は、線路Ｌ１０，Ｌ１１およびコンデンサＣ１
０，Ｃ１１からなる。出力ノードＮＯから出力信号が取
り出される。
【００５２】図５は第１、第２および第３の実施例のモ
ジュール型集積回路装置に構成される２段増幅器の他の
例を示す回路図である。
ジュール型集積回路装置に構成される２段増幅器の他の
例を示す回路図である。
【００５３】図５の２段増幅器は、初段のＦＥＴ３１、
終段のＦＥＴ３２、入力整合回路Ｍ１、ゲートバイアス
回路Ｂ１，Ｂ２、ドレインバイアス回路Ｂ３，Ｂ４、段
間回路Ｍ２および出力整合回路Ｍ３を含む。ＦＥＴ３
１，３２は図１〜図３のＦＥＴチップ３に含まれる。入
力整合回路Ｍ１、ゲートバイアス回路Ｂ１，Ｂ２、ドレ
インバイアス回路Ｂ３，Ｂ４、段間回路Ｍ２および出力
整合回路Ｍ３は図１および図２の多層基板１または図３
のプリント配線基板１ａに構成される。
終段のＦＥＴ３２、入力整合回路Ｍ１、ゲートバイアス
回路Ｂ１，Ｂ２、ドレインバイアス回路Ｂ３，Ｂ４、段
間回路Ｍ２および出力整合回路Ｍ３を含む。ＦＥＴ３
１，３２は図１〜図３のＦＥＴチップ３に含まれる。入
力整合回路Ｍ１、ゲートバイアス回路Ｂ１，Ｂ２、ドレ
インバイアス回路Ｂ３，Ｂ４、段間回路Ｍ２および出力
整合回路Ｍ３は図１および図２の多層基板１または図３
のプリント配線基板１ａに構成される。
【００５４】入力ノードＮＩには入力信号が与えられ
る。入力整合回路Ｍ１は、コンデンサＣ６１，Ｃ６２，
Ｃ６３，Ｃ６４および線路Ｌ６１，Ｌ６２，Ｌ６３から
なる。ゲートバイアス回路Ｂ１は、抵抗Ｒ６１，Ｒ６４
および線路Ｌ６４，Ｌ６５からなる。ドレインバイアス
回路Ｂ３は、コンデンサＣ６５Ａ，Ｃ６５Ｂおよび線路
Ｌ６６，Ｌ６７からなる。段間回路Ｍ２は、コンデンサ
Ｃ６６，Ｃ６７および線路Ｌ６８，Ｌ６９，Ｌ７０から
なる。
る。入力整合回路Ｍ１は、コンデンサＣ６１，Ｃ６２，
Ｃ６３，Ｃ６４および線路Ｌ６１，Ｌ６２，Ｌ６３から
なる。ゲートバイアス回路Ｂ１は、抵抗Ｒ６１，Ｒ６４
および線路Ｌ６４，Ｌ６５からなる。ドレインバイアス
回路Ｂ３は、コンデンサＣ６５Ａ，Ｃ６５Ｂおよび線路
Ｌ６６，Ｌ６７からなる。段間回路Ｍ２は、コンデンサ
Ｃ６６，Ｃ６７および線路Ｌ６８，Ｌ６９，Ｌ７０から
なる。
【００５５】ゲートバイアス回路Ｂ２は、抵抗Ｒ６３，
Ｒ６５および線路Ｌ７１からなる。ドレインバイアス回
路Ｂ４は、コンデンサＣ６８，Ｃ６９Ａ，Ｃ６９Ｂおよ
び線路Ｌ７２，Ｌ７３，Ｌ７４からなる。出力整合回路
Ｍ３は、コンデンサＣ７０，Ｃ７１，Ｃ７２，Ｃ７３お
よび線路Ｌ７５，Ｌ７６，Ｌ７７，Ｌ７８，Ｌ７９から
なる。出力ノードＮＯから出力信号が取り出される。
Ｒ６５および線路Ｌ７１からなる。ドレインバイアス回
路Ｂ４は、コンデンサＣ６８，Ｃ６９Ａ，Ｃ６９Ｂおよ
び線路Ｌ７２，Ｌ７３，Ｌ７４からなる。出力整合回路
Ｍ３は、コンデンサＣ７０，Ｃ７１，Ｃ７２，Ｃ７３お
よび線路Ｌ７５，Ｌ７６，Ｌ７７，Ｌ７８，Ｌ７９から
なる。出力ノードＮＯから出力信号が取り出される。
【００５６】図６は図４の２段増幅器を第１または第２
の実施例のモジュール型集積回路装置により構成した場
合の平面図である。また、図７は図６のモジュール型集
積回路装置の第２層または第３層のプリント配線基板の
レイアウトパターン図、図８は図６のモジュール型集積
回路装置の第４層のプリント配線基板のレイアウトパタ
ーン図である。図９は図６のモジュール型集積回路装置
の第５層のプリント配線基板のレイアウトパターン図、
図１０は図６のモジュール型集積回路装置の第６層のプ
リント配線基板のレイアウトパターン図である。図１１
は図６のモジュール型集積回路装置の第６層のプリント
配線基板の裏面のレイアウトパターン図である。
の実施例のモジュール型集積回路装置により構成した場
合の平面図である。また、図７は図６のモジュール型集
積回路装置の第２層または第３層のプリント配線基板の
レイアウトパターン図、図８は図６のモジュール型集積
回路装置の第４層のプリント配線基板のレイアウトパタ
ーン図である。図９は図６のモジュール型集積回路装置
の第５層のプリント配線基板のレイアウトパターン図、
図１０は図６のモジュール型集積回路装置の第６層のプ
リント配線基板のレイアウトパターン図である。図１１
は図６のモジュール型集積回路装置の第６層のプリント
配線基板の裏面のレイアウトパターン図である。
【００５７】図６に示すように、第１層のプリント配線
基板１１上には、線路または接地導体を構成する配線パ
ターン１１０が形成され、コンデンサＣ１，Ｃ２，Ｃ４
〜Ｃ６，Ｃ８〜Ｃ１２および抵抗Ｒ１〜Ｒ５が実装され
ている。図６の例では、図４のコンデンサＣ３，Ｃ７の
容量値を０としている。すなわち、コンデンサＣ３，Ｃ
７は設けられていない。
基板１１上には、線路または接地導体を構成する配線パ
ターン１１０が形成され、コンデンサＣ１，Ｃ２，Ｃ４
〜Ｃ６，Ｃ８〜Ｃ１２および抵抗Ｒ１〜Ｒ５が実装され
ている。図６の例では、図４のコンデンサＣ３，Ｃ７の
容量値を０としている。すなわち、コンデンサＣ３，Ｃ
７は設けられていない。
【００５８】図６〜図８に示すように、第１層〜第４層
のプリント配線基板１１〜１４に開口部１７が設けられ
ている。本例では、開口部１７内の金属板２上に２つの
ＦＥＴチップ３ａ，３ｂが配置されている。開口部１７
内の金属板２、ＦＥＴチップ３ａ，３ｂおよびボンディ
ングワイヤ４は、シリコン系樹脂５でモールドされてい
る。
のプリント配線基板１１〜１４に開口部１７が設けられ
ている。本例では、開口部１７内の金属板２上に２つの
ＦＥＴチップ３ａ，３ｂが配置されている。開口部１７
内の金属板２、ＦＥＴチップ３ａ，３ｂおよびボンディ
ングワイヤ４は、シリコン系樹脂５でモールドされてい
る。
【００５９】図７〜図１０に示すように、第２層〜第６
層のプリント配線基板１１〜１６上にも、配線パターン
が形成されている。また、図１１に示すように、第６層
のプリント基板１６の裏面のほぼ全域には、金属からな
る接地導体パターン２００が形成されている。
層のプリント配線基板１１〜１６上にも、配線パターン
が形成されている。また、図１１に示すように、第６層
のプリント基板１６の裏面のほぼ全域には、金属からな
る接地導体パターン２００が形成されている。
【００６０】このモジュール型集積回路装置を他の基板
に実装する場合には、第６層のプリント配線基板１６の
裏面の接地導体パターン２００をはんだを用いて他の基
板上に接着する。
に実装する場合には、第６層のプリント配線基板１６の
裏面の接地導体パターン２００をはんだを用いて他の基
板上に接着する。
【００６１】図１２は図５の２段増幅器を第３の実施例
のモジュール型集積回路装置により構成した場合の平面
図である。また、図１３図１２のモジュール型集積回路
装置の底面図である。
のモジュール型集積回路装置により構成した場合の平面
図である。また、図１３図１２のモジュール型集積回路
装置の底面図である。
【００６２】図１２に示すように、プリント配線基板１
ａ上には、線路または接地導体を構成する配線パターン
１１０が形成され、コンデンサＣ６１〜Ｃ７３および抵
抗Ｒ６１，Ｒ６３〜Ｒ６５が実装されている。図１２の
例では、プリント配線基板１ａ上に２つの金属板２ａ，
２ｂが配置され、それらの金属板２ａ，２ｂ上にＦＥＴ
チップ３ａ，３ｂがそれぞれ配置されている。金属板２
ａ，２ｂ、ＦＥＴチップ３ａ，３ｂおよびボンディング
ワイヤ４は、シリコン系樹脂５でモールドされている。
ａ上には、線路または接地導体を構成する配線パターン
１１０が形成され、コンデンサＣ６１〜Ｃ７３および抵
抗Ｒ６１，Ｒ６３〜Ｒ６５が実装されている。図１２の
例では、プリント配線基板１ａ上に２つの金属板２ａ，
２ｂが配置され、それらの金属板２ａ，２ｂ上にＦＥＴ
チップ３ａ，３ｂがそれぞれ配置されている。金属板２
ａ，２ｂ、ＦＥＴチップ３ａ，３ｂおよびボンディング
ワイヤ４は、シリコン系樹脂５でモールドされている。
【００６３】図１３に示すように、プリント配線基板１
ａの裏面のほぼ全域には、金属からなる接地導体パター
ン２００が形成されている。特に、ＦＥＴチップ３ｂの
領域に対応するプリント配線基板１ａの裏面の領域を部
分的に取り囲むように、接地導体パーン２００にコの字
形抜きパターン３００が形成されている。コの字形抜き
パターン３００では、接地導体が除去されてプリント配
線基板１ａの裏面が露出している。コの字形抜きパター
ン３００の開口側は、プリント配線基板１ａの中央部に
近い方向を向いている。
ａの裏面のほぼ全域には、金属からなる接地導体パター
ン２００が形成されている。特に、ＦＥＴチップ３ｂの
領域に対応するプリント配線基板１ａの裏面の領域を部
分的に取り囲むように、接地導体パーン２００にコの字
形抜きパターン３００が形成されている。コの字形抜き
パターン３００では、接地導体が除去されてプリント配
線基板１ａの裏面が露出している。コの字形抜きパター
ン３００の開口側は、プリント配線基板１ａの中央部に
近い方向を向いている。
【００６４】このモジュール型集積回路装置を他の基板
に実装する場合には、プリント配線基板１ａの裏面の接
地導体パターン２００をはんだを用いて他の基板上に接
着する。この接地導体パターン２００の表面には、接着
性を高めるためにはんだに対する濡れ性を良くする処理
が施されている。
に実装する場合には、プリント配線基板１ａの裏面の接
地導体パターン２００をはんだを用いて他の基板上に接
着する。この接地導体パターン２００の表面には、接着
性を高めるためにはんだに対する濡れ性を良くする処理
が施されている。
【００６５】特に、ＦＥＴチップ３ｂの放熱性を高める
ためにＦＥＴチップ３ｂの裏面に対応する接地導体パタ
ーン２００の領域に十分な量のはんだを付与することが
好ましい。はんだの量が多いと、そのはんだは接地導体
パターン２００の表面に広がる。本例では、ＦＥＴチッ
プ３ｂの領域に対応するプリント配線基板１ａの裏面の
領域を部分的に取り囲むように接地導体パーン２００に
コの字形抜きパターン３００が形成されているので、は
んだの量が過剰であっても、コの字形抜きパターン３０
０ではんだの広がりが阻止され、そのはんだはコの字形
抜きパターン３００の開口側に広がる。
ためにＦＥＴチップ３ｂの裏面に対応する接地導体パタ
ーン２００の領域に十分な量のはんだを付与することが
好ましい。はんだの量が多いと、そのはんだは接地導体
パターン２００の表面に広がる。本例では、ＦＥＴチッ
プ３ｂの領域に対応するプリント配線基板１ａの裏面の
領域を部分的に取り囲むように接地導体パーン２００に
コの字形抜きパターン３００が形成されているので、は
んだの量が過剰であっても、コの字形抜きパターン３０
０ではんだの広がりが阻止され、そのはんだはコの字形
抜きパターン３００の開口側に広がる。
【００６６】コの字形抜きパターン３００の開口側がプ
リント配線基板１ａの中央部に近い方向を向いているの
で、はんだはプリント配線基板１ａの周辺部には広がら
ずにプリント配線基板１ａの中央部に集まる。そのた
め、はんだがプリント配線基板１ａの端部から流出して
接地導体パターン２００と他の端子とが短絡することが
防止される。
リント配線基板１ａの中央部に近い方向を向いているの
で、はんだはプリント配線基板１ａの周辺部には広がら
ずにプリント配線基板１ａの中央部に集まる。そのた
め、はんだがプリント配線基板１ａの端部から流出して
接地導体パターン２００と他の端子とが短絡することが
防止される。
【００６７】また、コの字形抜きパターン３００により
はんだがプリント配線基板１ａの中央部に集まりやすく
なるので、はんだが少量であっても、ＦＥＴチップ３ｂ
で発生した熱が接地導体パターン２００およびはんだを
通して他の基板に伝導しやすくなり、高い放熱効果が得
られる。したがって、発熱による素子の破壊や素子特性
の劣化が防止される。
はんだがプリント配線基板１ａの中央部に集まりやすく
なるので、はんだが少量であっても、ＦＥＴチップ３ｂ
で発生した熱が接地導体パターン２００およびはんだを
通して他の基板に伝導しやすくなり、高い放熱効果が得
られる。したがって、発熱による素子の破壊や素子特性
の劣化が防止される。
【００６８】これらの結果、はんだの量を精密に制御す
ることが必要なくなるので、歩留りが向上する。
ることが必要なくなるので、歩留りが向上する。
【００６９】なお、接地導体が除去された抜きパターン
の形状は、コの字形に限らず、Ｃ字形等の他の形状であ
ってもよい。
の形状は、コの字形に限らず、Ｃ字形等の他の形状であ
ってもよい。
【００７０】また、このような抜きパターンを多層基板
を用いた図６のモジュール型集積回路装置に適用しても
よい。これにより、さらに高い放熱効果が得られ、発熱
による素子の破壊や素子特性の劣化が防止される。
を用いた図６のモジュール型集積回路装置に適用しても
よい。これにより、さらに高い放熱効果が得られ、発熱
による素子の破壊や素子特性の劣化が防止される。
【００７１】
【実施例】ここで、実施例および比較例のモジュール型
集積回路装置を作製し、高周波特性を比較した。
集積回路装置を作製し、高周波特性を比較した。
【００７２】実施例のモジュール型集積回路装置は図２
および図６〜図１２に示した構造を有する。シリコン系
樹脂５としては、電気的保護および機械的保護を目的と
して使用されるシリコーン系ゴム材を用いた。このシリ
コーン系ゴム材の熱伝導率は０．１８Ｗ／ｍ・Ｋであ
り、空気の熱伝導率０．０２６Ｗ／ｍ・Ｋに比べて１桁
高くなっている。金属板２としては、Ｃｕからなる板を
用いた。Ｃｕの熱伝導率は３８１Ｗ／ｍ・Ｋであり、ア
ルミナの熱伝導率は２１Ｗ／ｍ・Ｋに比べて１桁高くな
っている。
および図６〜図１２に示した構造を有する。シリコン系
樹脂５としては、電気的保護および機械的保護を目的と
して使用されるシリコーン系ゴム材を用いた。このシリ
コーン系ゴム材の熱伝導率は０．１８Ｗ／ｍ・Ｋであ
り、空気の熱伝導率０．０２６Ｗ／ｍ・Ｋに比べて１桁
高くなっている。金属板２としては、Ｃｕからなる板を
用いた。Ｃｕの熱伝導率は３８１Ｗ／ｍ・Ｋであり、ア
ルミナの熱伝導率は２１Ｗ／ｍ・Ｋに比べて１桁高くな
っている。
【００７３】ＦＥＴチップ３としては、周波数１．４５
ＧＨｚでの最大安定利得（ＭＳＧ：Maximum Stable Gai
n ）が１８ｄＢであるＦＥＴチップを用いた。なお、Ｍ
ＳＧは、Ｓ21（順方向変換電力利得）とＳ12（逆方向変
換電力利得）との比（Ｓ21／Ｓ12）である。
ＧＨｚでの最大安定利得（ＭＳＧ：Maximum Stable Gai
n ）が１８ｄＢであるＦＥＴチップを用いた。なお、Ｍ
ＳＧは、Ｓ21（順方向変換電力利得）とＳ12（逆方向変
換電力利得）との比（Ｓ21／Ｓ12）である。
【００７４】比較例のモジュール型集積回路装置として
は、セラミックス系配線基板上に実施例と同じ周波数特
性を有するＦＥＴチップを直接配置し、エポキシ系樹脂
でモールドしたものを用いた。
は、セラミックス系配線基板上に実施例と同じ周波数特
性を有するＦＥＴチップを直接配置し、エポキシ系樹脂
でモールドしたものを用いた。
【００７５】比較例のモジュール型集積回路装置では、
ＦＥＴチップをエポキシ系樹脂でモールドすることによ
り、周波数１．４５ＧＨｚでのＭＳＧが１８ｄＢから１
ｄＢ低下した。これは、エポキシ系樹脂の誘電損失が大
きいために高周波領域での利得が低下したものと考えら
れる。
ＦＥＴチップをエポキシ系樹脂でモールドすることによ
り、周波数１．４５ＧＨｚでのＭＳＧが１８ｄＢから１
ｄＢ低下した。これは、エポキシ系樹脂の誘電損失が大
きいために高周波領域での利得が低下したものと考えら
れる。
【００７６】一方、実施例のモジュール型集積回路装置
では、ＦＥＴチップをシリコーン系ゴム材でモールドし
ても周波数１．４５ＧＨｚでのＭＳＧが１８ｄＢのまま
変化しなかった。また、ＦＥＴチップの発熱による割れ
も生じなかった。これは、シリコーン系ゴム材は、誘電
損失が小さく、かつゴム状で柔らかいためであると考え
られる。
では、ＦＥＴチップをシリコーン系ゴム材でモールドし
ても周波数１．４５ＧＨｚでのＭＳＧが１８ｄＢのまま
変化しなかった。また、ＦＥＴチップの発熱による割れ
も生じなかった。これは、シリコーン系ゴム材は、誘電
損失が小さく、かつゴム状で柔らかいためであると考え
られる。
【図１】本発明の第１の実施例におけるモジュール型集
積回路装置の模式的断面図である。
積回路装置の模式的断面図である。
【図２】本発明の第２の実施例におけるモジュール型集
積回路装置の模式的断面図である。
積回路装置の模式的断面図である。
【図３】本発明の第３の実施例におけるモジュール型集
積回路装置の模式的断面図である。
積回路装置の模式的断面図である。
【図４】第１〜第３の実施例のモジュール型集積回路装
置に構成される２段増幅器の一例を示す回路図である。
置に構成される２段増幅器の一例を示す回路図である。
【図５】第１〜第３の実施例のモジュール型集積回路装
置に構成される２段増幅器の他の例を示す回路図であ
る。
置に構成される２段増幅器の他の例を示す回路図であ
る。
【図６】図４の２段増幅器を第１または第２の実施例の
モジュール型集積回路装置により構成した場合の平面図
である。
モジュール型集積回路装置により構成した場合の平面図
である。
【図７】図６のモジュール型集積回路装置の第２層また
は第３層のプリント配線基板のレイアウトパターン図で
ある。
は第３層のプリント配線基板のレイアウトパターン図で
ある。
【図８】図６のモジュール型集積回路装置の第４層のプ
リント配線基板のレイアウトパターン図である。
リント配線基板のレイアウトパターン図である。
【図９】図６のモジュール型集積回路装置の第５層のプ
リント配線基板のレイアウトパターン図である。
リント配線基板のレイアウトパターン図である。
【図１０】図６のモジュール型集積回路装置の第６層の
プリント配線基板のレイアウトパターン図である。
プリント配線基板のレイアウトパターン図である。
【図１１】図６のモジュール型集積回路装置の第６層の
プリント配線基板の裏面のレイアウトパターン図であ
る。
プリント配線基板の裏面のレイアウトパターン図であ
る。
【図１２】図５の２段増幅器を第３の実施例のモジュー
ル型集積回路装置により構成した場合の平面図である。
ル型集積回路装置により構成した場合の平面図である。
【図１３】図１２のモジュール型集積回路装置の底面図
である。
である。
１ 多層基板
１ａ，１１〜１６ プリント配線基板
２，２ａ，２ｂ 金属板
３，３ａ，３ｂ ＦＥＴチップ
４ ボンディングワイヤ
５ シリコン系樹脂
３１，３２ ＦＥＴ
１１０ チップ部品
１１０ 配線パターン
２００ 接地導体パターン
３００ コの字形抜きパターン
Claims (2)
- 【請求項１】 配線層を有する配線基板にトランジスタ
を含む半導体チップが配置されたモジュール型集積回路
装置において、前記配線基板の裏面に導電性パターンが
形成され、前記半導体チップの領域に対応する前記導電
性パターンの領域の周囲を部分的に取り囲むように前記
導電性パターンが除去された抜きパターンが形成され、前記抜きパターンは、前記配線基板の周辺部に近い箇所
で連続し、前記配線基板の中央部に近い箇所で途切れて
いる モジュール型集積回路装置。 - 【請求項２】 前記抜きパターンは、コの字又はＣの
字形状である請求項１に記載のモジュール型集積回路装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03183798A JP3392744B2 (ja) | 1998-02-13 | 1998-02-13 | モジュール型集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03183798A JP3392744B2 (ja) | 1998-02-13 | 1998-02-13 | モジュール型集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11233675A JPH11233675A (ja) | 1999-08-27 |
| JP3392744B2 true JP3392744B2 (ja) | 2003-03-31 |
Family
ID=12342183
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03183798A Expired - Fee Related JP3392744B2 (ja) | 1998-02-13 | 1998-02-13 | モジュール型集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3392744B2 (ja) |
-
1998
- 1998-02-13 JP JP03183798A patent/JP3392744B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11233675A (ja) | 1999-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5796165A (en) | High-frequency integrated circuit device having a multilayer structure | |
| US10950569B2 (en) | High frequency module and communication device | |
| KR20240005847A (ko) | 집적 수동 디바이스(ipd) 컴포넌트 및 이를 구현하기 위한 패키지 및 프로세스 | |
| JP2018085613A (ja) | 半導体装置 | |
| US7078797B2 (en) | Hybrid integrated circuit device | |
| JPH10242377A (ja) | 高周波電力増幅器モジュール | |
| JP6615414B1 (ja) | 高周波増幅器および高周波増幅器モジュール | |
| JPH05167302A (ja) | 高周波電力増幅回路装置およびそれを含む高周波モジュール | |
| JP3515854B2 (ja) | 高周波電力増幅回路装置 | |
| JP2728322B2 (ja) | 半導体装置 | |
| JP3392744B2 (ja) | モジュール型集積回路装置 | |
| JP3744828B2 (ja) | 半導体装置 | |
| JP7281061B2 (ja) | 半導体装置 | |
| JP2010186959A (ja) | 半導体パッケージおよびその作製方法 | |
| JPH09213730A (ja) | 高周波用モジュール基板およびそれを用いた高周波電力増幅モジュール | |
| WO1999054935A1 (fr) | Dispositif portable de telecommunications | |
| JP2010183100A (ja) | 半導体増幅器 | |
| JP2000133765A (ja) | 高周波集積回路装置 | |
| JPH10321762A (ja) | 半導体装置 | |
| TW201324695A (zh) | 半導體裝置 | |
| JP5720261B2 (ja) | 電子回路及び送受信システム | |
| JPH05167218A (ja) | 電力増幅器の実装構造 | |
| US20230420439A1 (en) | Silicon carbide based integrated passive devices for impedence matching of radio frequency power devices and process of implementing the same | |
| JPH043498A (ja) | 直実装電力増幅器 | |
| JPH10308471A (ja) | 混成集積回路装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |