JPS6043022B2 - マイクロ波装置モジュ−ル - Google Patents
マイクロ波装置モジュ−ルInfo
- Publication number
- JPS6043022B2 JPS6043022B2 JP55152506A JP15250680A JPS6043022B2 JP S6043022 B2 JPS6043022 B2 JP S6043022B2 JP 55152506 A JP55152506 A JP 55152506A JP 15250680 A JP15250680 A JP 15250680A JP S6043022 B2 JPS6043022 B2 JP S6043022B2
- Authority
- JP
- Japan
- Prior art keywords
- microwave device
- microwave
- device module
- circuit
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Microwave Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明はマイクロ波装置モジュールの構造に係り、特
にマイクロ波装置モジュールに於ける共振防止構造に関
する。
にマイクロ波装置モジュールに於ける共振防止構造に関
する。
例えばフラット型インライン構造のパッケージを用い
て形成されたマイクロ波装置モジュールは第１図にその
蓋を取つた状態に於ける一例の外観を示したように、取
付けネジ孔１を有し、無酸素銅からなる金属基体２上に
、絶縁基板３を設け、その上に絶縁枠４が設けられてい
る。
て形成されたマイクロ波装置モジュールは第１図にその
蓋を取つた状態に於ける一例の外観を示したように、取
付けネジ孔１を有し、無酸素銅からなる金属基体２上に
、絶縁基板３を設け、その上に絶縁枠４が設けられてい
る。
そしてこの絶縁枠４と絶縁枠上に接着される蓋（図示せ
す）によりマイクロ波装置の封止が行なわれる。絶縁基
板３にはマイクロ波装置の集積回路基板収容部が設けら
れ、ここにＧａＡｓＦＥＴなどの増幅素子及びこれに附
属するインダクタやキャパシタ等からなるバイヤス回路
、インピーダンス整合回路及び信号分岐・合成回路等か
ら構成されるマイクロ波増幅器等のマイクロ波装置５が
塔載されてなつている。（図に於いて６ａ、６ｂ、６ｃ
は外部接続端子を表わす）そしてこのようなマイクロ波
装置モジュールは極めて小型に形成されることが特徴で
ある。 然し上記のように極めて小型に形成された従来
のマイクロ波装置モジュールに於いては、高周波回路と
直流バイアス端子の間に電気的結合があり、例えばマイ
クロ波広帯域増幅器に於いては帯域内に共振が発生しや
すく、第２図に示すように利得特性７にきれつ８が生じ
、マイクロ波装置モジュールの出力信号を歪ませるとい
う問題があつた。
す）によりマイクロ波装置の封止が行なわれる。絶縁基
板３にはマイクロ波装置の集積回路基板収容部が設けら
れ、ここにＧａＡｓＦＥＴなどの増幅素子及びこれに附
属するインダクタやキャパシタ等からなるバイヤス回路
、インピーダンス整合回路及び信号分岐・合成回路等か
ら構成されるマイクロ波増幅器等のマイクロ波装置５が
塔載されてなつている。（図に於いて６ａ、６ｂ、６ｃ
は外部接続端子を表わす）そしてこのようなマイクロ波
装置モジュールは極めて小型に形成されることが特徴で
ある。 然し上記のように極めて小型に形成された従来
のマイクロ波装置モジュールに於いては、高周波回路と
直流バイアス端子の間に電気的結合があり、例えばマイ
クロ波広帯域増幅器に於いては帯域内に共振が発生しや
すく、第２図に示すように利得特性７にきれつ８が生じ
、マイクロ波装置モジュールの出力信号を歪ませるとい
う問題があつた。
（図に於いてｇは利得、ｆは周波数） 本発明は上記問
題点を除去することを目的とし、マイクロ波装置モジュ
ールの直流バイアス端子に、該単子上に誘起されるマイ
クロ波信号を吸収する回路を接続した、超高周波領域に
及ふ広帯域に於いて無共振のマイクロ波装置モジュール
を堤供する。
題点を除去することを目的とし、マイクロ波装置モジュ
ールの直流バイアス端子に、該単子上に誘起されるマイ
クロ波信号を吸収する回路を接続した、超高周波領域に
及ふ広帯域に於いて無共振のマイクロ波装置モジュール
を堤供する。
即ち本発明はマイクロ波増幅素子及びこれに付属する
直流バイアス回路、インピーダンス整合回路及び信号分
岐・合成回路が、同一パッケージ内に収容されるマイク
ロ波装置モジュールに於いて、該パッケージ内にマイク
ロ波装置モジュールの直流バイアス端子と直かに接続す
る抵抗及びコンデンサからなる共振防止回路を設けたこ
とを特徴とする。
直流バイアス回路、インピーダンス整合回路及び信号分
岐・合成回路が、同一パッケージ内に収容されるマイク
ロ波装置モジュールに於いて、該パッケージ内にマイク
ロ波装置モジュールの直流バイアス端子と直かに接続す
る抵抗及びコンデンサからなる共振防止回路を設けたこ
とを特徴とする。
以下本発明を第３図に示す本発明のマイクロ波装置モ
ジュールに於ける共振防止回路構造の第１の実施例の断
面図、第４図に示す同じく第２の実施例の断面図、第５
図に示す同じく第３の実施例の上面図、及び第６図に示
す本発明の一実施例に於ける利得特性図を用いて詳細に
説明する。
ジュールに於ける共振防止回路構造の第１の実施例の断
面図、第４図に示す同じく第２の実施例の断面図、第５
図に示す同じく第３の実施例の上面図、及び第６図に示
す本発明の一実施例に於ける利得特性図を用いて詳細に
説明する。
即ち共振防止回路構造の第１の実施例に於ては第３図に
示すように、絶縁基板３上に形成されている直流バイヤ
ス端子９に近い位置に於いてパッケージ内に表出してい
る金属基体２からなるアース面Ｇ上に、誘電体基板Ｃに
より該アース面Ｇと絶縁されており、２０〜７０〔Ω〕
程度の抵抗値を有する窒化タンタル等の皮膜抵抗Ｒから
なるチップ状抵抗１０がメタライズ層Ｍを介してろう付
け１３されており更にシリコン或るいは金属の酸化膜０
Ｘ等で形成されており、１０〜５０ＣｐＦ〕程度のキャ
パシティを有してなるチップ状コンデンサ１２が下部電
極１１を介してろう付け１３されている。そして直流バ
イヤス端子９とチップ状抵抗１０の一方の電極１牡チッ
プ状抵抗１０の他方の電極１５とチップ状コンデンサ１
２の一方の電極１６が、それぞれ金等の細線１７により
接続され、直流バイアス端子９が交流的にアースされて
なつている。（図に於て４は絶縁枠、１７″は他の回路
に接続される金の細線を示す。）又第２の実施例に於て
は第４図に示すように、直流バイアス端子９に近い位置
に於てパッケージ内に表出している金属基体２面（アー
ス面Ｇ）に、厚さ方向の抵抗値が２０〜７０〔Ω〕程度
の半導体基板Ｓ上に、該半導体の酸化膜０Ｘによる１０
〜５０ＣＰＦ〕程度のコンデンサが形成されてなる半．
導体チップ１８が下部電極１９を介してろう付け１３さ
れ、直流バイアス端子９と該半導体チップ１８の上部電
極２０とが金の細線１７等により接続されてなつている
。
示すように、絶縁基板３上に形成されている直流バイヤ
ス端子９に近い位置に於いてパッケージ内に表出してい
る金属基体２からなるアース面Ｇ上に、誘電体基板Ｃに
より該アース面Ｇと絶縁されており、２０〜７０〔Ω〕
程度の抵抗値を有する窒化タンタル等の皮膜抵抗Ｒから
なるチップ状抵抗１０がメタライズ層Ｍを介してろう付
け１３されており更にシリコン或るいは金属の酸化膜０
Ｘ等で形成されており、１０〜５０ＣｐＦ〕程度のキャ
パシティを有してなるチップ状コンデンサ１２が下部電
極１１を介してろう付け１３されている。そして直流バ
イヤス端子９とチップ状抵抗１０の一方の電極１牡チッ
プ状抵抗１０の他方の電極１５とチップ状コンデンサ１
２の一方の電極１６が、それぞれ金等の細線１７により
接続され、直流バイアス端子９が交流的にアースされて
なつている。（図に於て４は絶縁枠、１７″は他の回路
に接続される金の細線を示す。）又第２の実施例に於て
は第４図に示すように、直流バイアス端子９に近い位置
に於てパッケージ内に表出している金属基体２面（アー
ス面Ｇ）に、厚さ方向の抵抗値が２０〜７０〔Ω〕程度
の半導体基板Ｓ上に、該半導体の酸化膜０Ｘによる１０
〜５０ＣＰＦ〕程度のコンデンサが形成されてなる半．
導体チップ１８が下部電極１９を介してろう付け１３さ
れ、直流バイアス端子９と該半導体チップ１８の上部電
極２０とが金の細線１７等により接続されてなつている
。
（図に於いて３は絶縁基板、４は絶縁枠、１７″は他の
回路に接続される．金の細線）更に第３の実施例に於て
は第５図に示すように他の回路２１と同一の誘電体基板
２２上に通常の薄膜技術を用いて窒化タンタル等からな
る２０〜７０〔Ω〕程度の薄膜抵抗２３及び１０〜５０
ＣｐＦ〕程度・の薄膜コンデンサ２４が形成されており
、直流バイアス端子９と薄膜抵抗２３の一方の電極２５
、薄膜抵抗２３の他方の電極２６と薄膜コンデンサ２４
の一方の電極２７、及び薄膜コンデンサ２４の他方の電
極２８とアースＧ面である金属基体２の表出部がそれぞ
れ金の細線１７等により接続されてなつている。（図に
於て３は絶縁基板、４は絶縁枠、１７″は他の回路に接
続される金の細線）更に又他の実施例としては図示しな
いが、印刷法を用いて上記第３の実施例と同様に誘電体
基板上に抵抗及びコンデンサを形成する方法もある。
回路に接続される．金の細線）更に第３の実施例に於て
は第５図に示すように他の回路２１と同一の誘電体基板
２２上に通常の薄膜技術を用いて窒化タンタル等からな
る２０〜７０〔Ω〕程度の薄膜抵抗２３及び１０〜５０
ＣｐＦ〕程度・の薄膜コンデンサ２４が形成されており
、直流バイアス端子９と薄膜抵抗２３の一方の電極２５
、薄膜抵抗２３の他方の電極２６と薄膜コンデンサ２４
の一方の電極２７、及び薄膜コンデンサ２４の他方の電
極２８とアースＧ面である金属基体２の表出部がそれぞ
れ金の細線１７等により接続されてなつている。（図に
於て３は絶縁基板、４は絶縁枠、１７″は他の回路に接
続される金の細線）更に又他の実施例としては図示しな
いが、印刷法を用いて上記第３の実施例と同様に誘電体
基板上に抵抗及びコンデンサを形成する方法もある。
上記種々の実施例にしたように、本発明のマイｌクロ波
装置モジュールに於ては、直流バイアス端子が抵抗及び
コンデンサを介して交流的にアースされているので、直
流バイアス端子に誘導されるマイクロ波信号は前記抵抗
を介してアース面に総て吸収される。従つて本発明の構
造を有するマイークロ波装置モジュールに於ては、直流
バイアスにマイクロ波電力が重視して共振を起すことが
なくなり、第６図に示すように超高周波領域に及ぶ高帯
域にわたつてきれつのない利得特性が得られる。（図に
於てｇは利得、ｆは周波数）上記実施例に於ては本発明
をフラット型インライン方式のパッケージ構造を有する
マイクロ波装置モジュールについて説明したが本発明は
ＴＯ型或いはＤル型のパッケージ構造のものにも適用で
きる。
装置モジュールに於ては、直流バイアス端子が抵抗及び
コンデンサを介して交流的にアースされているので、直
流バイアス端子に誘導されるマイクロ波信号は前記抵抗
を介してアース面に総て吸収される。従つて本発明の構
造を有するマイークロ波装置モジュールに於ては、直流
バイアスにマイクロ波電力が重視して共振を起すことが
なくなり、第６図に示すように超高周波領域に及ぶ高帯
域にわたつてきれつのない利得特性が得られる。（図に
於てｇは利得、ｆは周波数）上記実施例に於ては本発明
をフラット型インライン方式のパッケージ構造を有する
マイクロ波装置モジュールについて説明したが本発明は
ＴＯ型或いはＤル型のパッケージ構造のものにも適用で
きる。
以上説明したように本発明によれば、広域帯にわたつて
利得特性の安定した小型のマイクロ波装置モジュールが
得られるので、マイクロ波通信装置の小型化、高信頼化
が図れる。
利得特性の安定した小型のマイクロ波装置モジュールが
得られるので、マイクロ波通信装置の小型化、高信頼化
が図れる。
第１図はマイクロ波装置モジュールに於ける一例の外観
斜視図、第２図は従来のマイクロ波装置モジュールに於
ける利得特性図、第３図は本発明のマイクロ波モジュー
ルに於ける共振防止回路構造の第１の実施例の断面図、
第４図は同じく第２の実施例の断面図、第５図は同じく
第３の実施例の上面図で、第６図は本発明の一実施例に
於ける利得特性図である。 図において、１はネジ孔、２は金属基体、３は絶縁基板
、４は絶縁枠、５はマイクロ波装置、６ａ，６ｂ，６ｃ
は外部接続端子、７は利得特性、８はきれつ、９は直流
バイアス端子、１０はチップ状抵抗、１１，１４，１５
，１６，１９，２０，２５，２６，２７，２８は電極、
１２はチップ状コンデンサ、１３はろう付け、１７，１
７″は金の細線、１８は半導体チップ、２１は他の回路
、２２は誘電体基板、２３は薄膜抵抗、２４は薄膜コン
デンサ、Ｇはアース面、Ｒは皮膜抵抗、Ｍはメタライズ
層、０Ｘは酸化膜、Ｓは半導体基板、ｇは利得、ｆは周
波数を示す。
斜視図、第２図は従来のマイクロ波装置モジュールに於
ける利得特性図、第３図は本発明のマイクロ波モジュー
ルに於ける共振防止回路構造の第１の実施例の断面図、
第４図は同じく第２の実施例の断面図、第５図は同じく
第３の実施例の上面図で、第６図は本発明の一実施例に
於ける利得特性図である。 図において、１はネジ孔、２は金属基体、３は絶縁基板
、４は絶縁枠、５はマイクロ波装置、６ａ，６ｂ，６ｃ
は外部接続端子、７は利得特性、８はきれつ、９は直流
バイアス端子、１０はチップ状抵抗、１１，１４，１５
，１６，１９，２０，２５，２６，２７，２８は電極、
１２はチップ状コンデンサ、１３はろう付け、１７，１
７″は金の細線、１８は半導体チップ、２１は他の回路
、２２は誘電体基板、２３は薄膜抵抗、２４は薄膜コン
デンサ、Ｇはアース面、Ｒは皮膜抵抗、Ｍはメタライズ
層、０Ｘは酸化膜、Ｓは半導体基板、ｇは利得、ｆは周
波数を示す。
Claims (1)
- １ マイクロ波増幅素子及びこれに付属する直流バイア
ス回路、インピーダンス整合回路及び信号分岐・合成回
路が、同一パッケージ内に収容されるマイクロ波装置モ
ジュールに於て、該パッケージ内にマイクロ波装置モジ
ュールの直流バイアス端子と直かに接続する抵抗及びコ
ンデンサからなる共振防止回路を設けたことを特徴とす
るマイクロ波装置モジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55152506A JPS6043022B2 (ja) | 1980-10-30 | 1980-10-30 | マイクロ波装置モジュ−ル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55152506A JPS6043022B2 (ja) | 1980-10-30 | 1980-10-30 | マイクロ波装置モジュ−ル |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5775446A JPS5775446A (en) | 1982-05-12 |
| JPS6043022B2 true JPS6043022B2 (ja) | 1985-09-26 |
Family
ID=15541939
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55152506A Expired JPS6043022B2 (ja) | 1980-10-30 | 1980-10-30 | マイクロ波装置モジュ−ル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6043022B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1005809B (zh) * | 1985-04-01 | 1989-11-15 | 于志伟 | 可集成化的高频宽带超线性放大器及其制造方法 |
| US4975761A (en) * | 1989-09-05 | 1990-12-04 | Advanced Micro Devices, Inc. | High performance plastic encapsulated package for integrated circuit die |
| JP3850325B2 (ja) * | 2002-03-27 | 2006-11-29 | 株式会社東芝 | マイクロ波集積回路 |
-
1980
- 1980-10-30 JP JP55152506A patent/JPS6043022B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5775446A (en) | 1982-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6352781B2 (ja) | ||
| JPH0786460A (ja) | 半導体装置 | |
| EP0117434A1 (en) | Hybrid microwave subsystem | |
| JPH0318112A (ja) | チップ型ノイズフィルタの取付け構造 | |
| JPS6043022B2 (ja) | マイクロ波装置モジュ−ル | |
| US5847934A (en) | Hybrid integrated circuit | |
| JP2880023B2 (ja) | 高周波トランジスタ回路 | |
| JPS6364081B2 (ja) | ||
| JPH05211279A (ja) | 混成集積回路 | |
| JPS5861652A (ja) | 半導体装置 | |
| CA1134489A (en) | High frequency semiconductor device | |
| JPS605055B2 (ja) | 半導体装置 | |
| JP2556044Y2 (ja) | 電子素子搭載基板 | |
| JP2982561B2 (ja) | チップ貫通コンデンサ | |
| JPS5834758Y2 (ja) | マイクロ波装置用パツケ−ジ | |
| JPS60178704A (ja) | 膜回路型半導体装置 | |
| JPS6032749Y2 (ja) | チップ形静電容量素子 | |
| JPH0445247Y2 (ja) | ||
| JP2701644B2 (ja) | 半導体装置 | |
| JP2867723B2 (ja) | チップ形三端子コンデンサ | |
| JP2580291B2 (ja) | 半導体装置 | |
| JP2541336B2 (ja) | 集積回路装置の接続方法 | |
| JPH0722914Y2 (ja) | インターフェイスモジュール | |
| JPH02140969A (ja) | 半導体集積回路装置 | |
| JPH05299570A (ja) | 半導体装置 |