JPS60178704A - 膜回路型半導体装置 - Google Patents
膜回路型半導体装置Info
- Publication number
- JPS60178704A JPS60178704A JP3345984A JP3345984A JPS60178704A JP S60178704 A JPS60178704 A JP S60178704A JP 3345984 A JP3345984 A JP 3345984A JP 3345984 A JP3345984 A JP 3345984A JP S60178704 A JPS60178704 A JP S60178704A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- terminal
- bar
- film circuit
- gold wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P3/00—Waveguides; Transmission lines of the waveguide type
- H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
- H01P3/08—Microstrips; Strip lines
Landscapes
- Waveguides (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明は、膜回路集積回路、特に超高周波数での使用に
適しｆ′ｃ課回路型半導体増幅器の構造に関する。
適しｆ′ｃ課回路型半導体増幅器の構造に関する。
（従来技術）
現在、超高周波数帯の増幅器は、より高い周波数でより
高性能を出す事が熱望されており、現状では、使用され
る能動素子の有する機能の限界で使用されているのが笑
状である。そのため、増幅器機能全劣化させる要因は能
動素子を封入する答器の構造や配線構造に基づくものが
ほとんどである０例えば金庫の熱圧層等に依る配線長の
ばらつきに起因する整合回路のインピーダンスの設計値
からのずれ、特にパッケージ端子部での不整合性に因る
損失等であり、かかる損失は最少にする必要がある。こ
のパッケージ端子部の端子構造及び端子と膜回路基板間
の金線熱圧着等に依る配線形状は、能動素子の優劣の差
をはるかに上回る程の損失を発生する箇所であり、改善
を熱望されている。
高性能を出す事が熱望されており、現状では、使用され
る能動素子の有する機能の限界で使用されているのが笑
状である。そのため、増幅器機能全劣化させる要因は能
動素子を封入する答器の構造や配線構造に基づくものが
ほとんどである０例えば金庫の熱圧層等に依る配線長の
ばらつきに起因する整合回路のインピーダンスの設計値
からのずれ、特にパッケージ端子部での不整合性に因る
損失等であり、かかる損失は最少にする必要がある。こ
のパッケージ端子部の端子構造及び端子と膜回路基板間
の金線熱圧着等に依る配線形状は、能動素子の優劣の差
をはるかに上回る程の損失を発生する箇所であり、改善
を熱望されている。
第１図は、従来より用いられている膜回路型増幅器の断
面図である。膜回路基板１と能動素子２は例えば銅に金
メッキを施したパッケージ３に口−付けされ、パッケー
ジ端子５．膜回路基板１、能動菓子２間は各々例えば金
線６を熱圧着する事で配線されている。パッケージ端子
５は、パッケージ３と例えばバラス等の絶縁物４により
整合性を考慮した上で絶縁されている。しかし、パッケ
ージ製作上端子５の位置精度は他の切口１］箇所と比べ
て劣る。この端子５の位置ばらつきは、端子５と膜回路
基板１間の配線長にそのまま影響する。
面図である。膜回路基板１と能動素子２は例えば銅に金
メッキを施したパッケージ３に口−付けされ、パッケー
ジ端子５．膜回路基板１、能動菓子２間は各々例えば金
線６を熱圧着する事で配線されている。パッケージ端子
５は、パッケージ３と例えばバラス等の絶縁物４により
整合性を考慮した上で絶縁されている。しかし、パッケ
ージ製作上端子５の位置精度は他の切口１］箇所と比べ
て劣る。この端子５の位置ばらつきは、端子５と膜回路
基板１間の配線長にそのまま影響する。
従来、超高周波数帯用増幅器に於いては、端子５と基板
１間の配縁はその長さが能動索子２と基板１間の配線よ
りも長くなされていた。このため、インダクタンスとし
ての影響が大きく、整合性を劣化させていた。また、端
子５と基板１間の配線６の端子５及び基板１との接続部
に於いては、端子５及び基板１上の伝送線路間を配線６
でそのまま接続していた。このため、この部分で特性イ
ンピーダンスの乱れによる不整合を招いていた。さらに
、前記配７線長が大きくばらつく事は、その影響が大き
い事から、膜回路基板１上ｃＯ整合回路の設計性をも悪
くし、整合回路損失を増大させる挙となシ、雑音指数全
劣化させ、帯域を狭帯化する等の超萬周波特性の劣化を
もたらしていた。
１間の配縁はその長さが能動索子２と基板１間の配線よ
りも長くなされていた。このため、インダクタンスとし
ての影響が大きく、整合性を劣化させていた。また、端
子５と基板１間の配線６の端子５及び基板１との接続部
に於いては、端子５及び基板１上の伝送線路間を配線６
でそのまま接続していた。このため、この部分で特性イ
ンピーダンスの乱れによる不整合を招いていた。さらに
、前記配７線長が大きくばらつく事は、その影響が大き
い事から、膜回路基板１上ｃＯ整合回路の設計性をも悪
くし、整合回路損失を増大させる挙となシ、雑音指数全
劣化させ、帯域を狭帯化する等の超萬周波特性の劣化を
もたらしていた。
（目的）
不発明の目的は、以上の欠点を解決し、損失が少く、筒
周波特性の良好な超高周波数帯用膜回路型増幅器を提供
する手にある。
周波特性の良好な超高周波数帯用膜回路型増幅器を提供
する手にある。
（構成）
不発明に依れば、能動菓子及びその機能全実現し得る整
合回路損失する＝回路基板が、金属又は磁器製の気密封
止を可能とするパッケージ内に構成された超高周波数帯
用膜回路型増幅器に於いて、このパッケージ全貫通する
超冒周波信号用端子と冒さ全回じくし得る厚さを有する
導体片を膜回路基板上に接着し、この導体片を介して外
部導出用端子と膜回路基板とを金線０熱圧看等に依る配
置尿法で接続した構造を有する超高周波数帯用膜回路型
増幅器が得られる。
合回路損失する＝回路基板が、金属又は磁器製の気密封
止を可能とするパッケージ内に構成された超高周波数帯
用膜回路型増幅器に於いて、このパッケージ全貫通する
超冒周波信号用端子と冒さ全回じくし得る厚さを有する
導体片を膜回路基板上に接着し、この導体片を介して外
部導出用端子と膜回路基板とを金線０熱圧看等に依る配
置尿法で接続した構造を有する超高周波数帯用膜回路型
増幅器が得られる。
（実施例）
以下、不発明の実施例を図面を参照して説明する。第２
図は、不発明の一実施例全説明する為の断面図である。
図は、不発明の一実施例全説明する為の断面図である。
同図に於いて、素子２はパ膜回路基板１間回路基板１．
外部導出端子５．ガラス４が第１図に示した従来の容器
と同様に構成されたものに取り付けられている。膜回路
基板１上の配雅には台形状をした導体片７を逆さに例え
はロー付は等に依り接着している。この導体片７の上表
面は外部導出端子５の上表面と同じになされている。導
体片７と端子５間は例えば金線６を熱圧着する等に依り
配線されている。導体片７の形状は。
外部導出端子５．ガラス４が第１図に示した従来の容器
と同様に構成されたものに取り付けられている。膜回路
基板１上の配雅には台形状をした導体片７を逆さに例え
はロー付は等に依り接着している。この導体片７の上表
面は外部導出端子５の上表面と同じになされている。導
体片７と端子５間は例えば金線６を熱圧着する等に依り
配線されている。導体片７の形状は。
例えば四角錘台形状とし、下面の一辺は外部導出端子５
０幅に対応させてせまく、上面の一辺は基板１上の配線
の腺路幅に対応させて厚くしている。
０幅に対応させてせまく、上面の一辺は基板１上の配線
の腺路幅に対応させて厚くしている。
かかる構成によれば、従来の金線熱圧着等に依り％直接
外部導出端子５と膜回路基板１とを配線する場合と比べ
、導体片７が金線等の配線上フィンダクタンスが小さい
事から、外部導出端子５と膜回路基板１間のインダクタ
ンスが低減する。また、外部導出端子５と導体片７の距
離が近い事から、配線長のばらつきも小さくなる。更に
、導体片７はエツチング等の方法で製作する事で形状に
大きな自由度があり、特性インピーダンスの乱れが最小
となる形状にする事が可能である。
外部導出端子５と膜回路基板１とを配線する場合と比べ
、導体片７が金線等の配線上フィンダクタンスが小さい
事から、外部導出端子５と膜回路基板１間のインダクタ
ンスが低減する。また、外部導出端子５と導体片７の距
離が近い事から、配線長のばらつきも小さくなる。更に
、導体片７はエツチング等の方法で製作する事で形状に
大きな自由度があり、特性インピーダンスの乱れが最小
となる形状にする事が可能である。
よって、不発明を実施した超高周波数帯用膜回路型増幅
器に於いては、能動素子、膜回路基板。
器に於いては、能動素子、膜回路基板。
パッケージ端子間の整合性が同上する為、低雑音。
広帯域、高利得の特性が実現される。
また、外部導出端子５と膜回路基板ｌとを金線等で配線
する場合に比べて、外部導出端子５と導体片７間の配線
は段差が小さくなる為１組み立てが容易となり、工数低
減及び歩留９回上の効果も合わせて実現できる。
する場合に比べて、外部導出端子５と導体片７間の配線
は段差が小さくなる為１組み立てが容易となり、工数低
減及び歩留９回上の効果も合わせて実現できる。
第１図は従来の膜回路型増幅器の断面図である。
第２図は不発明の一実施例を示す膜回路型増幅器の断面
図である。 １・・・・・・膜回路基板、２・・・・・・能動素子、
３・・・・・・パッケージ、４・・・・・・絶縁物、５
・・・・・・外＠導出端子。
図である。 １・・・・・・膜回路基板、２・・・・・・能動素子、
３・・・・・・パッケージ、４・・・・・・絶縁物、５
・・・・・・外＠導出端子。
Claims (1)
- 能動素子及びその機能を笑現する整合回路を有する膜回
路基板が金属又は磁器製のパ、ケージ円に封入された膜
回路型半導体装置に於いて、前記パッケージを貫通して
前記能動素子の電極を外部に導出する外部導出端子の上
表面と高さｋｌｌぼ同じくし得る厚さを有する導体片を
前記膜回路基板上の配蔵層に接層し、該導体片を介して
前記外部導出端子と前記膜回路基板の配嶽層間を接続し
た構造を有する膜回路型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3345984A JPS60178704A (ja) | 1984-02-24 | 1984-02-24 | 膜回路型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3345984A JPS60178704A (ja) | 1984-02-24 | 1984-02-24 | 膜回路型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60178704A true JPS60178704A (ja) | 1985-09-12 |
Family
ID=12387120
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3345984A Pending JPS60178704A (ja) | 1984-02-24 | 1984-02-24 | 膜回路型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60178704A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63108802A (ja) * | 1986-10-24 | 1988-05-13 | Murata Mfg Co Ltd | ピン端子取付構造 |
| US6054773A (en) * | 1997-03-28 | 2000-04-25 | Sony Corporation | Semiconductor device and method of manufacturing the same |
| JP2009287962A (ja) * | 2008-05-27 | 2009-12-10 | Toshiba Corp | 高周波回路モジュール測定冶具 |
-
1984
- 1984-02-24 JP JP3345984A patent/JPS60178704A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63108802A (ja) * | 1986-10-24 | 1988-05-13 | Murata Mfg Co Ltd | ピン端子取付構造 |
| US6054773A (en) * | 1997-03-28 | 2000-04-25 | Sony Corporation | Semiconductor device and method of manufacturing the same |
| JP2009287962A (ja) * | 2008-05-27 | 2009-12-10 | Toshiba Corp | 高周波回路モジュール測定冶具 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0457985A1 (en) | Microwave semiconductor device | |
| JP2536436B2 (ja) | モ―ルド型半導体装置 | |
| JPH04137655A (ja) | Ｉｃパッケージ | |
| JPS5931042A (ja) | 高周波高出力半導体装置 | |
| JPS60178704A (ja) | 膜回路型半導体装置 | |
| JPH04113648A (ja) | 半導体装置及びその評価方法 | |
| JP3438132B2 (ja) | 高周波デバイス用パッケージ | |
| JPS5895862A (ja) | 積層構造半導体装置 | |
| JP3601462B2 (ja) | 電子部品のパッケージ構造 | |
| JP3126503B2 (ja) | 半導体装置 | |
| JP4206185B2 (ja) | 高周波半導体装置 | |
| JP2534841B2 (ja) | マイクロ波集積回路用外囲器 | |
| JP3773803B2 (ja) | 半導体素子実装用パッケージおよび半導体素子実装方法 | |
| JPH05347324A (ja) | 半導体パッケージ | |
| TW201324695A (zh) | 半導體裝置 | |
| JPH01125959A (ja) | 高周波用パッケージ | |
| JPH0311923Y2 (ja) | ||
| US20230307331A1 (en) | Wiring substrate and electronic device | |
| JPS6043022B2 (ja) | マイクロ波装置モジュ−ル | |
| JPH10189825A (ja) | 高周波回路装置およびそれを用いた通信機器 | |
| JPS6236290Y2 (ja) | ||
| JPH0974152A (ja) | 半導体装置 | |
| JP2504051B2 (ja) | 電界効果トランジスタ | |
| JPH06260857A (ja) | 半導体装置 | |
| JPS6327859B2 (ja) |