JP2504051B2 - 電界効果トランジスタ - Google Patents
電界効果トランジスタInfo
- Publication number
- JP2504051B2 JP2504051B2 JP11845887A JP11845887A JP2504051B2 JP 2504051 B2 JP2504051 B2 JP 2504051B2 JP 11845887 A JP11845887 A JP 11845887A JP 11845887 A JP11845887 A JP 11845887A JP 2504051 B2 JP2504051 B2 JP 2504051B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- pattern
- bonding
- transistor
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電界効果トランジスタに関し、特に高周波用
内部整合回路をもった大電力GaAs電界効果トランジスタ
に関する。
内部整合回路をもった大電力GaAs電界効果トランジスタ
に関する。
従来、この種の電界効果トランジスタの内部整合回路
は、トランジスタから直接誘電体基板もしくはチップコ
ンデンサのメインパターンにAu線等のボンディングワイ
ヤで接続して設けられていた。
は、トランジスタから直接誘電体基板もしくはチップコ
ンデンサのメインパターンにAu線等のボンディングワイ
ヤで接続して設けられていた。
このトランジスタから誘電体基板又はチップコンデン
サへの金線等によるボンディングワイヤは、内部整合回
路を形成する際インダクタンスとして重要な役割りを成
すものであるが、上述の従来のボンディング方法では、
任意のインダグタンスを得ることがむずかしいという欠
点がある。
サへの金線等によるボンディングワイヤは、内部整合回
路を形成する際インダクタンスとして重要な役割りを成
すものであるが、上述の従来のボンディング方法では、
任意のインダグタンスを得ることがむずかしいという欠
点がある。
特に、大電力用電界効果トランジスタの場合、トラン
ジスタのチップサイズが大きく、１チップ内セル数が多
くなり、ボンディングワイヤもセル数と同じ本数必要に
なるため、大きいインダクタンスを得ることがよりむず
かしくなる。
ジスタのチップサイズが大きく、１チップ内セル数が多
くなり、ボンディングワイヤもセル数と同じ本数必要に
なるため、大きいインダクタンスを得ることがよりむず
かしくなる。
本発明の目的は、これらの欠点を解決し、誘電体基板
又はチップコンデンサ上のインターボンディングパター
ンを介することにより、ボンディングワイヤ長のみなら
ず、ボンディングワイヤ本数を可変して、任意にインダ
クタンスを可変させることが出来る電界効果トランジス
タを提供することにある。
又はチップコンデンサ上のインターボンディングパター
ンを介することにより、ボンディングワイヤ長のみなら
ず、ボンディングワイヤ本数を可変して、任意にインダ
クタンスを可変させることが出来る電界効果トランジス
タを提供することにある。
本発明の構成は、ステム上に、トランジスタチップ
と、内部整合回路を構成するチップコンデンサまたは誘
電体基板とを配設し、これらの間をボンディングワイヤ
により接続した電界効果トランジスタにおいて、前記チ
ップコンデンサまたは誘電体基板上に前記ボンディング
ワイヤを複数本接続できる中継用インターボンディング
パターンを設け、このインターボンディングパターンを
介して前記複数のボンディングワイヤが前記チップコン
デンサまたは誘電体基板上の主パターンに接続されるこ
とを特徴とする。
と、内部整合回路を構成するチップコンデンサまたは誘
電体基板とを配設し、これらの間をボンディングワイヤ
により接続した電界効果トランジスタにおいて、前記チ
ップコンデンサまたは誘電体基板上に前記ボンディング
ワイヤを複数本接続できる中継用インターボンディング
パターンを設け、このインターボンディングパターンを
介して前記複数のボンディングワイヤが前記チップコン
デンサまたは誘電体基板上の主パターンに接続されるこ
とを特徴とする。
次に、本発明を図面により詳細に説明する。
第１図（ａ），（ｂ）は本発明の一実施例の平面図お
よびそのＡ−Ａ断面図、第２図は第１図の等価回路図で
ある。本実施例は、基台板（ステム）10の板面上に、入
力側アルミナ（Al2O3）基板2,出力側アルミナ基板3,ト
ランジスタQ1のチップ4,コンデンサC2のチップ５を配列
して構成され、これら各部の間はボンディングワイヤ11
により接続される。
よびそのＡ−Ａ断面図、第２図は第１図の等価回路図で
ある。本実施例は、基台板（ステム）10の板面上に、入
力側アルミナ（Al2O3）基板2,出力側アルミナ基板3,ト
ランジスタQ1のチップ4,コンデンサC2のチップ５を配列
して構成され、これら各部の間はボンディングワイヤ11
により接続される。
入力側基板２には、マイクロストリップラインによる
トランスミッションラインT1およびオープンスタブのキ
ャパシタンスC1からなる薄膜のメインパターン６が設け
られ、出力側基板３には、同様のトランスミッションラ
インT2およびキャパシタンスC3からなる薄膜のメインパ
ターン７が設けられ、コンデンサチップ５上にはコンデ
ンサC2のメインパターン８およびボンディング中継用イ
ンターボンディングパターン１が設けられ、トランジス
タチップ５上にもインターボンディングパターン１が設
けられている。
トランスミッションラインT1およびオープンスタブのキ
ャパシタンスC1からなる薄膜のメインパターン６が設け
られ、出力側基板３には、同様のトランスミッションラ
インT2およびキャパシタンスC3からなる薄膜のメインパ
ターン７が設けられ、コンデンサチップ５上にはコンデ
ンサC2のメインパターン８およびボンディング中継用イ
ンターボンディングパターン１が設けられ、トランジス
タチップ５上にもインターボンディングパターン１が設
けられている。
また、ボンディグワイヤ11による接続により、メイン
パターン６とコンデンサC2のメインパターン８との間に
はインダクタンスL1，コンデンサメインパターン８とコ
ンデンサインターボンディングパターン１との間にはイ
ンダクタンスL2，コンデンサインターボンディングパタ
ーン１とトランジスタチップ４との間にはインダクタン
スL3，トランジスタチップ４と基板のインターボンディ
ングパターン１との間にはインダクタンスL4，基板３の
インターボンディングパターン１とメインパターン７と
の間にはインダクタンスL5があるとすると、その等価回
路は第２図に示すようになる。
パターン６とコンデンサC2のメインパターン８との間に
はインダクタンスL1，コンデンサメインパターン８とコ
ンデンサインターボンディングパターン１との間にはイ
ンダクタンスL2，コンデンサインターボンディングパタ
ーン１とトランジスタチップ４との間にはインダクタン
スL3，トランジスタチップ４と基板のインターボンディ
ングパターン１との間にはインダクタンスL4，基板３の
インターボンディングパターン１とメインパターン７と
の間にはインダクタンスL5があるとすると、その等価回
路は第２図に示すようになる。
この回路構成は、トランジスタQ1から入力側を見た場
合、ボンディングワイヤ11によるインダクタンスL2，
L3，チップコンデンサC2，アルミナ基板２の上に形成さ
れたオープンスタブから成るキャパシタンスC1によりLC
2段マッチング回路が構成され、トランジスタQ1から出
力側を見た旗場合、ボンディングワイヤ11によるインダ
クタンスL4，L5とアルミナ基板３上に形成されたオープ
ンスタブから成るキャパシタンスC3によりLC1段マッチ
ング回路が構成される。本実施例は、トランジスタQ1か
らのボンディングを、インターボンディングパターン１
を介して形成しているインダクタンスL2及びL5であり、
一端にインターボンディグパターン１を介しているため
インダクタンスL2，L5をもつボンディングワイヤ11は、
電流容量の許す限りワイヤ本数を少なくすることがで
き、大きなインダクタクスを得ることが出来る。
合、ボンディングワイヤ11によるインダクタンスL2，
L3，チップコンデンサC2，アルミナ基板２の上に形成さ
れたオープンスタブから成るキャパシタンスC1によりLC
2段マッチング回路が構成され、トランジスタQ1から出
力側を見た旗場合、ボンディングワイヤ11によるインダ
クタンスL4，L5とアルミナ基板３上に形成されたオープ
ンスタブから成るキャパシタンスC3によりLC1段マッチ
ング回路が構成される。本実施例は、トランジスタQ1か
らのボンディングを、インターボンディングパターン１
を介して形成しているインダクタンスL2及びL5であり、
一端にインターボンディグパターン１を介しているため
インダクタンスL2，L5をもつボンディングワイヤ11は、
電流容量の許す限りワイヤ本数を少なくすることがで
き、大きなインダクタクスを得ることが出来る。
以上説明したように本発明は、トランジスタからのボ
ンディングをインターボンディングパターン１を介しボ
ンディング本数を少なくすることにより、ボンディング
ワイヤ11による直列インダクタンスを大きくできる効果
がある。この結果として、内部整合回路のインピーダン
スマッチングが取りやすくなり、トランジスタの性能を
十分に引き出すことが可能となる。
ンディングをインターボンディングパターン１を介しボ
ンディング本数を少なくすることにより、ボンディング
ワイヤ11による直列インダクタンスを大きくできる効果
がある。この結果として、内部整合回路のインピーダン
スマッチングが取りやすくなり、トランジスタの性能を
十分に引き出すことが可能となる。
第１図（ａ），（ｂ）は本発明の一実施例の平面図およ
びそのＡ−Ａ断面図、第２図は第１図の等価回路図であ
る。 １……インターボンディングパターン、２……入力側ア
ルミナ基板、３……出力側アルミナ基板、４……トラン
ジスタチップ、５……チップコンデンサ、６……入力側
基板上薄膜パターン、７……出力側基板上薄膜ハター
ン、８……チップコンデンサのメインパターン、10……
基台（ステム）、11……ボンディングワイヤ。
びそのＡ−Ａ断面図、第２図は第１図の等価回路図であ
る。 １……インターボンディングパターン、２……入力側ア
ルミナ基板、３……出力側アルミナ基板、４……トラン
ジスタチップ、５……チップコンデンサ、６……入力側
基板上薄膜パターン、７……出力側基板上薄膜ハター
ン、８……チップコンデンサのメインパターン、10……
基台（ステム）、11……ボンディングワイヤ。
Claims (1)
- 【請求項１】ステム上に、トランジスタチップと、内部
整合回路を構成するチップコンデンサまたは誘電体基板
とを配設し、これらの間をボンディングワイヤにより接
続した電界効果トランジスタにおいて、前記チップコン
デンサまたは誘電体基板上に前記ボンディングワイヤを
複数本接続できる中継用インターボンディングパターン
を設け、このインターボンディングパターンを介して前
記複数のボンディングワイヤが前記チップコンデンサま
たは誘電体基板上の主パターンに接続されることを特徴
とする電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11845887A JP2504051B2 (ja) | 1987-05-14 | 1987-05-14 | 電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11845887A JP2504051B2 (ja) | 1987-05-14 | 1987-05-14 | 電界効果トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63283036A JPS63283036A (ja) | 1988-11-18 |
| JP2504051B2 true JP2504051B2 (ja) | 1996-06-05 |
Family
ID=14737147
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11845887A Expired - Lifetime JP2504051B2 (ja) | 1987-05-14 | 1987-05-14 | 電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2504051B2 (ja) |
-
1987
- 1987-05-14 JP JP11845887A patent/JP2504051B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63283036A (ja) | 1988-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5371405A (en) | High-frequency high-power transistor | |
| US4107728A (en) | Package for push-pull semiconductor devices | |
| US4193083A (en) | Package for push-pull semiconductor devices | |
| JP2504051B2 (ja) | 電界効果トランジスタ | |
| JP2738701B2 (ja) | 高周波増幅回路 | |
| JPS6255721B2 (ja) | ||
| JPH02159753A (ja) | 半導体装置 | |
| JPS5861652A (ja) | 半導体装置 | |
| JPH0719148Y2 (ja) | マイクロ波回路用パッケージ | |
| JPS6364081B2 (ja) | ||
| JPH01143502A (ja) | マイクロ波集積回路 | |
| JP2658376B2 (ja) | 半導体装置 | |
| JP2529778Y2 (ja) | マイクロ波集積回路 | |
| JPH07321130A (ja) | 半導体装置 | |
| JPH0366203A (ja) | 高周波トランジスタの整合回路 | |
| JPS60178704A (ja) | 膜回路型半導体装置 | |
| JPH02111905U (ja) | ||
| JPS6142149A (ja) | 半導体装置 | |
| JPS63274202A (ja) | 電界効果型トランジスタ | |
| JPH0363315B2 (ja) | ||
| JP2541336B2 (ja) | 集積回路装置の接続方法 | |
| JPS6269523A (ja) | トランジスタ装置 | |
| JPS63187341U (ja) | ||
| JPS6032749Y2 (ja) | チップ形静電容量素子 | |
| JPH01283951A (ja) | トランジスタ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080402 Year of fee payment: 12 |