JPS5895862A - 積層構造半導体装置 - Google Patents

積層構造半導体装置

Info

Publication number
JPS5895862A
JPS5895862A JP56194720A JP19472081A JPS5895862A JP S5895862 A JPS5895862 A JP S5895862A JP 56194720 A JP56194720 A JP 56194720A JP 19472081 A JP19472081 A JP 19472081A JP S5895862 A JPS5895862 A JP S5895862A
Authority
JP
Japan
Prior art keywords
layer
semiconductor device
laminated structure
semiconductor
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56194720A
Other languages
English (en)
Inventor
Hiromi Sakurai
桜井　弘美
Katsuhiro Tsukamoto
塚本　克博
Hideo Kotani
小谷　秀夫
Hisao Yakushiji
薬師寺　久雄
Hirotomo Ooga
大賀　弘朝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP56194720A priority Critical patent/JPS5895862A/ja
Publication of JPS5895862A publication Critical patent/JPS5895862A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は各層に能動系子、受動素子を設けて成るいわゆ
る積層構造半導体装置における電気的信号の入出力およ
びデバイスを駆動するための電、源用電極構造に関する
ものである。
従来半導体装置は半導体基体を加工し、その半導体内に
能動素子、受動素子を形成せしめ、ポリシリコンまたは
メタルで電気信号を結合する配線を用い、デバイス周辺
または中央部の半導体装置の（表）平面部にパッドと称
する電極部を設けていた。この電極にリード線をワイヤ
ボンディングしパッケージに組み込む方法、またはこの
電極にバンブと呼ばれる凸型の金属を形成することによ
りテープ状に多層配線されたテープキャリヤに実装する
方法が取られてきた。
近年、絶縁膜上にも結晶性の良い単結晶を形成する技術
が確立し、例えばレーザアニール法や電子ビームアニー
ル法によシ何層にもわたシブバイスを形成することが可
能となった。積層構造から成るこの各層のデバイスを結
合させる方法として各層間の絶縁物に穴を開け（スルー
ホール）上下層を結ぶ方法が最もよく便わｎている。
この様に高集積化が図ｎた半面、電極部といえば前述の
方法と全く同じく積層構造デバイスの表面部に第１図に
示すように電極を設けるのが最もポピユラーに行われて
いる。しかしながら電極をデバイス表面に設けることは
上下に接続するための領域がかなり広い面積各層に必要
となる。一般的にデバイスの面積が広くなれはなる程、
歩留が患くなることはよく知られている。本発明は上記
従来法の不備なる点を改良せんとするがためになさｎた
ものである。
以下図面に従って本発明の詳細な説明する。
第２図は本発明の一実施例を示す斜視図である。
図において絶縁膜等により上下分離され形成さｎた横層
構造半導体は、三層で形成さｎている時各層からそ口ぞ
ｎ必要なりＩＬ極（グ）を設けである。
各層はそｎぞｎ内部において結線さｎてお多電気信号の
受は渡しを行なうためのリードがデバイス各層の周辺に
形成されておシ、この部分に写真製版またはｎ−技術等
の方法により新たに電極を形成する。第８図は第２図の
デバイスを形成するバめの一工程を示すものであり、平
担な基板上に形成さｎた積層構造半導体装置を図に示す
様にＶ字型に切り取シ各層のリード部を露出させる。こ
のＶ型構造はＵ字型構造とすることも可能であるが、角
度がついた方が好ましい。この溝部を含む全体に表面か
らメタルを蒸着し、しかる後写真製版で必要な場所のみ
メタルを残すという従来から広く行わ口ている半導体製
造技術をそのまま用いることができる。他の電極形成方
法として第２図における状態で基根ごとハンダ層に入れ
ると、単結晶。
多結晶またはメタル等の露出した部分のみに金層をつけ
ることができる。
印刷技術を用いる方法は斜めの角度から金属電極を１こ
ずつ印刷して付ける方法で絶縁膜の上にも広く電極を形
成することができる。
本発明の他の方法として、第４図に示す様に、デバイス
断面が垂直に切り出された場合、８！１ｌＮ４構造の絶
縁膜のみを透析的にエツチングすることで単結晶、多結
晶または金属配線端を取り出すことができる。
同図（ｂ）に示す構造はこの時の様子を示すもので単結
晶、多結晶、配線端のときは例えばｐｔ等の金属を蒸着
し、６００℃程度でＰｔＳｉを形成した後、訛エッチを
行なうと図の様にＰｔ８１が残シ、絶縁膜上には金属は
なくなる。従ってこれに上記の方法で金１１４１１！極
をつけることができる。
本発明の他の優口た点は、例えば第６図に示す様にセラ
ミック（７）等を用いた絶縁物中に多層配線されたデバ
イス実装用ボードに実装するときの簡便さにある。図の
様に当発明による端面に電極のついたデバイスを実装す
るには、先ず、逆台形に堀ら口たボードにデバイスを逆
さにして実装する。
しかる後実機テストを行いデバイスの良否を判定する。
デバイスに問題がなければ温度を上けて一気に全デバイ
スをリードと結合させることができる。ボードのリード
端はデバイスを継ぐため低融点ハンダがあらかじめつい
ているものである。
また電極はデバイスの表向にも併せてつけておいてもよ
い。
【図面の簡単な説明】
第１図は従来から広く行なわれているパッドの形成を示
す図、第２図は本発明による電極形成の一実施例を示す
図、第８図は本発明による電極形成の一実施例を示す図
、第４図は本発明の他の実施例を示す図、第６図は実装
又はテストのための本発明方法の実施例を示す図である
。 （５戸・・リード、（６）・・・コネクタビン、（７）
・・・セラミック。 代理人　　　葛　野　信　− 第：３Ｉ７１ 第５１′７１

Claims (1)

  1. 【特許請求の範囲】 （１）各層に能動素子、受動素子′を設けそれぞれ電気
    的に結合さｎて成る積層構造半導体装置において、各層
    の電気信号、に源端子を設けるに当シ、その半導体装置
    の側面にそれぞれ電極を設けたことを特徴とする半導体
    装置。 （２、特許請求の範囲第１項記載の半導体装置において
    、側面がテーパ状台形または逆台形に形成さｎて成るこ
    とを特徴とした半導体装置。 （３）特許請求の範囲第１項において側面がデバイ′ス
    の底面に対して垂直であることを特徴とした半導体装置
    。 （４）特許請求の範囲第１項の半導体装ｔｘｔ冬収納し
    テスト、実装するために多層配線からなるボードの一主
    面に凹梨を設けたことを特徴とする半導体装直実装用ボ
    ード。
JP56194720A 1981-11-30 1981-11-30 積層構造半導体装置 Pending JPS5895862A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56194720A JPS5895862A (ja) 1981-11-30 1981-11-30 積層構造半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56194720A JPS5895862A (ja) 1981-11-30 1981-11-30 積層構造半導体装置

Publications (1)

Publication Number Publication Date
JPS5895862A true JPS5895862A (ja) 1983-06-07

Family

ID=16329119

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56194720A Pending JPS5895862A (ja) 1981-11-30 1981-11-30 積層構造半導体装置

Country Status (1)

Country Link
JP (1) JPS5895862A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6118164A (ja) * 1984-07-04 1986-01-27 Mitsubishi Electric Corp 半導体装置
JPS636852A (ja) * 1986-06-26 1988-01-12 Nec Corp 半導体装置
WO1995019645A1 (en) * 1994-01-17 1995-07-20 Shellcase Ltd. Methods and apparatus for producing integrated circuit devices
US5716759A (en) * 1993-09-02 1998-02-10 Shellcase Ltd. Method and apparatus for producing integrated circuit devices
WO1999012207A1 (fr) * 1997-09-01 1999-03-11 Fanuc Ltd Procede d'assemblage de petites pieces et ensemble de petites pieces
US7157742B2 (en) * 1998-02-06 2007-01-02 Tessera Technologies Hungary Kft. Integrated circuit device
JP2008188280A (ja) * 2007-02-06 2008-08-21 Yonex Co Ltd ゴルフクラブヘッド
US8691367B2 (en) * 2007-07-20 2014-04-08 Covalent Materials Corporation Micro channel structure body and method of manufacturing micro channel structure body

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5856455A (ja) * 1981-09-30 1983-04-04 Toshiba Corp 半導体装置およびその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5856455A (ja) * 1981-09-30 1983-04-04 Toshiba Corp 半導体装置およびその製造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6118164A (ja) * 1984-07-04 1986-01-27 Mitsubishi Electric Corp 半導体装置
JPS636852A (ja) * 1986-06-26 1988-01-12 Nec Corp 半導体装置
JPH0535571B2 (ja) * 1986-06-26 1993-05-26 Nippon Electric Co
US5716759A (en) * 1993-09-02 1998-02-10 Shellcase Ltd. Method and apparatus for producing integrated circuit devices
WO1995019645A1 (en) * 1994-01-17 1995-07-20 Shellcase Ltd. Methods and apparatus for producing integrated circuit devices
WO1999012207A1 (fr) * 1997-09-01 1999-03-11 Fanuc Ltd Procede d'assemblage de petites pieces et ensemble de petites pieces
US6683376B2 (en) 1997-09-01 2004-01-27 Fanuc Ltd. Direct bonding of small parts and module of combined small parts without an intermediate layer inbetween
US7157742B2 (en) * 1998-02-06 2007-01-02 Tessera Technologies Hungary Kft. Integrated circuit device
US20140077395A1 (en) * 1998-02-06 2014-03-20 Invensas Corporation Integrated circuit device
US9530945B2 (en) * 1998-02-06 2016-12-27 Invensas Corporation Integrated circuit device
JP2008188280A (ja) * 2007-02-06 2008-08-21 Yonex Co Ltd ゴルフクラブヘッド
US8691367B2 (en) * 2007-07-20 2014-04-08 Covalent Materials Corporation Micro channel structure body and method of manufacturing micro channel structure body

Similar Documents

Publication Publication Date Title
US6867489B1 (en) Semiconductor die package processable at the wafer level
JPS5895862A (ja) 積層構造半導体装置
JP2000349113A (ja) 半導体装置およびそれを用いた高周波回路装置
JPH05102291A (ja) 半導体装置およびその製造方法
JPH0617239U (ja) ハイブリッドｉｃ用集合基板
JP3199923B2 (ja) 半導体装置およびその製造方法
JP3800872B2 (ja) 半導体装置および半導体装置の製造方法
JP2974840B2 (ja) 半導体素子の実装方法
JPH1140563A (ja) 半導体装置およびその電気特性変更方法
JP2000340732A (ja) 半導体装置用リードフレーム及びこれを用いた半導体装置
JPS6115587B2 (ja)
JPS60178704A (ja) 膜回路型半導体装置
JPH01286430A (ja) 半導体チップの実装方法
JPH05251513A (ja) 半導体装置
JPS6144452Y2 (ja)
JPH01273327A (ja) 半導体装置の製法
JPH0119395Y2 (ja)
JPS6056307B2 (ja) 半導体装置
JPH0344035A (ja) バンプ電極を有する半導体装置及びその実装方法
JPS6165443A (ja) Ｉｃチツプの組込み方法
JPS6122660A (ja) 半導体装置
JPH0444252A (ja) 配線基板
JPS59193054A (ja) 半導体装置
JPS61144072A (ja) 電界効果トランジスタの製造方法
JPS63169036A (ja) 半導体装置