JPH01273327A - 半導体装置の製法 - Google Patents

半導体装置の製法

Info

Publication number
JPH01273327A
JPH01273327A JP10187988A JP10187988A JPH01273327A JP H01273327 A JPH01273327 A JP H01273327A JP 10187988 A JP10187988 A JP 10187988A JP 10187988 A JP10187988 A JP 10187988A JP H01273327 A JPH01273327 A JP H01273327A
Authority
JP
Japan
Prior art keywords
pad
semiconductor element
layer
electrode
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10187988A
Other languages
English (en)
Inventor
Jiro Hashizume
二郎 橋爪
Shigenari Takami
茂成 高見
Tatsuhiko Irie
達彦 入江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP10187988A priority Critical patent/JPH01273327A/ja
Publication of JPH01273327A publication Critical patent/JPH01273327A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体装置の製法に関する。
〔従来の技術〕
半導体素子を絶縁基板に実装する場合、絶縁基板上に形
成された電路の接合位置に突起電極を設けておき、同突
起電極に半導体素子のパッドを接合するという方法が利
用されている。このような方法は、半導体素子と絶縁基
板上の電路とを突起電極を介して一括して接合する(ギ
ヤングボンディングする)ことができるので、ワイヤボ
ンディングよりも短時間で行うことが可能である。
−括接合に用いる絶縁基板の1例が第2図に示される。
絶縁基板1には、導体(たとえば、銅)からなる電路3
1が無電解めっきや導体ペースト印刷等により形成され
ている。電路31のインナーリード部には、Auの突起
電極(「バンブ」ともいう)420が形成されている。
半導体素子6のAlパッド7を突起電極420に対向さ
せて、約300〜400℃で熱圧着させたり、約150
〜250℃で超音波を併用して熱圧着させたりして接合
している。
Auの突起電極420は、たとえば、つぎのようにして
作られる。絶縁基板1の電路31形成面にレジストを塗
布し、フォトリソグラフィで突起電橋部のレジストを除
去して電路31を露出させ、この露出部に電解めっきに
より金めつきを成長させている。
他方、Alパフドア・・・に半田の突起電極を形成した
半導体素子6をフェースダウンで位置合わせしたのち、
半田突起電極を250〜350℃で熔融させて接合する
方法が18M社等で行われている。
Au突起電極や半田突起電極などが従来使用されている
のは、めっきにより容易に形成することができるからで
ある。
〔発明が解決しようとする課題〕
しかし、上記のような接合方法は、いずれも、加熱を必
要としているため、半導体素子に少なからず悪影響を与
えている。このため、常温付近で接合することができる
方法が要望されていた。
他方、半導体素子6のAlパッド7と、Au突起電極ま
たは半田突起電極とを加熱を利用して接合すると、金属
間化合物を作って信頼性に悪影響を与えるという問題点
がある。
そこで、この発明は、常温または常温付近の温度で接合
可能で、しかも、信頼性の高い接合が得られる半導体装
置の製法を提供することを課題とする。
〔課題を解決するための手段〕
請求項1および2の各発明にかかる半導体装置の製法は
、上記課題を解決するため、絶縁基板表面に形成された
電路の、半導体素子のAlパッドとの接合位置にAjl
’突起電極を設けておき、同Aβ突起電極と前記Alパ
ッドとを超音波接合するようにしている。
請求項2の発明にかかる半導体装置の製法は、以上に加
えてさらに、AI!突起電極をつぎのようにして作るよ
うにしている。すなわち、絶縁基板の電路層形成面全面
にAl層を形成し、同Al層のうち少なくとも半導体素
子に対応する部分の表面を前記絶縁基板表面に平行とな
るよう平滑にしてから、同平滑部分のうち半導体素子の
AI!パッドとの接合位置に対応する部分以外のAl層
をすべてエツチング除去することにより、高さの揃った
Al突起電極を得るのである。
〔作   用〕
AlパッドとAI!突起電極とを超音波接合するので、
常温または常温付近で接合することができ、しかも、接
合部分の信頼性に悪影響を与える金属間化合物が作られ
ず、信頼性が向上する。
Al突起電極の高さが揃えられていると、半導体素子の
AlパッドとAl突起電極とを接合するときに、均一に
当接し、接合の信頼性がさらに向上する。しかも、突起
電極の状態にしてから高さ揃えを行うのではなく、絶縁
基板の少なくとも片面全面に形成されたAimの状態で
高さを揃えるので、突起電極の位置がずれたり、傷付い
たりしにくい。
〔実 施 例〕
第2図にみるような絶縁基板1に、フェースダウンで半
導体素子6を位置合わせし、接合する。
絶縁基板1には、多数の電路31・・・が所望のパター
ンで形成されている。電路31・・・の一端31a・・
・は、絶縁基板1の中央付近の半導体素子対向部8の縁
に四角く臨んでおり、他端31b・・・は、絶縁基板1
の周辺部に2列の枠状に形成されたスルーホール2・・
・の縁のランドとなっている。スルーホール2内にも導
体層(図示されず)が形成されており、裏面側の縁にも
ランド(図示されず)が形成されている。スルーホール
2には外部との電気的接続に用いる端子ビン5が電気的
に接続されている。
電路31の一端31aには、AI!突起電極42が形成
されている。ICなどの半導体素子6のAlパッド7が
前記Al突起電極42に対向するように、半導体素子6
を位置合わせし、AN突起電極42とAJパッド7とを
超音波接合する。超音波エネルギーと圧力により、Al
突起電極42とAlパッド7とが一体化するため、従来
の全突起電極や半田突起電極などのような加熱は不要で
ある。したがって、常温または常温付近の温度で接合が
可能であり、半導体素子へのダメージが少なくなる。
また、全突起電極とAlパッドとを接合する場合には、
金とAIとの分散速度の違いにより、接合部に空孔が発
生して接合信頼性を劣化させることがあった(このよう
な現象を「パープルプレーグ」と称する)。しかし、こ
の発明の方法では、パープルプレーグがなくなる。これ
は、突起電極とパッドとがどちらもAIlからなってい
るからである。
なお、超音波エネルギーおよび圧力は、それぞれ、Al
突起電極の個数、その他の条件により適宜設定すればよ
(、特に限定はない。圧力は、たとえば、数百g〜数k
g程度の範囲の中から選ばれる。
AlパッドとAl突起電極を接合した後、必要に応じて
半導体素子を封止して半導体パッケージとしてもよい。
この封止は、樹脂封止、気密封止のいずれでもよい。
Al突起電極は、めっき法により形成してもよいが、困
難であるので、たとえば、下記の方法により形成する。
しかし、Al突起電極の作り方は、下記の方法に限定さ
れない。
第1図(a)〜(f)は、請求項2にかかる発明の方法
の一部の工程を順番に表す。
第1図(a)にみるように、セラミック基板などの絶縁
基板1にスルーホール穴明けを施す。20がスルーホー
ル穴である。この穴明けは、たとえば、セラミック基板
の場合だと、グリーンシートをパンチングしたり、また
は、焼成セラミックをレーザー穴明けしたりすることに
より行う。絶縁基板1としては、セラミック基板に限定
されず、たとえば、樹脂を用いてなる基板などであって
もよい。
つぎに、第1図山)にみるように、絶縁基板1の全面に
電路層3を形成する。これは、たとえば、絶縁基板1を
無電解めっき液に浸漬することにより行う。このように
すれば、スルーホール穴20内にもめっき液が入るので
、穴20内側面もめっきされる。電路層3は、このよう
に絶縁基板1の全表面に形成する必要はなく、たとえば
、電路31となる部分のみに形成してもよい。
つぎに、第1図(C)にみるように、絶縁基板1の電路
層3形成面の少なくとも片面全面にAJjii4を形成
する。Al層4は、たとえば、Alをスパッタリングま
たは蒸着することにより作られる。
この場合、絶縁基板1の片面全面にAl1層4を形成す
るのではなく、突起電極部のみを露出させてこの露出部
にAIFi4を形成し、Aj2突起電極としてもよい。
第1図(C1にみるように、絶縁基板1の片面全面にA
l1層4を形成した場合には、後に形成されるAl突起
電極の高さを揃えるために、Al層4表面を研磨などに
より絶縁基板1表面と平行になるよう平滑にするのがよ
い。ここで、平滑とは、1〜2μ以下とするのが好まし
い。ただし、AI層4全面を平滑にする必要はなく、少
なくとも半導体素子と対向する部分(たとえば、チップ
の大きさ10龍角の範囲内)41のみを平滑にすればよ
い。
つぎに、Al層4にエツチングレジストを塗布し、突起
電極形状のマスクで露光した後、未露光部分のレジスト
を除去し、露出しているAl層4部分をエツチング除去
する(フォトリソグラフィーを利用する)。この時、エ
ツチング液は、Al用のエツチング液、たとえば、リン
酸を使用する。もちろん、AI層4の下の電路層3をエ
ツチングしないエツチング液を選択する。その後、第1
図(dlにみるように、レジストを除去すると、高さの
揃ったAJ突起電極42が得られる。
再度、エツチングレジストを塗布し、電路パターンのマ
スクを利用して電路層3のフォトリソグラフィを行い、
第1図(e)にみるように、電路31を得る。ここでの
フォトリソグラフィでは、Al突起電極42は、電路パ
ターン内に含まれるため、レジストで保護される。電路
層3として銅層を形成した場合には、塩化第二鉄等のエ
ツチング液を使用する。
第1図(f)にみるように、絶縁基板1の電路31に端
子ピン5を電気的に接続させる。この接続は、たとえば
、ろう付けにより行う。このとき使用するろう材は、A
Jの融点が660℃であるので、この温度以下のものを
用いるのがよい。端子ピン5は、スルーホール2内に挿
入してもよい。
なお、上記各レジストは、露光部分を除去して使用する
タイプであってもよい。
以上のような方法によりAl突起電極を作ると、Al突
起電極の高さが揃うので、接合信頼性を高めることがで
きる。従来の方法では、突起電極の高さが不揃いである
。これは、金めつき法では、電路パターン各々の電気抵
抗値のばらつきや電解めっき特有の電流分布のばらつき
などにより、めっきの成長度合が異なっているからであ
る。このような高さの不揃いの全突起電極を研摩すると
、ズレが生じたり、傷んだりするので、接合信頼性は高
まらない。
なお、この発明は、上記のようなものに限定されない。
〔発明の効果〕
請求項1および2の各発明にかかる半導体装置の製法は
、以上のように、絶縁基板側の突起電極と半導体素子側
のパッドとの接合を常温または常温付近の温度で行うこ
とができ、半導体素子へのダメージが少ない。しかも、
突起電極とパッドとがどちらも同じ材質であるので、接
合信頼性の劣化が生じない。
請求項2の発明にかかる半導体装置の製法は、以上に加
えてさらに、接合時に突起電極が半導体素子のバッドと
均一に当接することが容易であり、接合の信頼性の向上
に寄与する。
【図面の簡単な説明】
第1図(a)〜(flは請求項2の発明にかかる製法の
一部の工程を順番に表す断面図、第2図は絶縁基板を接
合しようとする半導体素子とともに表す斜視図である。 1・・・絶縁基板 4・・・Al層 6・・・半導体素
子7・・・バッド 31・・・電路 42・・・AI!
突起電極代理人 弁理士  松 本 武 彦 第1図 第2図 手続補正書く自発 1.事件の表示 昭和63年特踊廓101879号 2、発明の名称 半導体装置の製法 3、補正をする者 事件との阿系   特許出願人 住  所   大阪府門真市大字門真1048番地名 
称(583)松下電工株式会社 代表者 (11m役三好俊夫 4、代理人 な    し 6、補正の対象 明細書 7、補正の内容 (1)明細書の特許請求の範囲欄の全文を下記のとおり
に訂正する。 一記一 「1 基板表面Q−電路 に多  れた    と半導
体素子(7)z<ラドを電気的に接合する工程を備えた
半導体装置の製法において、前記突起1極皇ドパ・・ 
′とiじ ’tkUなる ので  、前記バンドと前記
突起電極とを超音波接合することを特徴とする半導体装
置の製法。 、前記基板の電路層形成面全面に突起蚕j玉成層を形成
し、同  、   3底層のうち少なくとも半導体素子
に対応する部分の表面を前」基板表面に平行となるよう
平滑にしてから、同平滑部分のうち半導体素子勿パッド
との接合位置に対応する部分以外のズ且呈り展戊層をす
べてエツチング除去することにより形成され火玉のであ
るーζ23J1改上土五半導体装置の製法。」 (2)明細書第4頁第4行ないし第5行に「常温または
常温付近の温度で接合可能で、しかも、」とあるを削除
する。 (3)明細書第4頁第9行ないし第5頁第17行に[請
求項1・・・しに(い。」とあるを、下記のごとくに訂
正する。 一記一 「上記課題を解決するため、請求項1の発明にかかる半
導体装置の製法は、基板表面の電路上に形成された突起
電極が半導体素子のパッドと同じ材料からなるものであ
り、前記パッドと前記突起電極とを超音波接合により電
気的に接合するようにしている。 上記課題を解決するため、請求項2の発明にかかる半導
体装置の製法は、基板表面の電路上に形成された突起電
極と半導体素子のパッドを電気的に接合するにあたり、
前記突起電極として、前記基板の電路層形成面全面に突
起電極形成層を形成し、同突起電極形成層のうち少なく
とも半導体素子に対応する部分の表面を前記基板表面に
平行となるよう平滑にしてから、同平滑部分のうち半導
体素子のパッドとの接合位置に対応する部分以外の突起
電極形成層をすべてエツチング除去することにより形成
されたものを用いるようにしている(作   用) 請求項1の発明にかかる半導体装置の製法では、同じ材
料からなるパッドと突起電極とを超音波接合するので、
接合部分の信頼性に悪影響を与える金属間化合物が作ら
れず、信頼性が向上する。 請求項2の発明にかかる半導体装置の製法では、突起電
極が上記のようにして作られたものであるので、突起電
極の高さが揃えられており、半導体素子のパッドと突起
電極とを接合するときに、均一に当接し、接合の信頼性
が向上する。しかも、突起電極の状態にしてから高さ揃
えを行うのではなく、基板の少なくとも片面全面に形成
された突起電極形成層の状態で高さを揃えるので、突起
電極の位置がずれたり、傷付いたりしにくい。」(4)
明細書第7頁第4行に「分散」とあるを、「拡散」と訂
正する。 (5)明細書第11頁第7行および第8行にそれぞれr
AZ突起電極」とあるを、「突起電極」と訂正する。 (6)明細書第11頁第18行に「れない。」とあるを
、「れない。以上では、突起電極がA2突起電極である
として説明していたが、突起電極は、Alf突起電極に
限定されない。」と訂正する。 (7)明細書第11頁第20行ないし第12頁第10行
に「請求項1・・・寄与する。」とあるを、下記のごと
くに訂正する。 一記一 「請求項1の発明にかかる半導体装ヱの製法は、以上の
ように、基板側の突起電極と半導体素子側のパッドとが
同じ材質であり、両者を超音波接合するので、接合信頼
性の高いものとすることができる。 請求項2の発明にかかる半導体装置の製法は、以上のよ
うに、接合時に突起電極が半導体素子のパッドと均一に
当接することが容易であり、接合の信頼性の向上に寄与
する。」

Claims (1)

  1. 【特許請求の範囲】 1、絶縁基板表面に形成された電路と半導体素子のAl
    パッドを電気的に接合する工程を備えた半導体装置の製
    法において、前記電路の前記Alパッドとの接合位置に
    Al突起電極を設けておき、前記Alパッドと前記Al
    突起電極とを超音波接合することを特徴とする半導体装
    置の製法。 2、Al突起電極が、絶縁基板の電路層形成面全面にA
    l層を形成し、同Al層のうち少なくとも半導体素子に
    対応する部分の表面を前記絶縁基板表面に平行となるよ
    う平滑にしてから、同平滑部分のうち半導体素子のAl
    パッドとの接合位置に対応する部分以外のAl層をすべ
    てエッチング除去することにより形成された、高さの揃
    ったものである請求項1記載の半導体装置の製法。
JP10187988A 1988-04-25 1988-04-25 半導体装置の製法 Pending JPH01273327A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10187988A JPH01273327A (ja) 1988-04-25 1988-04-25 半導体装置の製法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10187988A JPH01273327A (ja) 1988-04-25 1988-04-25 半導体装置の製法

Publications (1)

Publication Number Publication Date
JPH01273327A true JPH01273327A (ja) 1989-11-01

Family

ID=14312233

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10187988A Pending JPH01273327A (ja) 1988-04-25 1988-04-25 半導体装置の製法

Country Status (1)

Country Link
JP (1) JPH01273327A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022196518A1 (ja) * 2021-03-18 2022-09-22 ソニーセミコンダクタソリューションズ株式会社 フリップ接続構造、常温フリップ接続構造、及びその接続工法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022196518A1 (ja) * 2021-03-18 2022-09-22 ソニーセミコンダクタソリューションズ株式会社 フリップ接続構造、常温フリップ接続構造、及びその接続工法

Similar Documents

Publication Publication Date Title
JP2809115B2 (ja) 半導体装置とその製造方法
JP3398609B2 (ja) 半導体装置
JPS6149432A (ja) 半導体装置の製造方法
JPH09321073A (ja) 半導体装置用パッケージ及び半導体装置
JPH0448767A (ja) 樹脂封止型半導体装置
JPH1197573A (ja) 半導体パッケージ
JP2770820B2 (ja) 半導体装置の実装構造
JPH0239097B2 (ja)
JP2004119773A (ja) 半導体装置及びその製造方法
JPH01303730A (ja) 半導体素子の実装構造とその製造方法
JPS5988864A (ja) 半導体装置の製造方法
JPS5895862A (ja) 積層構造半導体装置
JPH01273327A (ja) 半導体装置の製法
JPS59194460A (ja) 半導体装置
JPH05211256A (ja) 半導体装置
JP2850579B2 (ja) 半導体装置用フィルムキャリア
JPH0219978B2 (ja)
JP2974840B2 (ja) 半導体素子の実装方法
JP2986661B2 (ja) 半導体装置の製造方法
JP3057194B2 (ja) 半導体パッケージの製造方法
JP2882378B2 (ja) 半導体パッケージ及びリードフレーム
JP2917932B2 (ja) 半導体パッケージ
JP2739366B2 (ja) 電子部品搭載用基板
JPH01286430A (ja) 半導体チップの実装方法
JPH0158865B2 (ja)