JPS636852A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS636852A
JPS636852A JP15079386A JP15079386A JPS636852A JP S636852 A JPS636852 A JP S636852A JP 15079386 A JP15079386 A JP 15079386A JP 15079386 A JP15079386 A JP 15079386A JP S636852 A JPS636852 A JP S636852A
Authority
JP
Japan
Prior art keywords
semiconductor element
thickness
semiconductor device
film
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP15079386A
Other languages
English (en)
Other versions
JPH0535571B2 (ja
Inventor
Masayuki Arai
荒井 眞幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP15079386A priority Critical patent/JPS636852A/ja
Publication of JPS636852A publication Critical patent/JPS636852A/ja
Publication of JPH0535571B2 publication Critical patent/JPH0535571B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 し産業上の利用分野〕 本発明は薄形構造の半導体装置に関する。
〔従来の技術〕
従来、この種の薄形半導体装置はプリント基板にWmを
形成してこのなかに半導体素子3収納するか、または半
導体素子を下向きにしてそのバンプ電極をプリント配線
に直接接続するかの何れがの手段によって作られている
。すなわち、半導体素子の形状には何等手を加えること
なくプリン・ト基板への実装方法を工夫することによっ
てその実現がはかられている。
〔発明が解決しようとする問題点〕
しかし、前者のプリント基板内に半導体素子を収納する
構造のものでは約900μmの厚さとなり、また、後者
のプリント配線へのバンプ電極の直接接続構造をもので
ら800 Jirn程度にしか薄くはならないので、こ
のような実装方法の工夫のみでは、例えば最近提案され
ているISO規格(案) O,,761m厚のICカー
ドを実現するにはきわめて大きな困難が伴なう。更に、
後者のものはバンプ電極の接触部を外部から目視による
確認検査ができないのでルーズ・オープンまたはルーズ
・ショートを起こす欠点を有する。
本発明の目的は、上記の情況に鑑み、少くとらICカー
ドの薄形化を容易に達成し得て且つ実装し易い半導体装
置を提供することである。
〔問題点を解決するための手段〕
本発明の半導体装置は、断面が台形形状の半導体素子と
、前記半導体素子の傾斜面に沿って設けられるバンブ電
極用配線導体と、前記半導体素子の活性化領域を含む全
表面を被覆するパッシベーション膜とを備えることを含
む。
かかる構造の半導体装置は、半導体素子の活性化領域を
含む面上にはパッド電極が存在しないので、パッシベー
ション膜は活性化領域上は勿論アルミ配線および素子の
傾斜面に沿って設けられたバンブ電極用配線導体を含む
その他の全ての領域でも充分に被覆して厚膜のモールド
・コートを不要ならしめ、また、バンブ電極用配線導体
は素子の傾斜面に沿って絶縁基板の配線上まで充分下降
しているので半導体装置全体の厚みは半導体素子そのも
のの厚みでほぼ決定し得るようになる。従って、厚さ5
00μm以下の超薄形半導体装置が信頼性を充分に保持
してきわめて容易に実現される。この際、バンブ電極用
配線導体の先端はプリント配線上に露出しな状もとなる
のでフィルム絶縁基板との接続状態を外部から目視によ
り確認検査することができる。。
〔実施例〕
以下図面をや照して本発明の詳細な説明する。
第1図(a)および(b)はそれぞれ本発明の一実施例
を示す断面図およびフィルム絶縁基板上への実装図であ
る。本実施例によれば本発明の半導体装置は、断面が台
形形状の半導体素子1と、半導体素子1の傾斜面に沿っ
て設けられたバンブ電極用配線導体2と、半導体素子1
の活性化領域、アルミ配線(何れも図示しない〉および
バンブ電極用配線導体2を含む全ての表面を被覆するよ
う形成されたパッシベーション膜(窒化膜またはボリミ
イド樹脂膜)3とを含む。ここで、4はフィルム絶縁基
板、5はプリント配線導体、6はハンダ材、また、7は
外装フィルム絶縁膜である。
本実施例によると半導体装置全体の厚みは半導体素子1
の厚みで実質的に決定され、半導体素子1の裏面から外
装フィルム絶縁膜7の表面までの厚さを500μm程度
に抑え込むことができる。すなわち厚さが約500 、
tz mの超薄形半導体装置を得ることができる。この
厚さは現在提案されているICカードのISO規格(案
)の実現に充分対応し得る数値である。また、プリント
配線導体5との接続部が外部から充分目視できるので、
最適条件を以ってハンダ接続を行ない得る。従って、従
来の如きルーズ・オープンまたはルーズ・ショートなど
を起こす懸念などは全くない。
〔発明の効果〕
以上詳細に説明したように本発明によれば、半導体素子
の断面を台形形状とすることによってその活性化領域面
上からパッド電極を取除き、また、バンブ電極用配線導
体をフィルム絶縁基板のプリント配線まで下降させ露出
せしめ得るので、全体の厚さが半導体素子の厚みで一意
的に定まり、且つ実装し易い半導体装置を高信顆性を以
って容易に実現することができる。すなわち、半導体装
置の超薄形化に顕著なる効果をあげることができる。
【図面の簡単な説明】
第1図(a)および(1))はそれぞれ本発明の一実施
例を示す断面図およびフィルム絶縁基板上への実装図で
ある。 1・・・・・・半導体素子、2・・・・・・バンブ電極
用配線導体(Au>、3・・・・・・バ・ソシベーショ
ン膜、4・・・・・・フィルム絶縁基板、5・・・・・
・プリント配線導体、6・・・・−・ハンダ材、7・・
・・・・外装フィルム絶縁膜。 ;、  夕・:1.)

Claims (1)

    【特許請求の範囲】
  1. 断面が台形形状の半導体素子と、前記半導体素子の傾斜
    面に沿って設けられるバンプ電極用配線導体と、前記半
    導体素子の活性化領域を含む全表面を被覆するパッシベ
    ーション膜とを備えることを特徴とする半導体装置。
JP15079386A 1986-06-26 1986-06-26 半導体装置 Granted JPS636852A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15079386A JPS636852A (ja) 1986-06-26 1986-06-26 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15079386A JPS636852A (ja) 1986-06-26 1986-06-26 半導体装置

Publications (2)

Publication Number Publication Date
JPS636852A true JPS636852A (ja) 1988-01-12
JPH0535571B2 JPH0535571B2 (ja) 1993-05-26

Family

ID=15504555

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15079386A Granted JPS636852A (ja) 1986-06-26 1986-06-26 半導体装置

Country Status (1)

Country Link
JP (1) JPS636852A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5109270A (en) * 1989-04-17 1992-04-28 Matsushita Electric Industrial Co., Ltd. High frequency semiconductor device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5895862A (ja) * 1981-11-30 1983-06-07 Mitsubishi Electric Corp 積層構造半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5895862A (ja) * 1981-11-30 1983-06-07 Mitsubishi Electric Corp 積層構造半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5109270A (en) * 1989-04-17 1992-04-28 Matsushita Electric Industrial Co., Ltd. High frequency semiconductor device

Also Published As

Publication number Publication date
JPH0535571B2 (ja) 1993-05-26

Similar Documents

Publication Publication Date Title
KR100294719B1 (ko) 수지밀봉형 반도체장치 및 그 제조방법, 리드프레임
JPS636852A (ja) 半導体装置
JPH0515306B2 (ja)
JP2982182B2 (ja) 樹脂封止型半導体装置
JPS60262434A (ja) 半導体装置
JPH0739244Y2 (ja) 混成集積回路装置
JPS63147339A (ja) 半導体装置
JP2652222B2 (ja) 電子部品搭載用基板
JP2822446B2 (ja) 混成集積回路装置
JPH0795580B2 (ja) 半導体装置
JPH0119395Y2 (ja)
JPH0511661B2 (ja)
JPS5847713Y2 (ja) 感熱記録ヘッド用薄膜混成回路
JPH05251513A (ja) 半導体装置
JPH065641A (ja) チップキャリア型半導体装置
JPS62180738U (ja)
JPH03284858A (ja) 半導体装置
JPH02119246A (ja) 半導体装置の製造方法
JPS6081852A (ja) 半導体装置
JPH03155143A (ja) 半導体装置の実装方法
JPS58155845U (ja) 半導体装置
JPS6146769U (ja) 電子回路形成チツプ搭載装置
JPS5996851U (ja) 半導体装置
JPH0430441A (ja) 半導体装置
JPS5858374U (ja) 印刷基板