JPH05347324A - 半導体パッケージ - Google Patents

半導体パッケージ

Info

Publication number
JPH05347324A
JPH05347324A JP4181872A JP18187292A JPH05347324A JP H05347324 A JPH05347324 A JP H05347324A JP 4181872 A JP4181872 A JP 4181872A JP 18187292 A JP18187292 A JP 18187292A JP H05347324 A JPH05347324 A JP H05347324A
Authority
JP
Japan
Prior art keywords
wire
substrate
bonding
semiconductor package
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4181872A
Other languages
English (en)
Inventor
Hideo Matsumoto
秀雄 松本
Yukio Nakamura
幸男 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP4181872A priority Critical patent/JPH05347324A/ja
Publication of JPH05347324A publication Critical patent/JPH05347324A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 ソースワイヤのボンディング品質の向上を図
るとともに、小型の半導体パッケージを得る。 【構成】 ソースワイヤボンディング用のメタルブロッ
ク１０をＣｕ基板１に取付けることで、ボンディング位
置を高く保つとともに、チップのボンディング用半田の
流れによるワイヤボンドの影響をなくすようにした。 【効果】 ワイヤボンドの信頼性を向上でき、チップキ
ャリアのサイズを縮小することができる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、半導体パッケージに
関し、特に、高周波ＦＥＴを搭載する混成集積回路に使
用されるものの改良に関するものである。
【０００２】
【従来の技術】図５は従来の半導体パッケージの斜視図
であり、このチップキャリアは例えば２mm平方の大きさ
に形成されている。図において、１はこのパッケージの
基体となる、導電性基板としてのＣｕ基板、２はその中
央部に矩形の開口部２ａが形成されている、絶縁性基体
としての絶縁セラミックス、３は絶縁セラミックス２の
上面に取付けられたゲート用外部リード、５は絶縁セラ
ミックス２の開口部２ａによりその表面の一部が露出し
たＣｕ基板１上に搭載された高周波ＦＥＴチップ、６は
高周波ＦＥＴチップ５のドレインと、ドレイン用外部リ
ード１３を接続するドレイン用ワイヤ、１１は高周波Ｆ
ＥＴチップ５のソースとＣｕ基板１を接続するソース用
ワイヤ、１２は高周波ＦＥＴチップ５のゲートとゲート
用外部リード３を接続するゲート用ワイヤ、１３は絶縁
セラミックス２の上面に取付けられたドレイン用外部リ
ードである。
【０００３】図６は図５の断面図である。この図６から
わかるように、高周波ＦＥＴチップ５はＣｕ基板上メタ
ライズ７を介してＣｕ基板１に取付けられている。
【０００４】Ｃｕ基板１上部には、絶縁セラミックス２
が接着され、セラミック上部には外部リード３，１３が
図示しないメタライズを介してろう付けされている。高
周波ＦＥＴチップ５はＣｕ基板１に機械的にボンディン
グされた後に、ＦＥＴチップ表面の電極と外部リードが
ワイヤによって電気的に接続される。即ち、ゲートはゲ
ート用ワイヤ１２を介してゲート外部リード３に接続さ
れ、ドレインはドレイン用ワイヤ６を介してドレイン外
部リード１３にそれぞれ接続される。また、ソースにつ
いてはソース用ワイヤ１１をもってグランドとなるＣｕ
基板１に直接接続される。そして、絶縁セラミックス２
の開口部２ａには樹脂が充填されて、パッケージが完成
した状態になる。
【０００５】そしてその動作は次のようになる。即ち、
ゲート外部リード３からゲート用ワイヤ１２を介して入
力された高周波信号は、ソース接地されたＦＥＴチップ
５により増幅され、この増幅された信号がドレイン用ワ
イヤ６を介してドレイン外部リード１３より外部に向け
て出力される。
【０００６】
【発明が解決しようとする課題】従来の半導体パッケー
ジは以上のように構成されているので、チップを半田で
ボンディングした後、ソースワイヤをボンディングする
際、Ｃｕ基板上の半田流れ等の影響があり、ソースワイ
ヤのボンディング位置をチップから離す必要が生じるた
め、パッケージの寸法が必然的に大きくなるとともに、
半田の流れた部分にボンディングが行なわれることもあ
り、品質上、問題を生じることもあった。
【０００７】この発明は、上記のような問題点を解消す
るためになされたもので、ワイヤボンドの信頼性向上に
良好でかつ小型に形成できる、半導体パッケージを提供
することを目的とする。
【０００８】
【課題を解決するための手段】この発明にかかる半導体
パッケージは、ソースワイヤのボンディング場所とし
て、外部リード取付け用の絶縁セラミックスと同じ高さ
のメタルブロックをＣｕ基板上に設ける構造にしたもの
である。
【０００９】また、メタルブロックの代わりに、外部リ
ード取付部絶縁セラミックスにソースワイヤのボンディ
ング用の電極を形成し、絶縁セラミックスに形成したス
ルーホールにより、Ｃｕ基板との導通を図る構造にした
ものである。
【００１０】さらに、メタルブロックの代わりに、外部
リード取付部絶縁セラミックスにソースワイヤのボンデ
ィング用の電極を形成し、絶縁セラミックスの側面に形
成したメタライズにより、Ｃｕ基板との導通を図る構造
にしたものである。
【００１１】
【作用】この発明においては、ソースワイヤボンディン
グ用のメタルブロックにより、チップ付のための半田の
影響を受けることなく、ワイヤボンドができるととも
に、ワイヤボンド位置をチップ面より高くすることがで
きるため、ワイヤボンドの信頼性の向上が図れる。
【００１２】また、この発明においては、外部リード取
付用絶縁セラミックスの上面に、スルーホールによりＣ
ｕ基板との導通がとられた電極が設けられているので、
この電極に、ソースワイヤをボンディングすることによ
り、チップ付のための半田の影響を受けることなく、ワ
イヤボンドができるとともに、ワイヤボンド位置をチッ
プ面より高くすることができるため、ワイヤボンドの信
頼性の向上が図れる。
【００１３】さらに、外部リード取付用絶縁セラミック
スの上面に、側面メタライズによりＣｕ基板との導通が
とられた電極が設けられているので、この電極に、ソー
スワイヤをボンディングすることにより、チップ付のた
めの半田の影響を受けることなく、ワイヤボンドができ
るとともに、ワイヤボンド位置をチップ面より高くする
ことができるため、ワイヤボンドの信頼性の向上が図れ
る。
【００１４】
【実施例】以下この発明の一実施例を図について説明す
る。図１は本発明の一実施例による半導体パッケージの
構造図であり、図において、１〜３，５，６，１１〜１
３は図５と同一のものである。１０はソースワイヤボン
ディング用のメタルブロックとしてのＣｕブロックであ
り、ゲート外部リード３が取付けられた側の絶縁用セラ
ミックス２の側壁に接するようにＣｕ基板１に取付けら
れている。また、７はＣｕ基板１上のメタライズであ
り、絶縁用セラミックス２およびメタルブロック１０以
外のＣｕ基板１表面に形成されている。
【００１５】次に作用，効果について説明する。上記の
ようにメタルブロック１０をＣｕ基板１上にろう付け等
によってこれを設けることにより、チップ５を半田付け
する際に生ずる半田流れの影響をうけなくすることがで
きる。即ち、本実施例では、ソースワイヤをボンディン
グする箇所がＣｕ基板表面ではなくメタルブロック１０
の上面であるため、Ｃｕ基板上の半田流れ等の影響をう
けることはない。
【００１６】その結果、パッケージサイズを例えば従来
の２／３程度に、即ち、従来のものが２mm平方であった
とすれば、本実施例は例えば1.5 mm平方の大きさにこれ
を縮小できるとともに、メタルブロック１０の高さをゲ
ート用外部リードと同じ高さにすることによって、ワイ
ヤボンドの信頼性を高めることができる。
【００１７】また、図３は本発明の他の実施例による半
導体パッケージのパッケージ構造の一例で、図中の１〜
３，５〜７，１１〜１３は図５と同一のものである。４
は絶縁用セラミックス２の表面にパターニングにより設
けられたソースリード用電極、８はスルーホールであっ
て、絶縁用セラミックス２のゲート用外部リード３取付
け位置より内側に、パターニングによりこれを開口し、
その内部をメタライズする等によってこれを形成したも
のである。
【００１８】本実施例では、図１の実施例のようにメタ
ルブロックを設けるのではなく、絶縁用セラミックス２
の一辺の幅を厚くし、ここにスルーホール８を設けると
ともにその表面にソースリード用電極４を設けて、この
ソースリード用電極４とＣｕ基板１とを電気的に接続す
るようにしている。従って、このソースリード用電極４
とＦＥＴのソースとをワイヤボンディングすることによ
り、メタルブロックを設けることなく、半田流れの影響
をうけなくでき、ワイヤボンドの信頼性を高めることが
できるものが得られる。
【００１９】図４は本発明のさらに他の実施例による半
導体パッケージのパッケージ構造の一例で、図中の１〜
３，５〜７，１１〜１３は図５と同一のものである。４
はソースリード用電極、９は絶縁用セラミックス２の側
面に、手塗り等により形成された側面メタライズであ
る。
【００２０】本実施例では、図３の実施例のように、絶
縁用セラミックス２の一辺の幅を厚くしてその表面にソ
ースリード用電極４を設けるとともに、その側面に側面
メタライズ９を設けるようにしており、この側面メタラ
イズ９によりソースリード用電極４とＣｕ基板１とを電
気的に接続するようにしている。従って、このソースリ
ード用電極４とＦＥＴのソースとをワイヤボンディング
することにより、メタルブロックやスルーホールを設け
ることなく、半田流れの影響をうけなくでき、ワイヤボ
ンドの信頼性を高めることができるものが得られる。
【００２１】
【発明の効果】以上のように、この発明に係る半導体パ
ッケージによれば、導電性基板上にソースワイヤボンド
用のメタルブロックを設けるようにしたので、ＦＥＴの
ソースワイヤをこのメタルブロックにボンディングする
ことにより、チップボンディング用の半田の影響を受け
ずにワイヤボンディングが可能となり、しかも導電性基
板上のメタライズ領域にワイヤボンド用の領域を確保す
る必要がなく、パッケージを縮小できる効果がある。
【００２２】また、この発明に係る半導体パッケージに
よれば、絶縁性基体上にソースワイヤボンド用の電極を
設け、該絶縁性基体に形成されたスルーホールにより、
導電性基板と導通させるようにしたので、ＦＥＴのソー
スワイヤをこの電極にボンディングすることにより、チ
ップボンディング用の半田の影響を受けずにワイヤボン
ディングが可能となり、導電性基板上のメタライズ領域
にワイヤボンド用の領域を確保する必要がなく、パッケ
ージを縮小でき、しかも、ソースワイヤボンド用のメタ
ルブロックが不要となる効果がある。
【００２３】さらに、この発明に係る半導体パッケージ
によれば、絶縁性基体上にソースワイヤボンド用の電極
を設け、該絶縁性基体の側面に形成されたメタライズに
より、導電性基板と導通させるようにしたので、ＦＥＴ
のソースワイヤをこの電極にボンディングすることによ
り、チップボンディング用の半田の影響を受けずにワイ
ヤボンディングが可能となり、導電性基板上のメタライ
ズ領域にワイヤボンド用の領域を確保する必要がなく、
パッケージを縮小でき、しかも、ソースワイヤボンド用
のメタルブロックやスルーホールが不要となる効果があ
る。
【図面の簡単な説明】
【図１】本発明による半導体パッケージの斜視図。
【図２】図１の断面図。
【図３】この発明の他の実施例を示す半導体パッケージ
の断面図。
【図４】この発明の他の実施例を示す半導体パッケージ
の断面図。
【図５】従来の半導体パッケージの斜視図。
【図６】図５の断面図。
【符号の説明】 １ Ｃｕ基板 ２ 絶縁セラミックス ３ ゲート用外部リード ４ ソースリード用電極 ５ 高周波ＦＥＴチップ ６ ドレイン用ワイヤ ７ Ｃｕ基板上メタライズ ８ スルーホール ９ 側面メタライズ １０ メタルブロック １１ ソース用ワイヤ １２ ゲート用ワイヤ １３ ドレイン用外部リード

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 ＦＥＴを搭載するための導電性基板に絶
    縁性基体が取り付けられ、さらにゲート及びドレイン用
    の外部リードが該絶縁性基体に取り付けられてなる半導
    体パッケージにおいて、 上記ＦＥＴのソースワイヤを接続するための電極を、 上記絶縁性基体上面に形成された、上記ゲート用外部リ
    ードの取付部と略同一高さを有するメタルブロックによ
    り構成したことを特徴とする半導体パッケージ。
  2. 【請求項２】 上記メタルブロックのかわりに、上記絶
    縁性基体上面にソースワイヤ接続用の電極を設け、 該絶縁性基体に設けたスルーホールによって上記導電性
    基板と導通をとるようにしたことを特徴とする請求項１
    記載の半導体パッケージ。
  3. 【請求項３】 上記ソースワイヤ接続用の電極と上記導
    電性基板との導通を、上記スルーホールのかわりに上記
    絶縁性基体の側面に形成した側面メタライズを用いて行
    なうようにしたことを特徴とする請求項２記載の半導体
    パッケージ。
JP4181872A 1992-06-15 1992-06-15 半導体パッケージ Pending JPH05347324A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4181872A JPH05347324A (ja) 1992-06-15 1992-06-15 半導体パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4181872A JPH05347324A (ja) 1992-06-15 1992-06-15 半導体パッケージ

Publications (1)

Publication Number Publication Date
JPH05347324A true JPH05347324A (ja) 1993-12-27

Family

ID=16108331

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4181872A Pending JPH05347324A (ja) 1992-06-15 1992-06-15 半導体パッケージ

Country Status (1)

Country Link
JP (1) JPH05347324A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007267026A (ja) * 2006-03-28 2007-10-11 Fujitsu Ltd 高出力増幅器
US7888180B2 (en) 2007-05-30 2011-02-15 Kabushiki Kaisha Toshiba Semiconductor apparatus having a first and a second projection portion on opposite surfaces of a semiconductor wafer and method for manufacturing the same
US8334173B2 (en) 2008-07-28 2012-12-18 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor apparatus
CN113161319A (zh) * 2021-04-23 2021-07-23 长鑫存储技术有限公司 半导体结构及其制作方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007267026A (ja) * 2006-03-28 2007-10-11 Fujitsu Ltd 高出力増幅器
US7888180B2 (en) 2007-05-30 2011-02-15 Kabushiki Kaisha Toshiba Semiconductor apparatus having a first and a second projection portion on opposite surfaces of a semiconductor wafer and method for manufacturing the same
US8334173B2 (en) 2008-07-28 2012-12-18 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor apparatus
CN113161319A (zh) * 2021-04-23 2021-07-23 长鑫存储技术有限公司 半导体结构及其制作方法
CN113161319B (zh) * 2021-04-23 2022-03-22 长鑫存储技术有限公司 半导体结构及其制作方法

Similar Documents

Publication Publication Date Title
US6313520B1 (en) Resin-sealed power semiconductor device including substrate with all electronic components for control circuit mounted thereon
US5635751A (en) High frequency transistor with reduced parasitic inductance
JPS5931042A (ja) 高周波高出力半導体装置
US5465007A (en) High frequency transistor with reduced parasitic inductance
JPH05347324A (ja) 半導体パッケージ
JP3126503B2 (ja) 半導体装置
JP2666588B2 (ja) 半導体装置
JP3800358B2 (ja) 半導体気密封止容器の端子ならびに同容器
JP2830221B2 (ja) ハイブリッド集積回路のマウント構造
JPS6365649A (ja) 半導体用パツケ−ジ
JPS60178704A (ja) 膜回路型半導体装置
JP3034376B2 (ja) 半導体集積回路装置
JP2509904B2 (ja) 半導体装置用パツケ−ジ
JPS6336688Y2 (ja)
JP2718609B2 (ja) 電子部品収納用パッケージ
JPS6117138B2 (ja)
JPS5840339B2 (ja) 高周波トランジスタ
JPH10189825A (ja) 高周波回路装置およびそれを用いた通信機器
JPH04267360A (ja) 半導体装置
JPH06112337A (ja) 半導体装置用パッケージ
JP2000133676A (ja) 半導体装置
JPH04320041A (ja) 厚膜混成集積回路
JPH03259542A (ja) 半導体装置
JPH0799261A (ja) 半導体装置
JPS6222449B2 (ja)