JP2019176282A - 増幅器及びドハティ増幅回路 - Google Patents

増幅器及びドハティ増幅回路 Download PDF

Info

Publication number
JP2019176282A
JP2019176282A JP2018061051A JP2018061051A JP2019176282A JP 2019176282 A JP2019176282 A JP 2019176282A JP 2018061051 A JP2018061051 A JP 2018061051A JP 2018061051 A JP2018061051 A JP 2018061051A JP 2019176282 A JP2019176282 A JP 2019176282A
Authority
JP
Japan
Prior art keywords
amplifying element
peak
amplifier
main
base plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018061051A
Other languages
English (en)
Other versions
JP6996385B2 (ja
Inventor
英樹 丹後
Hideki Tango
英樹 丹後
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2018061051A priority Critical patent/JP6996385B2/ja
Publication of JP2019176282A publication Critical patent/JP2019176282A/ja
Application granted granted Critical
Publication of JP6996385B2 publication Critical patent/JP6996385B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Amplifiers (AREA)

Abstract

【課題】メイン増幅素子からピーク増幅素子への熱伝導によりピーク増幅素子に生じる特性の変動を抑制することができるドハティ増幅器を提供する。【解決手段】増幅器4は、メイン増幅素子10と、ピーク増幅素子11と、メイン増幅素子とピーク増幅素子とを収容するパッケージ12と、メイン増幅素子とピーク増幅素子との間の熱伝導を抑制する第1抑制部(溝部)25を備えている。【選択図】図2

Description

本発明は、増幅器及びドハティ増幅回路に関する。
従来から、互いに特性が異なる2つの増幅器を用いて構成される電力増幅回路としてドハティ増幅回路が知られている。
ドハティ増幅回路は、常に入力信号を増幅するメイン増幅器と、入力信号の電力が所定以上となったときに当該入力信号を増幅するピーク増幅器とを備えており、両増幅器の飽和電力をずらすことで高い効率を得ることができるように構成されている(例えば、特許文献1参照)。
ドハティ増幅回路が有するメイン増幅器及びピーク増幅器は、それぞれ個別にパッケージングされており、回路基板上にメイン増幅器のパッケージ及びピーク増幅素子のパッケージを並べて実装するのが一般的である。
特開2006−148523号公報
近年、無線通信装置の小型化が進められており、無線通信装置の電力増幅回路として用いられるドハティ増幅回路においても、小型化に対する要求が高まっている。
ここで、ドハティ増幅回路を小型化するために、メイン増幅器の増幅素子とピーク増幅器の増幅素子とを一つのパッケージに収容することが考えられる。メイン増幅器の増幅素子(メイン増幅素子)とピーク増幅器の増幅素子(ピーク増幅素子)とを一つのパッケージに収容すれば、それぞれを独立してパッケージングする場合と比較して、メイン増幅素子とピーク増幅素子とをより近づけて配置することが可能となり、ドハティ増幅回路として小型化が可能となる。
ところで、ドハティ増幅回路においては、常に入力信号を増幅するメイン増幅器と、所定以上の電力のときだけ入力信号を増幅するピーク増幅器とでは、動作時間がメイン増幅器の方が相対的に長くなる。よって、ドハティ増幅回路として動作する中で、メイン増幅器はピーク増幅器と比較して発熱量が大きい。
このため、上述のように、メイン増幅素子とピーク増幅素子とを一つのパッケージに収容し、より近づけて配置すると、メイン増幅素子からピーク増幅素子への熱伝導が顕著となり、ピーク増幅素子がオフからオンになるときの閾値電圧がメイン増幅素子からの熱によって変動し、ドハティ増幅回路の効率を低下させることが考えられる。
図7は、メイン増幅素子とピーク増幅素子とを1つのパッケージに収容した増幅器の出力電力と、ピーク増幅素子の電流値との関係の一例を示したグラフである。図7中、線図g1は、増幅器に入力としてパルス信号(デューティ10%)を与えた場合の関係、線図g2は、増幅器にパルス信号と同じ周波数の連続波(正弦波)を与えた場合の関係、線図g3は、増幅器に変調波を与えた場合の関係を示している。
図7に示すように、パルス信号を与えた場合、ピーク増幅素子が動作を開始する電力値が最も大きく、連続波を与えた場合、及び、変調波を与えた場合では、パルス信号の場合と比較して、ピーク増幅素子が動作を開始する電力値が小さくなっている。
パルス信号を入力する場合、他の信号と比較して、メイン増幅素子の発熱が抑えられる。このことから、図7に示す結果は、メイン増幅素子とピーク増幅素子とを1つのパッケージに収容した場合において、ピーク増幅素子の閾値電圧がメイン増幅素子からの熱によって変動していることを示している。
このように、2つの増幅素子を近づけて配置すると、一方の増幅素子から他方の増幅素子への熱伝導が顕著となり、一方の増幅素子で生じた熱が他方の増幅素子に影響を与え、他方の増幅素子の特性変動の要因となることがある。
このため、複数の増幅素子を1つのパッケージに収容した増幅器においては、当該複数の増幅素子に生じる特性の変動を抑制する方策が望まれる。
本発明はこのような事情に鑑みてなされたものであり、増幅素子に生じる特性の変動を抑制することができる技術を提供することを目的とする。
一実施形態である増幅器は、第1増幅素子と、第2増幅素子と、前記第1増幅素子と前記第2増幅素子とを収容するパッケージと、前記第1増幅素子と前記第2増幅素子との間の熱伝導を抑制する第1抑制部と、を備えている。
また、他の実施形態は、増幅器を備えたドハティ増幅回路であって、前記増幅器は、メイン増幅素子と、ピーク増幅素子と、前記メイン増幅素子と前記ピーク増幅素子とを収容するパッケージと、前記メイン増幅素子と前記ピーク増幅素子との間の熱伝導を抑制する第1抑制部と、を備えている。
本発明によれば、増幅素子に生じる特性の変動を抑制することができる。
図1は、ドハティ増幅回路の構成を示すブロック図である。 図2Aは、第1実施形態に係る増幅器の断面図であり、図2Bは、パッケージのモールド部を除いた状態の増幅器4の平面図である。 図3Aは、第1実施形態の変形例に係る増幅器の断面図であり、図3Bは、パッケージのモールド部を除いた状態の増幅器の平面図である。 図4Aは、第1溝部の変形例を示す図であり、図4Bは、第1溝部の他の変形例を示す図である。 図5は、第2実施形態に係る増幅器の断面図である。 図6は、第3実施形態に係る増幅器の断面図である。 図7は、メイン増幅素子とピーク増幅素子とを1つのパッケージに収容した増幅器の出力電力と、ピーク増幅素子の電流値との関係の一例を示したグラフである。
[実施形態の説明]
最初に実施形態の内容を列記して説明する。
(1)一実施形態である増幅器は、第1増幅素子と、第2増幅素子と、前記第1増幅素子と前記第2増幅素子とを収容するパッケージと、前記第1増幅素子と前記第2増幅素子との間の熱伝導を抑制する第1抑制部と、を備えている。
上記構成の増幅器によれば、第1抑制部によって、第1増幅素子及び第2増幅素子のうちの一方の増幅素子で生じた熱が他方の増幅素子へ伝導するのを抑制することができる。この結果、一方の増幅素子からの熱の影響によって他方の増幅素子に生じる特性の変動を抑制することができる。
(2)上記増幅器において、前記パッケージは、前記第1増幅素子と前記第2増幅素子が並べて搭載された搭載面を有するベース板を備え、前記第1抑制部は、前記搭載面に形成された1又は複数の溝部を含み、前記1又は複数の溝部は、前記搭載面における、前記第1増幅素子と、前記第2増幅素子との間の領域を横断することが好ましい。
この場合、溝部によって、両増幅素子の間においてベース板を介した熱伝導を制限することができる。このため、一方の増幅素子による熱が、ベース板を介して他方の増幅素子へ伝導するのを抑制することができる。
(3)上記増幅器において、前記パッケージは、前記第1増幅素子と前記第2増幅素子が搭載された搭載面を有するベース板を備え、前記第1抑制部は、前記第1増幅素子及び前記第2増幅素子のうちの一方の増幅素子と前記搭載面との間に介在する介在層を含み、前記介在層の熱伝導率が、前記ベース板の熱伝導率よりも低いことが好ましい。
この場合、介在層によって、両増幅素子の間においてベース板を介した熱伝導を制限することができる。このため、一方の増幅素子による熱が、ベース板を介して他方の増幅素子へ伝導するのを抑制することができる。
(4)上記増幅器において、前記パッケージは、前記第1増幅素子と前記第2増幅素子が搭載された搭載面を有するベース板と、前記搭載面に設けられ前記第1増幅素子と前記第2増幅素子を覆う外部カバーと、を備え、前記第1抑制部は、前記外部カバーの内部空間において、前記第1増幅素子及び前記第2増幅素子のうちの一方の増幅素子を覆う内部カバーを含み、前記内部カバーは、前記外部カバーに対して熱伝導可能に接続されていてもよい。
この場合、一方の増幅素子表面から放射される熱を内部カバーによって遮蔽することができるとともに、一方の増幅素子から放射される熱を、内部カバーを介して外部カバーへ放熱することができる。この結果、一方の増幅素子による熱が他方の増幅素子に伝導するのを抑制することができる。
(5)上記増幅器において、前記第1増幅素子及び前記第2増幅素子のうちの一方の増幅素子に隣接配置され、前記パッケージに収容される第3増幅素子と、前記第3増幅素子と前記一方の増幅素子との間の熱伝導を抑制する第2抑制部と、をさらに備えていてもよい。
この場合、第3増幅素子と一方の増幅素子との間の熱伝導による熱の影響により、第3増幅素子又は一方の増幅素子のいずれかに生じる特性の変動を抑制することができる。
(6)上記増幅器において、前記第1増幅素子と前記第2増幅素子のうちの一方の増幅素子が、ドハティ増幅器のメイン増幅素子であり、他方の増幅素子が前記ドハティ増幅器のピーク増幅素子であることが好ましい。
この場合、ピーク増幅素子よりも発熱量が大きいメイン増幅素子の熱が、ピーク増幅素子へ伝導するのを抑制することができる。この結果、メイン増幅素子からの熱の影響によってピーク増幅素子に生じる閾値電圧の変動を抑制でき、ドハティ増幅回路の効率低下を抑制することができる。
(7)また、上記増幅器において、前記第1増幅素子と前記第2増幅素子のうちの一方の増幅素子が、ドハティ増幅器のメイン増幅素子であり、他方の増幅素子が前記ドハティ増幅器のピーク増幅素子であり、前記第3増幅素子が、前記ドハティ増幅器のメイン増幅素子又はピーク増幅素子のいずれかであってもよい。
(8)他の実施形態に係るドハティ増幅回路は、増幅器を備えたドハティ増幅回路であって、前記増幅器は、メイン増幅素子と、ピーク増幅素子と、前記メイン増幅素子と前記ピーク増幅素子とを収容するパッケージと、前記メイン増幅素子と前記ピーク増幅素子との間の熱伝導を抑制する第1抑制部と、を備えている。
上記構成のドハティ増幅回路によれば、ピーク増幅素子よりも発熱量が大きいメイン増幅素子の熱が、ピーク増幅素子へ伝導するのを抑制することができる。この結果、メイン増幅素子からの熱の影響によってピーク増幅素子に生じる閾値電圧の変動を抑制でき、ドハティ増幅回路の効率低下を抑制することができる。
[実施形態の詳細]
以下、好ましい実施形態について図面を参照しつつ説明する。
なお、以下に記載する各実施形態の少なくとも一部を任意に組み合わせてもよい。
〔ドハティ増幅回路の構成〕
図1は、ドハティ増幅回路1の構成を示すブロック図である。このドハティ増幅回路1は、移動体通信システムにおける基地局装置などの無線通信装置に搭載され、無線周波数の送受信信号(RF信号)の増幅を行う。
ドハティ増幅回路1は、入力端子2に与えられるRF信号(入力信号)を増幅し、出力端子3から出力する。
図1に示すように、入力信号を増幅する電力増幅回路であるドハティ増幅回路1は、増幅器4と、分配器5と、合成器6と、これらが実装された回路基板7とを備えている。
増幅器4は、メイン増幅素子10と、ピーク増幅素子11と、これら増幅素子10,11を内部に収容するパッケージ12とを備えている。
また、増幅器4は、メイン増幅素子10の入力リード4aと、メイン増幅素子10の出力リード4bと、ピーク増幅素子11の入力リード4cと、ピーク増幅素子11の出力リード4dとを有する。
分配器5は、入力端子2と、増幅器4との間に接続されている。
分配器5と、ピーク増幅素子11との間には、1/4波長線路15が接続されている。
分配器5は、増幅器4の入力リード4aに接続されている。また、分配器5は、1/4波長線路15を介して入力リード4cに接続されている。よって、分配器5は、入力端子2に与えられるRF信号をメイン増幅素子10及びピーク増幅素子11へ分配する。
1/4波長線路15は、分配器5の出力に90度の位相遅延を与えた遅延信号をピーク増幅素子11へ与える。なお、1/4波長線路15は、メイン増幅素子10の後段に設けられている1/4波長線路16による遅延を補償するために設けられている。
メイン増幅素子10(キャリア増幅素子)は、例えば、AB級で動作するように設定され、与えられる入力信号を常時増幅する増幅素子である。一方、ピーク増幅素子11は、C級で動作するように設定され、入力信号の電力が所定以上となったときに当該入力信号を増幅する増幅素子である。メイン増幅素子10及びピーク増幅素子11は、例えば、窒化ガリウム(GaN)を用いた高電子移動度トランジスタ(HEMT:High Electron Mobility Transistor)である。
増幅器4の出力リード4bは、1/4波長線路16に接続されている。また、増幅器4の出力リード4dは、合成器6に接続されている。
よって、メイン増幅素子10の出力は、1/4波長線路16を介して合成器6へ与えられる。また、ピーク増幅素子11の出力は、合成器6へ与えられる。
1/4波長線路16は、メイン増幅素子10の出力に90度の位相遅延を与えた遅延信号を合成器6へ与える。
合成器6は、ピーク増幅素子11の出力と、1/4波長線路16からの遅延信号とを合成する。合成器6の出力は、出力信号として出力端子3から出力される。
1/4波長線路16は、メイン増幅素子10の出力端から見たときの負荷インピーダンスが適切に設定されるように、メイン増幅素子10と、合成器6との間に接続される。
1/4波長線路16を接続することで、メイン増幅素子10のみが動作する場合と、メイン増幅素子10とピーク増幅素子11の両方が動作する場合とにおけるメイン増幅素子10の負荷インピーダンスが適切に設定される。これによって、メイン増幅素子10のみが動作する場合、及びメイン増幅素子10とピーク増幅素子11の両方が動作する場合のいずれの場合においても、ドハティ増幅回路1における高効率動作が実現される。
〔第1実施形態について〕
図2Aは、第1実施形態に係る増幅器4の断面図であり、図2Bは、パッケージ12のモールド樹脂を除いた状態の増幅器4の平面図である。
図2Aに示すように、増幅器4のメイン増幅素子10及びピーク増幅素子11は、パッケージ12内に収容、封止されている。
パッケージ12は、矩形板状の板状体18と、板状体18の一面に形成された樹脂材料からなるモールド樹脂19とを備えている。
板状体18は、メイン増幅素子10及びピーク増幅素子11が搭載されるベース板20と、ベース板20の周囲を囲むように形成された樹脂部21とを備えている。
ベース板20は、矩形板状の部材であり、銅や銅−モリブデン合金等により形成されている。パッケージ12内に収容されているメイン増幅素子10及びピーク増幅素子11は、ベース板20の搭載面20aに並べて搭載されている。メイン増幅素子10とピーク増幅素子11との間の間隔は、例えば、数ミリである。
ベース板20は、回路基板7に実装された状態で接地される。メイン増幅素子10において接地される接地端子、及びピーク増幅素子11において接地される接地端子は、ベース板20に接続されて接地される。なお、接地端子とは、例えば、メイン増幅素子10のソース端子を接地させる場合、素子外部の接地経路に接続され当該ソース端子を接地させるための端子である。
樹脂部21は、例えば、エポキシ系樹脂等の樹脂材料を固化させたものであり、ベース板20の側面全周を覆っており、矩形枠状に形成されている。樹脂部21は、板状体18の外周縁を構成する。
樹脂部21の長辺側の端縁には、リード4a,4b,4c,4dが配置されている。
樹脂部21は、ベース板20及びリード4a,4b,4c,4dをモールドし、ベース板20及びリード4a,4b,4c,4dとともに板状体18を構成している。
ベース板20及びリード4a,4b,4c,4dは、板状体18の一面(搭載面20a側の面)及びその裏面において露出するように樹脂部21にモールドされている。
リード4a,4bは、ボンディングワイヤ(図示省略)によってメイン増幅素子10に接続される。また、リード4c,4dは、同じく、ボンディングワイヤ(図示省略)によってピーク増幅素子11に接続される。
モールド樹脂19は、例えば、エポキシ系樹脂等の樹脂材料からなり、板状体18の一面に矩形状に形成され、メイン増幅素子10及びピーク増幅素子11を封止する。
モールド樹脂19は、板状体18の一面において露出した搭載面20aにメイン増幅素子10及びピーク増幅素子11が搭載された後、形成される。
このように、本実施形態のパッケージ12は、ベース板20及びリード4a,4b,4c,4dを樹脂部21及びモールド樹脂19によってモールドすることによって構成されており、ベース板20及びリード4a,4b,4c,4dをフレームとした、いわゆるリードフレーム構造を採用している。
また、搭載面20aには、第1溝部25が2つ形成されている。第1溝部25は、メイン増幅素子10と、ピーク増幅素子11との間を通過するように延ばされた細長い溝であり、搭載面20aから裏面20bの方向へ向かって凹んでいる。また、第1溝部25の長手方向両端は、ベース板20の長辺側の端縁手前まで延びている。
上述したように、メイン増幅素子10とピーク増幅素子11との間の間隔は数ミリであるので、第1溝部25の溝幅は、例えば、数十ミクロンから数ミリに設定される。
また、第1溝部25の底部26までの深さ寸法は、例えば、ベース板20の厚さ寸法の1/2よりも大きく設定されている。
第1溝部25は、ベース板20の短辺方向にほぼ平行に形成されており、搭載面20aにおいて、メイン増幅素子10と、ピーク増幅素子11との間の領域A1を横断するように形成されている。なお、領域A1は、図2Bに示すように、メイン増幅素子10と、ピーク増幅素子11との間の領域であって、メイン増幅素子10の側端10aと、ピーク増幅素子11の側端11aと、これら側端10a,11aの両端を結ぶ破線とによって囲まれる領域である。
また、第1溝部25の内部は空間となっている。モールド樹脂19を形成する際、第1溝部25の内部に樹脂が侵入するのを防止することで、第1溝部25の内部を空間としている。
第1溝部25をベース板20に設けることで、ベース板20の搭載面20aにおいてメイン増幅素子10が搭載されている領域と、ピーク増幅素子11が搭載されている領域との間における熱伝導の経路に第1溝部25を介在させることができ、ベース板20を介した直接的な熱伝導が制限される。
ベース板20は、銅や銅−モリブデン合金等により形成されるために熱伝導率が高い部材である。このため、相対的に発熱量がピーク増幅素子11と比較して大きいメイン増幅素子10からピーク増幅素子11への熱伝導が顕著となり、ピーク増幅素子11の特性に変動を生じさせることが考えられる。
つまり、ピーク増幅素子11のゲート−ソース間電圧における当該ピーク増幅素子11がオフからオンになるときの閾値電圧がメイン増幅素子10からの熱によって変動し、ドハティ増幅回路の効率を低下させることが考えられる。
これに対して本実施形態では、メイン増幅素子10と、ピーク増幅素子11との間の領域A1を横断する2つの第1溝部25を設けたので、メイン増幅素子10と、ピーク増幅素子11との間において、ベース板20を介した直接的な熱伝導を制限することができる。このため、相対的に発熱量が大きいメイン増幅素子10による熱が、ベース板20を介してピーク増幅素子11へ伝導するのを抑制することができる。
このように、2つの第1溝部25は、メイン増幅素子10とピーク増幅素子11との間の熱伝導を抑制する第1抑制部を構成している。この第1抑制部を構成する2つの第1溝部25が、メイン増幅素子10と、ピーク増幅素子11との間の熱伝導を抑制することで、メイン増幅素子10からの熱の影響によるピーク増幅素子11に生じる特性の変動を抑制することができる。
この結果、メイン増幅素子10からの熱の影響によってピーク増幅素子11に生じる特性の変動を抑制することができる。
また、メイン増幅素子10からピーク増幅素子11への熱伝導が抑制されることで、メイン増幅素子10からの熱によってピーク増幅素子11の閾値電圧が変動するのを抑制することができ、ドハティ増幅回路1の効率低下を抑制することができる。
また本実施形態では、第1溝部25の内部を空間としたので、例えば、第1溝部25の内部にモールド樹脂19の樹脂が充填されている場合と比較して、メイン増幅素子10による熱が、ベース板20を介してピーク増幅素子11へ伝導するのをより効果的に抑制することができる。
なお、第1溝部25の内部には、モールド樹脂19を構成する樹脂が充填されていてもよく、この場合においても、第1溝部25がメイン増幅素子10と、ピーク増幅素子11との間に介在するので、ベース板20を介したメイン増幅素子10と、ピーク増幅素子11との間の熱伝導を制限できる。
図3Aは、第1実施形態の変形例に係る増幅器4の断面図であり、図3Bは、パッケージ12のモールド樹脂19を除いた状態の増幅器4の平面図である。
本変形例の増幅器4は、メイン増幅素子10及びピーク増幅素子11に加え、ピーク増幅素子30を備えている。
よって、ベース板20の搭載面20aには、増幅素子10,11,30が3つ並べて搭載されている。また、樹脂部21の長辺側の端縁には、リード4a,4b,4c,4dに加えて、ピーク増幅素子30に対応する入力リード4e、及び出力リード4fが配置されている。
メイン増幅素子10とピーク増幅素子11との間の領域A1には、上述のように、2つの第1溝部25が形成されている。
本変形例では、ピーク増幅素子11と、ピーク増幅素子30との間にも第2溝部31が1つ形成されている。
ピーク増幅素子11とピーク増幅素子30との間の間隔は、メイン増幅素子10とピーク増幅素子11との間の間隔とほぼ同様である。よって、第2溝部31の溝幅は、例えば、数十ミクロンから数ミリに設定される。
第2溝部31は、ベース板20の短辺方向にほぼ平行に形成されており、搭載面20aにおいて、ピーク増幅素子11と、ピーク増幅素子30との間の領域A2を横断するように形成されている。なお、領域A2は、図3Bに示すように、ピーク増幅素子11と、ピーク増幅素子30との間の領域であって、ピーク増幅素子11の側端11bと、ピーク増幅素子30の側端30aと、これら側端11b,30aの両端を結ぶ破線とによって囲まれる領域である。
本実施形態では、領域A2を横断する第2溝部31を1つ設けたので、ピーク増幅素子11と、ピーク増幅素子30との間において、ベース板20を介した熱伝導を制限することができる。このため、ピーク増幅素子11及びピーク増幅素子30の内の一方のピーク増幅素子による熱が、ベース板20を介して他方のピーク増幅素子へ伝導するのを抑制することができる。つまり、第2溝部31は、ピーク増幅素子11とピーク増幅素子30との間の熱伝導を抑制する第2抑制部を構成している。
第2抑制部を構成する第2溝部31を設けた結果、メイン増幅素子10や、一方のピーク増幅素子からの熱の影響によって他方のピーク増幅素子に生じる特性の変動を抑制することができ、他方のピーク増幅素子の閾値電圧が変動するのを抑制することができる。これにより、ドハティ増幅回路1の効率低下を抑制することができる。
上記第1実施形態及びその変形例では、第1溝部25を2つ設けた場合を例示したが、必要に応じて、第1溝部25を1つだけ設けてもよいし、3つ以上設けてもよい。
また、変形例における第2溝部31も同様であり、第2溝部31を1つ設けた場合を例示したが、必要に応じて、2つ以上設けてもよい。
また、上記第1実施形態及びその変形例では、第1溝部25及び第2溝部31の長手方向両端が、ベース板20の長辺側の端縁手前まで延びている場合を例示したが、ベース板20の長辺側の端縁に到達するまで延ばし、第1溝部25の長手方向両端がベース板20の長辺側の両側面に開口するように形成してもよい。
また、上記第1実施形態及びその変形例では、細長く形成された第1溝部25及び第2溝部31を設けた場合を例示したが、例えば、図4Aに示すように、1つの第1溝部25を複数の分割溝部で構成し、領域Aを横断させてもよい。
図4A中、紙面左側の第1溝部25は、分割溝部25a,25b,25cによって構成されている。図4A中、紙面右側の第1溝部25は、分割溝部25d,25eによって構成されている。
この場合、各分割溝部25a,25b,25c,25d,25eの間の仕切部25fが形成されるので、第1溝部25を形成したことによるベース板20の剛性の低下を抑制しつつ、メイン増幅素子10と、ピーク増幅素子11との間の熱伝導を抑制することができる。第2溝部31も同様に複数の分割溝部で構成してもよい。
また、上記第1実施形態及びその変形例では、底部26を有する第1溝部25及び第2溝部31を設けた場合を例示したが、図4Bに示すように、搭載面20aと裏面20bとの間を貫通するように形成してもよい。この場合、搭載面20aにおいてメイン増幅素子10が搭載されている領域と、ピーク増幅素子11が搭載されている領域との間における、第1溝部25による空間をより大きく確保することができ、ベース板20を介した直接的な熱伝導をより制限することができる。
〔第2実施形態について〕
図5は、第2実施形態に係る増幅器4の断面図である。
本実施形態の増幅器4は、ベース板20に第1溝部25が形成されていない点、メイン増幅素子10とベース板20との間に第1介在層35を介在している点、及び、ピーク増幅素子11とベース板20との間に第2介在層36を介在している点において、第1実施形態と相違する。
図5に示すように、メイン増幅素子10と搭載面20aとの間には、第1介在層35が介在している。また、ピーク増幅素子11と搭載面20aとの間には、第2介在層36が介在している。
本実施形態において、第1介在層35は、銀によって形成されている。また、第2介在層36は、アルミニウム合金によって形成されている。
よって、第1介在層35の熱伝導率は、銅−モリブデン合金であるベース板20の熱伝導率よりも高い。これにより、メイン増幅素子10による熱をベース板20に対して効果的に伝導させることができる。
また、第2介在層36の熱伝導率は、ベース板20の熱伝導率よりも低い。
よって、第2介在層36を介さず、ピーク増幅素子11をベース板20に直接搭載した場合と比較して、ピーク増幅素子11とベース板20との間の熱伝導を制限することができる。
このため、メイン増幅素子10による熱が、ベース板20を介してピーク増幅素子11へ伝導するのを抑制することができる。
つまり、第2介在層36は、メイン増幅素子10とピーク増幅素子11との間の熱伝導を抑制する第1抑制部を構成している。
なお、本実施形態では、メイン増幅素子10と搭載面20aとの間に第1介在層35を設けた場合を例示したが、ピーク増幅素子11と搭載面20aとの間に第2介在層36を設ければ、メイン増幅素子10を直接搭載面20aに搭載してもよい。この場合においても、第2介在層36によって、メイン増幅素子10による熱が、ベース板20を介してピーク増幅素子11へ伝導するのを抑制することができる。
〔第3実施形態について〕
図6は、第3実施形態に係る増幅器4の断面図である。
本実施形態の増幅器4は、ベース板20に第1溝部25が形成されていない点、モールド樹脂19に代えて外部カバー22によって増幅素子10,11を覆っている点、及び、外部カバー22の内部空間においてメイン増幅素子10を覆う内部カバー40と、内部カバー40と外部カバー22とを熱伝導可能に接続する接続部材41とを備えている点において、第1実施形態と相違する。
本実施形態のパッケージ12は、ベース板20と、ベース板20の搭載面20aを覆う外部カバー22とを備えている。
外部カバー22は、鉄系合金等の金属製の部材であり、搭載面20aの周縁に沿って立設された矩形筒状の枠部22aと、枠部22aの上端開口を塞ぐ蓋部22bとを備えている。外部カバー22は、搭載面20aに取り付けられることで、搭載面20aに搭載されたメイン増幅素子10及びピーク増幅素子11を覆う。これによって、パッケージ12はメイン増幅素子10及びピーク増幅素子11を外部環境から隔離し保護する。
内部カバー40は、外部カバー22と同様、金属製の部材であり、メイン増幅素子10の外側面に対して一定の間隔をおきつつ搭載面20aに立設された矩形筒状の枠部40aと、枠部40aの上端開口を塞ぐ蓋部40bとを備えている。
内部カバー40は、図6に示すように、メイン増幅素子10を内部に収容している。
接続部材41は、蓋部40bの上面40b1と、蓋部22bの下面22b1との間に設けられている。接続部材41は、銅や銅−モリブデン合金等により形成された矩形板状の部材であり、蓋部40bの上面40b1と、蓋部22bの下面22b1とに接触して設けられている。これにより、接続部材41は、内部カバー40と外部カバー22とを熱伝導可能に接続する。
このように、メイン増幅素子10を内部カバー40によって覆うことで、メイン増幅素子10から放射される熱を遮蔽し、ピーク増幅素子11に到達するのを抑制することができる。また、内部カバー40によって遮蔽されたメイン増幅素子10から放射される熱を内部カバー40と接続部材41とを介して外部カバー22へ放熱することができる。
これにより、メイン増幅素子10による熱が、ベース板20を介してピーク増幅素子11へ伝導するのを抑制することができる。
つまり、内部カバー40は、メイン増幅素子10とピーク増幅素子11との間の熱伝導を抑制する第1抑制部を構成している。
なお、本実施形態では、内部カバー40と接続部材41とを外部カバー22の内部空間に設けた場合を例示したが、接続部材41を省略し、外部カバー22だけを設けた構成としてもよい。
この場合において、内部カバー40の蓋部40bが直接外部カバー22に接触するように内部カバー40を構成する。これにより、接続部材41を設けずとも、内部カバー40の内部における熱を外部カバー22へ放熱することができる。
〔その他〕
なお、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。
なお、以下に記載する各実施形態の少なくとも一部を任意に組み合わせてもよい。
上記各実施形態は、互いに組み合わせて用いることができる。例えば、第1実施形態で示した第1溝部25を形成したベース板20とピーク増幅素子11との間に、第2実施形態で示した第2介在層36を設けてもよいし、第3実施形態で示したパッケージ12のベース板20に第1実施形態で示した第1溝部25を形成してもよい。
また、上記第1実施形態及び第2実施形態では、モールド樹脂19によって、メイン増幅素子10及びピーク増幅素子11,30を封止した場合を例示したが、例えば、第3実施形態のように、ベース板20に取り付けられる金属製の外部カバーによって各増幅素子を覆う構成であってもよい。
また、上記第2実施形態及び第3実施形態では、メイン増幅素子10及びピーク増幅素子11の2つの増幅素子を備えた増幅器4を示したが、さらに、他のピーク増幅素子を備えていてもよい。この場合、他のピーク増幅素子と、当該他のピーク増幅素子に隣接する増幅素子との間の熱伝導を抑制する第2抑制部として、第2実施形態で示した第2介在層36に相当する構成を設けてもよいし、第3実施形態で示した内部カバー40に相当する構成を設けてもよい。
また、上記各実施形態では、メイン増幅素子10が1つの場合を例示したが、さらに、他のメイン増幅素子を備えていてもよい。この場合、他のメイン増幅素子と、当該他のメイン増幅素子に隣接する増幅素子との間の熱伝導を抑制する第2抑制部として、第1実施形態で示した第1溝部25に相当する構成を設けてもよいし、第2実施形態で示した第2介在層36に相当する構成を設けてもよいし、第3実施形態で示した内部カバー40に相当する構成を設けてもよい。
また、上記第1実施形態では、第1抑制部として第1溝部25を形成した場合を例示したが、例えば、ベース板20において、メイン増幅素子10が搭載された部分(第1部分)と、ピーク増幅素子11が搭載された部分(第2部分)とを、完全に切り離してもよい。
この場合、ベース板20は、互いに分離した前記第1部分と、前記第2部分とによって構成される。つまり、互いに分離した前記第1部分と、前記第2部分とによって構成されたベース板20が第1抑制部を構成する。
この構成によれば、ベース板20が、互いに分離した前記第1部分と、前記第2部分とによって構成されているので、ベース板20を介した直接的な熱伝導を制限することができる。このため、相対的に発熱量が大きいメイン増幅素子10による熱が、ベース板20を介してピーク増幅素子11へ伝導するのを抑制することができる。
さらに、ベース板20にはメイン増幅素子10及びピーク増幅素子11における接地端子が接続されているが、ベース板20を前記第1部分と、前記第2部分とによって構成した場合、メイン増幅素子10は、前記第1部分に接地端子が接続され接地される。また、ピーク増幅素子11は、前記第2部分に接地端子が接続され接地される。
上記各実施形態では、1つのベース板20にメイン増幅素子10の接地端子と、ピーク増幅素子11の接地端子とが接続されており、両増幅素子10,11の接地端子を接地するための接地経路が、ベース板20を介して互いに接続された状態となっている。
この場合、入力信号が与えられることでメイン増幅素子10に電流が流れると、接地経路に存在する僅かな抵抗成分によって、ベース板20の電位に変動が生じることがある。 ベース板20の電位に変動が生じると、ピーク増幅素子のゲート電圧に変動が生じることとなり、ピーク増幅素子11の特性(閾値電圧)に影響を与えるおそれがある。
これに対して、ベース板20を前記第1部分と、前記第2部分とによって構成すれば、第1部分と、第2部分とが分離しているので、メイン増幅素子10に流れる電流によって第1部分における電位が変動したとしても、第2部分には、その影響が及ばない。この結果、ピーク増幅素子11特性の変動(閾値電圧の変動)を抑制でき、ベース板20を介してメイン増幅素子10に流れる電流の変動によって、ピーク増幅素子11に与えられる影響を抑制することができる。
また、上記各実施形態では、メイン増幅素子10と、ピーク増幅素子11とが1つのパッケージ12に収容された増幅器4をドハティ増幅回路1に用いた場合について例示した。しかし、複数の増幅素子が1つのパッケージに収容された増幅器であって複数の増幅素子の動作タイミングや出力が互いに異なる増幅器に対しても、上記各実施形態で示した構成は適用可能である。
本発明の範囲は、上記した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味、及び範囲内でのすべての変更が含まれることが意図される。
1 ドハティ増幅回路
2 入力端子
3 出力端子
4 増幅器
4a 入力リード
4b 出力リード
4c 入力リード
4d 出力リード
4e 入力リード
4f 出力リード
5 分配器
6 合成器
7 回路基板
10 メイン増幅素子
10a 側端
11 ピーク増幅素子
11a 側端
11b 側端
12 パッケージ
15 1/4波長線路
16 1/4波長線路
18 板状体
19 モールド樹脂
20 ベース板
20a 搭載面
20b 裏面
21 樹脂部
22 外部カバー
22a 枠部
22b 蓋部
22b1 下面
25 第1溝部
25a,25b,25c,25d,25e 分割溝部
25f 仕切部
26 底部
30 ピーク増幅素子
30a 側端
31 第2溝部
35 第1介在層
36 第2介在層
40 内部カバー
40a 枠部
40b 蓋部
40b1 上面
41 接続部材
A1 領域
A2 領域

Claims (8)

  1. 第1増幅素子と、
    第2増幅素子と、
    前記第1増幅素子と前記第2増幅素子とを収容するパッケージと、
    前記第1増幅素子と前記第2増幅素子との間の熱伝導を抑制する第1抑制部と、
    を備えている増幅器。
  2. 前記パッケージは、前記第1増幅素子と前記第2増幅素子が並べて搭載された搭載面を有するベース板を備え、
    前記第1抑制部は、前記搭載面に形成された1又は複数の溝部を含み、
    前記1又は複数の溝部は、前記搭載面における、前記第1増幅素子と、前記第2増幅素子との間の領域を横断する
    請求項1に記載の増幅器。
  3. 前記パッケージは、前記第1増幅素子と前記第2増幅素子が搭載された搭載面を有するベース板を備え、
    前記第1抑制部は、前記第1増幅素子及び前記第2増幅素子のうちの一方の増幅素子と前記搭載面との間に介在する介在層を含み、
    前記介在層の熱伝導率が、前記ベース板の熱伝導率よりも低い
    請求項1に記載の増幅器。
  4. 前記パッケージは、前記第1増幅素子と前記第2増幅素子が搭載された搭載面を有するベース板と、前記搭載面に設けられ前記前記第1増幅素子と前記第2増幅素子を覆う外部カバーと、を備え、
    前記第1抑制部は、前記外部カバーの内部空間において、前記第1増幅素子及び前記第2増幅素子のうちの一方の増幅素子を覆う内部カバーを含み、
    前記内部カバーは、前記外部カバーに対して熱伝導可能に接続されている
    請求項1に記載の増幅器。
  5. 前記第1増幅素子及び前記第2増幅素子のうちの一方の増幅素子に隣接配置され、前記パッケージに収容される第3増幅素子と、
    前記第3増幅素子と前記一方の増幅素子との間の熱伝導を抑制する第2抑制部と、をさらに備えている
    請求項1から請求項4のいずれか一項に記載の増幅器。
  6. 前記第1増幅素子と前記第2増幅素子のうちの一方の増幅素子が、ドハティ増幅器のメイン増幅素子であり、他方の増幅素子が前記ドハティ増幅器のピーク増幅素子である
    請求項1から請求項4のいずれか一項に記載の増幅器。
  7. 前記第1増幅素子と前記第2増幅素子のうちの一方の増幅素子が、ドハティ増幅器のメイン増幅素子であり、他方の増幅素子が前記ドハティ増幅器のピーク増幅素子であり、
    前記第3増幅素子が、前記ドハティ増幅器のメイン増幅素子又はピーク増幅素子のいずれかである請求項5に記載の増幅器。
  8. 増幅器を備えたドハティ増幅回路であって、
    前記増幅器は、
    メイン増幅素子と、
    ピーク増幅素子と、
    前記メイン増幅素子と前記ピーク増幅素子とを収容するパッケージと、
    前記メイン増幅素子と前記ピーク増幅素子との間の熱伝導を抑制する第1抑制部と、
    を備えている
    ドハティ増幅回路。
JP2018061051A 2018-03-28 2018-03-28 増幅器 Active JP6996385B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018061051A JP6996385B2 (ja) 2018-03-28 2018-03-28 増幅器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018061051A JP6996385B2 (ja) 2018-03-28 2018-03-28 増幅器

Publications (2)

Publication Number Publication Date
JP2019176282A true JP2019176282A (ja) 2019-10-10
JP6996385B2 JP6996385B2 (ja) 2022-01-17

Family

ID=68167397

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018061051A Active JP6996385B2 (ja) 2018-03-28 2018-03-28 増幅器

Country Status (1)

Country Link
JP (1) JP6996385B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7553181B2 (ja) 2019-10-28 2024-09-18 住友電工デバイス・イノベーション株式会社 ドハティ増幅装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009054850A (ja) * 2007-08-28 2009-03-12 Renesas Technology Corp 半導体装置
JP2009272679A (ja) * 2008-04-30 2009-11-19 Mitsubishi Electric Corp 並列合成増幅器
JP2013074249A (ja) * 2011-09-29 2013-04-22 Oki Electric Ind Co Ltd 半導体パッケージ、及び半導体パッケージの製造方法
JP2013115760A (ja) * 2011-11-30 2013-06-10 Sumitomo Electric Device Innovations Inc ドハティ増幅器
US20150340306A1 (en) * 2014-05-23 2015-11-26 Infineon Technologies Ag Semiconductor device package having asymmetric chip mounting area and lead widths
WO2016039094A1 (ja) * 2014-09-11 2016-03-17 株式会社日立パワーデバイス 半導体装置、並びにそれを用いたオルタネータ及び電力変換装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009054850A (ja) * 2007-08-28 2009-03-12 Renesas Technology Corp 半導体装置
JP2009272679A (ja) * 2008-04-30 2009-11-19 Mitsubishi Electric Corp 並列合成増幅器
JP2013074249A (ja) * 2011-09-29 2013-04-22 Oki Electric Ind Co Ltd 半導体パッケージ、及び半導体パッケージの製造方法
JP2013115760A (ja) * 2011-11-30 2013-06-10 Sumitomo Electric Device Innovations Inc ドハティ増幅器
US20150340306A1 (en) * 2014-05-23 2015-11-26 Infineon Technologies Ag Semiconductor device package having asymmetric chip mounting area and lead widths
WO2016039094A1 (ja) * 2014-09-11 2016-03-17 株式会社日立パワーデバイス 半導体装置、並びにそれを用いたオルタネータ及び電力変換装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7553181B2 (ja) 2019-10-28 2024-09-18 住友電工デバイス・イノベーション株式会社 ドハティ増幅装置

Also Published As

Publication number Publication date
JP6996385B2 (ja) 2022-01-17

Similar Documents

Publication Publication Date Title
US10404226B2 (en) Power amplifier module
JP6285228B2 (ja) 通信モジュール
JP2015115960A (ja) 半導体デバイス及び製造方法
JP2018098677A (ja) 送受信モジュール
US10778183B2 (en) Saw-based electronic elements and filter devices
US20150311131A1 (en) Semiconductor package and system with an isolation structure to reduce electromagnetic coupling
US9607953B1 (en) Semiconductor package with isolation wall
JP2008306771A (ja) 増幅器
WO2019138904A1 (ja) スイッチモジュール
JP3829839B2 (ja) 高周波パッケージ
US10784209B2 (en) Electrical component, device and package
JPWO2013175690A1 (ja) 高周波増幅回路
JP2006333201A (ja) ドハティ型増幅器
JP2022007366A (ja) 高周波モジュールおよび通信装置
JP2008078321A (ja) 通信端末及び送信機のシールド構造
JP2019176282A (ja) 増幅器及びドハティ増幅回路
JP2019176281A (ja) 増幅器及びドハティ増幅回路
JP6445490B2 (ja) 高周波半導体増幅器
WO2022091830A1 (ja) 高周波モジュールおよび通信装置
JP5181424B2 (ja) 高出力増幅器
JP5800360B2 (ja) ドハティ増幅器
JP4575147B2 (ja) 半導体装置
CN115765645A (zh) 射频放大器
JP6419407B1 (ja) 半導体装置
JP2000133765A (ja) 高周波集積回路装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200923

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210803

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210917

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211116

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211129

R150 Certificate of patent or registration of utility model

Ref document number: 6996385

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150