JP2566207B2 - 半導体デバイス - Google Patents
半導体デバイスInfo
- Publication number
- JP2566207B2 JP2566207B2 JP62234682A JP23468287A JP2566207B2 JP 2566207 B2 JP2566207 B2 JP 2566207B2 JP 62234682 A JP62234682 A JP 62234682A JP 23468287 A JP23468287 A JP 23468287A JP 2566207 B2 JP2566207 B2 JP 2566207B2
- Authority
- JP
- Japan
- Prior art keywords
- control circuit
- semiconductor
- semiconductor device
- power mosfet
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 59
- 239000000758 substrate Substances 0.000 claims description 42
- 239000010410 layer Substances 0.000 claims description 17
- 238000001816 cooling Methods 0.000 claims description 8
- 239000012790 adhesive layer Substances 0.000 claims description 4
- 239000000853 adhesive Substances 0.000 claims description 3
- 230000001070 adhesive effect Effects 0.000 claims description 3
- 238000005516 engineering process Methods 0.000 claims description 3
- 239000004020 conductor Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000013021 overheating Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Description
【発明の詳細な説明】 [産業上の利用分野] この発明は、パワーMOSFETとこのMOSFETの制御のため
の集積された制御回路とを備えた半導体デバイスに関す
る。
の集積された制御回路とを備えた半導体デバイスに関す
る。
[従来の技術] かかる半導体デバイスは種々の名称、例えば「スマー
ト(Smart)FET」のような名称で市販されている。その
際制御回路とパワーMOSFETとは同一の半導体基体上に集
積されている。しかしながらかかるデバイスは、パワー
MOSFETを制御回路と同様に複雑な技術で製造しなければ
ならないという欠点を有する。更に同一面上にあるとき
には、従来製造されたパワーMOSFETに比べて明らかに高
いドレーン・ソース間抵抗を生じる。更に同一半導体基
体上での集積により、パワー部分の十分な冷却の理由か
ら必要とされるよりも多くの取り付け面を要する。
ト(Smart)FET」のような名称で市販されている。その
際制御回路とパワーMOSFETとは同一の半導体基体上に集
積されている。しかしながらかかるデバイスは、パワー
MOSFETを制御回路と同様に複雑な技術で製造しなければ
ならないという欠点を有する。更に同一面上にあるとき
には、従来製造されたパワーMOSFETに比べて明らかに高
いドレーン・ソース間抵抗を生じる。更に同一半導体基
体上での集積により、パワー部分の十分な冷却の理由か
ら必要とされるよりも多くの取り付け面を要する。
[発明が解決しようとする問題点] この発明は、頭記の半導体デバイスの製造技術を簡易
化し、かつ取り付けのための所要面積を減少させ、さら
にパワーMOSFETの温度を制御回路ができるだけ正確に検
出し得るようにすることを目的とする。
化し、かつ取り付けのための所要面積を減少させ、さら
にパワーMOSFETの温度を制御回路ができるだけ正確に検
出し得るようにすることを目的とする。
[問題点を解決するための手段] 上述の目的を達成するため、この発明においては、パ
ワーMOSFETを含む半導体基体と、このパワーMOSFETを制
御するための制御回路を集積した別の半導体基体とを備
え、制御回路の半導体基体はパワーMOSFETの半導体基体
の一主面上に配置され、両半導体基体は相互に電気絶縁
層を介して熱的、機械的に結合され、制御回路は温度セ
ンサを備え、この温度センサはスイッチと電気的に接続
され、パワーMOSFET中に生じる温度が所定の限界温度に
達したとき前記スイッチが信号を発するようにする。
ワーMOSFETを含む半導体基体と、このパワーMOSFETを制
御するための制御回路を集積した別の半導体基体とを備
え、制御回路の半導体基体はパワーMOSFETの半導体基体
の一主面上に配置され、両半導体基体は相互に電気絶縁
層を介して熱的、機械的に結合され、制御回路は温度セ
ンサを備え、この温度センサはスイッチと電気的に接続
され、パワーMOSFET中に生じる温度が所定の限界温度に
達したとき前記スイッチが信号を発するようにする。
この発明の実施態様は特許請求の範囲第2項以下に記
載されている。
載されている。
[実施例] 次にこの発明に基づく半導体デバイスの二つの実施例
を示す図面により、この発明を詳細に説明する。
を示す図面により、この発明を詳細に説明する。
第1図及び第2図において、パワーMOSFETは半導体基
体1内に形成され、その一主面上には別の半導体基体2
が配置され、その中に制御回路が集積されている。半導
体基体2は半導体基体1より小さい面を有する。半導体
基体2は半導体基体1に対して絶縁層3により電気的に
絶縁され、接着剤層4により半導体基体1に機械的に結
合されている。絶縁層3は例えば窒化シリコンSi3N4か
ら成り、層4は絶縁性接着剤から成る。絶縁層3は半導
体基体2又は半導体基体1の構成部分とすることもでき
る。後者の場合には接着剤層は絶縁層3と半導体基体2
との間に置かれる。しかしながら絶縁層3を絶縁箔とし
て構成し両半導体基体に接着することもまた可能であ
る。この絶縁層3は数μmの厚さにすることによって、
両半導体基体1、2間の十分良好な熱的接触を得ること
ができる。
体1内に形成され、その一主面上には別の半導体基体2
が配置され、その中に制御回路が集積されている。半導
体基体2は半導体基体1より小さい面を有する。半導体
基体2は半導体基体1に対して絶縁層3により電気的に
絶縁され、接着剤層4により半導体基体1に機械的に結
合されている。絶縁層3は例えば窒化シリコンSi3N4か
ら成り、層4は絶縁性接着剤から成る。絶縁層3は半導
体基体2又は半導体基体1の構成部分とすることもでき
る。後者の場合には接着剤層は絶縁層3と半導体基体2
との間に置かれる。しかしながら絶縁層3を絶縁箔とし
て構成し両半導体基体に接着することもまた可能であ
る。この絶縁層3は数μmの厚さにすることによって、
両半導体基体1、2間の十分良好な熱的接触を得ること
ができる。
半導体基体1と2から構成されたユニットは冷却体13
上に固定されている。固定のための半導体基体1と冷却
体13との間に存在する層12が用いられる。層12は例えば
導電性の接着剤である。制御回路は、半導体基体2の上
面上に配置された電極7により導線9を介してケース端
子10に電気的に結合されている。制御回路は、制御回路
の出力端5をパワーFETのゲート電極6に結合する導線1
4を介して、パワーFETを制御する。パワーFETのソース
電極は電極8と二つの導線9とを介してケース端子Sour
ce及び制御回路に結合されている。
上に固定されている。固定のための半導体基体1と冷却
体13との間に存在する層12が用いられる。層12は例えば
導電性の接着剤である。制御回路は、半導体基体2の上
面上に配置された電極7により導線9を介してケース端
子10に電気的に結合されている。制御回路は、制御回路
の出力端5をパワーFETのゲート電極6に結合する導線1
4を介して、パワーFETを制御する。パワーFETのソース
電極は電極8と二つの導線9とを介してケース端子Sour
ce及び制御回路に結合されている。
半導体基体1と2上の電極の位置は定められた箇所に
拘束されてはおらず、電極は半導体基体の面上に別の状
態で配置することもできる。半導体デバイスは接地のた
めのケース端子GNDを有する。このケース端子は半導体
基体2に結合されている。なぜならば制御回路を給電電
圧に結合しなければならないからである。第2のケース
端子INは制御入力端として用いられる。制御入力端INに
加わる信号は制御回路を介してパワーFETをオンする。
第3のケース端子VDDは制御回路に対し給電電圧を供給
するために用いられ、かつ冷却体13に直接結合されてい
る。ケース端子STは例えば荷電流、過熱、過電圧、負荷
欠落などのような故障の遠隔表示に用いられる。ケース
端子SourceにはパワーFETのためのソース電圧が供給さ
れる。
拘束されてはおらず、電極は半導体基体の面上に別の状
態で配置することもできる。半導体デバイスは接地のた
めのケース端子GNDを有する。このケース端子は半導体
基体2に結合されている。なぜならば制御回路を給電電
圧に結合しなければならないからである。第2のケース
端子INは制御入力端として用いられる。制御入力端INに
加わる信号は制御回路を介してパワーFETをオンする。
第3のケース端子VDDは制御回路に対し給電電圧を供給
するために用いられ、かつ冷却体13に直接結合されてい
る。ケース端子STは例えば荷電流、過熱、過電圧、負荷
欠落などのような故障の遠隔表示に用いられる。ケース
端子SourceにはパワーFETのためのソース電圧が供給さ
れる。
この装置はいわゆる高電位側スイッチであり、このス
イッチでは負荷がパワーMOSFETのソース電極と大地との
間に接続され、ドレーン電極はVDDに接続されている。
イッチでは負荷がパワーMOSFETのソース電極と大地との
間に接続され、ドレーン電極はVDDに接続されている。
第3図では低電位側スイッチが示され、このスイッチ
では負荷はVDDとパワーMOSFETのドレーン電極との間に
接続され、ソース電極は接地される。符号は第2図の符
号に対応している。第2図に示す装置と異なって、この
装置は端子Sourceを有せず端子Drainを有し、この端子
はただ冷却体13に結合されているだけである。
では負荷はVDDとパワーMOSFETのドレーン電極との間に
接続され、ソース電極は接地される。符号は第2図の符
号に対応している。第2図に示す装置と異なって、この
装置は端子Sourceを有せず端子Drainを有し、この端子
はただ冷却体13に結合されているだけである。
第4図には集積された制御回路を通る断面が著しく簡
略化した形で示されている。パワーMOSFETの半導体基体
1と半導体デバイスの残りの部分とは切断図示されてい
ない。制御回路はそれ自体周知の方法で自己絶縁形CMOS
技術により製造されている。一般にかなり複雑な構造の
代わりに、ここでは集積された相補形の二つの横形MOSF
ETだけが示されている。半導体基体2は強くn形にドー
プされた基体16上に構成されいる。基体16には弱くn形
にドープされたエピタキシャル層17が隣接している。こ
の層17の中にはp形にドープされた井戸が埋め込まれて
いる。井戸18の中にはn形にドープされたソース領域19
とn形にドープされたドレーン領域20とが埋め込まれて
いる。この横形nチャネルFETはゲート電極21を介して
制御される。更に領域17の中にはp形にドープされたソ
ース領域22とp形にドープされたドレーン領域23とが埋
め込まれている。この横形pチャネルFETはゲート電極2
4により制御される。図示され説明のために最も必要な
構成部分に限定された制御回路を電気的に冷却体に結合
するために、パワーMOSFETと反対側のその主面に強くn
形にドープされた領域25が埋め込まれている。この領域
は電極26を備えケース端子VDDに結合されている。その
際領域25の制御回路の集積された素子との間の間隔は領
域17の厚さより数倍大きい。端子VDDに給電電圧が印加
されると、領域17にも給電電圧が加わり、領域18と17と
の間に存在するpn接合と領域22,23と17との間に存在す
るpn接合とが、阻止方向にバイアス電圧を加えられる。
それにより制御回路の両MOSFETは電気的に相互に分離さ
れる。
略化した形で示されている。パワーMOSFETの半導体基体
1と半導体デバイスの残りの部分とは切断図示されてい
ない。制御回路はそれ自体周知の方法で自己絶縁形CMOS
技術により製造されている。一般にかなり複雑な構造の
代わりに、ここでは集積された相補形の二つの横形MOSF
ETだけが示されている。半導体基体2は強くn形にドー
プされた基体16上に構成されいる。基体16には弱くn形
にドープされたエピタキシャル層17が隣接している。こ
の層17の中にはp形にドープされた井戸が埋め込まれて
いる。井戸18の中にはn形にドープされたソース領域19
とn形にドープされたドレーン領域20とが埋め込まれて
いる。この横形nチャネルFETはゲート電極21を介して
制御される。更に領域17の中にはp形にドープされたソ
ース領域22とp形にドープされたドレーン領域23とが埋
め込まれている。この横形pチャネルFETはゲート電極2
4により制御される。図示され説明のために最も必要な
構成部分に限定された制御回路を電気的に冷却体に結合
するために、パワーMOSFETと反対側のその主面に強くn
形にドープされた領域25が埋め込まれている。この領域
は電極26を備えケース端子VDDに結合されている。その
際領域25の制御回路の集積された素子との間の間隔は領
域17の厚さより数倍大きい。端子VDDに給電電圧が印加
されると、領域17にも給電電圧が加わり、領域18と17と
の間に存在するpn接合と領域22,23と17との間に存在す
るpn接合とが、阻止方向にバイアス電圧を加えられる。
それにより制御回路の両MOSFETは電気的に相互に分離さ
れる。
制御回路はいわゆる接合絶縁技術で構成することもで
き、この技術ではエピタキシャル層の中に埋め込まれた
種々の機能の部分が、逆に形にドープされた領域にまで
達する深い強く逆の形にドープされた領域により相互に
分離される。各機能単位を基板の中の絶縁材料により絶
縁された井戸の中に埋め込むことにより、制御回路の個
々の回路素子を誘電体絶縁により相互に分離することも
また可能である。
き、この技術ではエピタキシャル層の中に埋め込まれた
種々の機能の部分が、逆に形にドープされた領域にまで
達する深い強く逆の形にドープされた領域により相互に
分離される。各機能単位を基板の中の絶縁材料により絶
縁された井戸の中に埋め込むことにより、制御回路の個
々の回路素子を誘電体絶縁により相互に分離することも
また可能である。
過熱の際に信号を発するかかる回路装置は第5図に示
されている。この回路装置はpチャネルFET T1とnチ
ャネルMOSFET T2との直列回路から成る。FET T1はエ
ンハンスメント形でありFET T2はデプリーション形で
ある。トランジスタT1のソース電極は運転電圧VDDを印
加された端子1に結合されている。トランジスタT2のソ
ース側は端子2を介して大地GNDに接続されている。ト
ランジスタT2のゲート電極はそのソース電極に結合さ
れ、従ってトランジスタT2は電流源として働く。トラン
ジスタT1,T2にはバイポーラトランジスタT3とMOSFET T
4とから成る直列回路が並列に接続されている。その際
トランジスタT4のドレーン電極はトランジスタT3のエミ
ッタ電極に結合され、トランジスタT3のコレクタ電極は
端子1に結合されている。トランジスタT4のドレーン電
極又はトランジスタT3のエミッタ電極は電気的にトラン
ジスタT1のゲート電極に結合されている。トランジスタ
T1のゲート電極と端子1との間には、トランジスタT1の
ゲート・ソース間バイアス電圧を制限する第1のツェナ
ーダイオードD1が接続されている。トランジスタT2のソ
ースとドレーン電極との間には、出力電圧の制限するツ
ェナーダイオードD2が接続されている。
されている。この回路装置はpチャネルFET T1とnチ
ャネルMOSFET T2との直列回路から成る。FET T1はエ
ンハンスメント形でありFET T2はデプリーション形で
ある。トランジスタT1のソース電極は運転電圧VDDを印
加された端子1に結合されている。トランジスタT2のソ
ース側は端子2を介して大地GNDに接続されている。ト
ランジスタT2のゲート電極はそのソース電極に結合さ
れ、従ってトランジスタT2は電流源として働く。トラン
ジスタT1,T2にはバイポーラトランジスタT3とMOSFET T
4とから成る直列回路が並列に接続されている。その際
トランジスタT4のドレーン電極はトランジスタT3のエミ
ッタ電極に結合され、トランジスタT3のコレクタ電極は
端子1に結合されている。トランジスタT4のドレーン電
極又はトランジスタT3のエミッタ電極は電気的にトラン
ジスタT1のゲート電極に結合されている。トランジスタ
T1のゲート電極と端子1との間には、トランジスタT1の
ゲート・ソース間バイアス電圧を制限する第1のツェナ
ーダイオードD1が接続されている。トランジスタT2のソ
ースとドレーン電極との間には、出力電圧の制限するツ
ェナーダイオードD2が接続されている。
温度センサはバイポーラトランジスタT3により構成さ
れている。他のすべての素子は、過熱を表示する信号の
発生のためのスイッチとして働く。パワーMOSFET 1と
従ってトランジスタT3の温度が上がると、トランジスタ
T3の電流が増加する。トランジスタT3を流れる電流が電
流源としてのトランジスタT4を通って流れる電流よりも
大きくなると、トランジスタT4の内部抵抗が著しく増加
し、トランジスタT1のゲート電極の電圧が大地電位から
突然上昇する。その際トランジスタT1の電圧しきい値を
超えるとトランジスタT1はオフされ、端子3の電位は大
地電位に戻る。そのときこの電位は端子3と2に接続さ
れた論理回路により過熱信号として検出され、例えばパ
ワーMOSFETのオフをもたらす。
れている。他のすべての素子は、過熱を表示する信号の
発生のためのスイッチとして働く。パワーMOSFET 1と
従ってトランジスタT3の温度が上がると、トランジスタ
T3の電流が増加する。トランジスタT3を流れる電流が電
流源としてのトランジスタT4を通って流れる電流よりも
大きくなると、トランジスタT4の内部抵抗が著しく増加
し、トランジスタT1のゲート電極の電圧が大地電位から
突然上昇する。その際トランジスタT1の電圧しきい値を
超えるとトランジスタT1はオフされ、端子3の電位は大
地電位に戻る。そのときこの電位は端子3と2に接続さ
れた論理回路により過熱信号として検出され、例えばパ
ワーMOSFETのオフをもたらす。
自明のように制御回路は他の機能を満たすために設計
することができる。このための可能性は例えばドイツ連
邦共和国特許出願公開第3609235号明細書(特開昭62−2
2713号明細書)、同第3609236号明細書(特開昭62−227
215号明細書)、同第3624565号明細書(特開昭63−3131
31号明細書)に記載されている。
することができる。このための可能性は例えばドイツ連
邦共和国特許出願公開第3609235号明細書(特開昭62−2
2713号明細書)、同第3609236号明細書(特開昭62−227
215号明細書)、同第3624565号明細書(特開昭63−3131
31号明細書)に記載されている。
第1図はこの発明に基づく半導体デバイスの一実施例の
側面図、第2図は第1図に示すデバイスの平面図、第3
図はデバイスの別の実施例を平面図、第4図は第1図又
は第3図に示す制御回路の断面図、第5図は第4図に示
す制御回路の部分回路図である。 1……パワーMOSFETの半導体基体、2……制御回路の半
導体基体、3……絶縁層、4……接着剤層、13……冷却
体、16……基板、25……領域、26……電極、T1,T2,T4…
…MOSFET(スイッチ)、T3……バイポーラトランジスタ
(温度センサ)。
側面図、第2図は第1図に示すデバイスの平面図、第3
図はデバイスの別の実施例を平面図、第4図は第1図又
は第3図に示す制御回路の断面図、第5図は第4図に示
す制御回路の部分回路図である。 1……パワーMOSFETの半導体基体、2……制御回路の半
導体基体、3……絶縁層、4……接着剤層、13……冷却
体、16……基板、25……領域、26……電極、T1,T2,T4…
…MOSFET(スイッチ)、T3……バイポーラトランジスタ
(温度センサ)。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 イエネ、チハニ ドイツ連邦共和国ミユンヘン70、ウイン デツクシユトラーセ1 (72)発明者 ローラント、ウエーバー ドイツ連邦共和国ミユンヘン40、ウイズ ラシユトラーセ5 (56)参考文献 特開 昭50−9071(JP,A) 特開 昭57−40977(JP,A) 実開 昭59−56759(JP,U) 実開 昭60−25160(JP,U)
Claims (8)
- 【請求項1】パワーMOSFETを含む半導体基体(1)と、
このパワーMOSFETを制御するための制御回路を集積した
別の半導体基体(2)とを備え、制御回路の半導体基体
(2)はパワーMOSFETの半導体基体(1)の一主面上に
配置され、両半導体基体(1,2)は相互に電気絶縁層
(3,4)を介して熱的、機械的に結合され、制御回路は
温度センサ(T3)を備え、この温度センサ(T3)はスイ
ッチ(T1,T2,T4)と電気的に接続され、パワーMOSFET中
に生じる温度が所定の限界温度に達したとき前記スイッ
チが信号を発するようにしたことを特徴とする半導体デ
バイス。 - 【請求項2】絶縁層(3)がパワーMOSFETの半導体基体
(1)上に設けられていることを特徴とする特許請求の
範囲第1項記載の半導体デバイス。 - 【請求項3】絶縁層(3)ガ制御回路の半導体基体
(2)上に設けられていることを特徴とする特許請求の
範囲第1項記載の半導体デバイス。 - 【請求項4】両半導体基体(1,2)が相互に接着されて
いることを特徴とする特許請求の範囲第1項ないし第3
項のいずれか1項に記載の半導体デバイス。 - 【請求項5】接着剤層(4)が絶縁性接着剤からなるこ
とを特徴とする特許請求の範囲第4項記載の半導体デバ
イス。 - 【請求項6】パワーMOSFETの半導体基体(1)の一主面
が冷却体(13)上に固定され、制御回路の半導体基体
(2)がパワーMOSFETの半導体基体(1)の他主面上に
設けられていることを特許とする特許請求の範囲第1項
記載の半導体デバイス。 - 【請求項7】制御回路が強くドープした基板(16)上に
自己絶縁形CMOS技術により構成され、制御回路の半導体
基体(2)のパワーMOSFETと反対側の面上に電極(26)
が設けられ、この電極が基板(16)に電気的に結合され
ていることを特徴とする特許請求の範囲第1項ないし第
6項のいずれか1項に記載の半導体デバイス。 - 【請求項8】電極(26)が基板(16)と同じ導電性の形
を有する強くドープされた領域(25)上に設けられてい
ることを特徴とする特許請求の範囲第7項記載の半導体
デバイス。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE3632199 | 1986-09-23 | ||
DE3632199.0 | 1986-09-23 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6387758A JPS6387758A (ja) | 1988-04-19 |
JP2566207B2 true JP2566207B2 (ja) | 1996-12-25 |
Family
ID=6310098
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62234682A Expired - Lifetime JP2566207B2 (ja) | 1986-09-23 | 1987-09-18 | 半導体デバイス |
Country Status (6)
Country | Link |
---|---|
US (1) | US4947234A (ja) |
EP (1) | EP0262530B1 (ja) |
JP (1) | JP2566207B2 (ja) |
KR (1) | KR930009475B1 (ja) |
DE (1) | DE3786314D1 (ja) |
MY (1) | MY102712A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001110986A (ja) * | 1999-09-13 | 2001-04-20 | Fairchild Korea Semiconductor Kk | マルチチップパッケージ構造をもつ電力素子及びその製造方法 |
US8362626B2 (en) | 2007-08-28 | 2013-01-29 | Renesas Electronics Corporation | Semiconductor device with non-overlapped circuits |
Families Citing this family (42)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE8808805U1 (ja) * | 1988-07-08 | 1988-09-01 | Siemens Ag, 1000 Berlin Und 8000 Muenchen, De | |
EP0379616A1 (de) * | 1989-01-26 | 1990-08-01 | Siemens Aktiengesellschaft | Halbleiterbauelement mit übereinander montierten Halbleiterkörpern |
JP2876773B2 (ja) * | 1990-10-22 | 1999-03-31 | セイコーエプソン株式会社 | プログラム命令語長可変型計算装置及びデータ処理装置 |
DE4108154A1 (de) * | 1991-03-14 | 1992-09-17 | Telefunken Electronic Gmbh | Elektronische baugruppe und verfahren zur herstellung von elektronischen baugruppen |
JPH05308107A (ja) * | 1991-07-01 | 1993-11-19 | Sumitomo Electric Ind Ltd | 半導体装置及びその製作方法 |
US5170312A (en) * | 1991-11-04 | 1992-12-08 | Motorola, Inc. | Protection circuit on a lead of a power device |
FR2690274B1 (fr) * | 1992-04-15 | 1997-08-22 | Motorola Semiconducteurs | Boitier pour dispositif a semiconducteur et procede de formation de boitier pour dispositif a semiconducteur. |
US6147393A (en) * | 1993-05-05 | 2000-11-14 | Ixys Corporation | Isolated multi-chip devices |
JP2938344B2 (ja) * | 1994-05-15 | 1999-08-23 | 株式会社東芝 | 半導体装置 |
JP3228093B2 (ja) * | 1995-06-28 | 2001-11-12 | 富士電機株式会社 | 高耐圧ic |
EP0809295B1 (de) * | 1996-05-21 | 2003-04-02 | Infineon Technologies AG | MOSFET mit Temperaturschutz |
DE19633920C1 (de) * | 1996-08-22 | 1997-10-09 | Siemens Ag | Leistungs-Halbleiterschalter |
DE19635582C1 (de) * | 1996-09-02 | 1998-02-19 | Siemens Ag | Leistungs-Halbleiterbauelement für Brückenschaltungen mit High- bzw. Low-Side-Schaltern |
DE19728281C1 (de) * | 1997-07-02 | 1998-10-29 | Siemens Ag | Zwei-Chip-Leistungs-IC mit verbessertem Kurzschlußverhalten |
EP0903780A3 (en) * | 1997-09-19 | 1999-08-25 | Texas Instruments Incorporated | Method and apparatus for a wire bonded package for integrated circuits |
FR2776462B1 (fr) * | 1998-03-19 | 2000-05-19 | Schneider Electric Sa | Module de composants electroniques de puissance |
US6410989B1 (en) * | 1999-01-04 | 2002-06-25 | International Rectifier Corporation | Chip-scale package |
US6798061B2 (en) * | 1999-11-15 | 2004-09-28 | Koninklijke Philips Electronics N.V. | Multiple semiconductor chip (multi-chip) module for use in power applications |
JP2001308262A (ja) * | 2000-04-26 | 2001-11-02 | Mitsubishi Electric Corp | 樹脂封止bga型半導体装置 |
JP4146607B2 (ja) | 2000-07-28 | 2008-09-10 | 三菱電機株式会社 | パワーモジュール |
DE10038968A1 (de) * | 2000-08-10 | 2002-03-07 | Infineon Technologies Ag | Schaltungsanordnung mit wenigstens zwei Halbleiterkörpern und einem Kühlkörper |
EP1231635A1 (en) * | 2001-02-09 | 2002-08-14 | STMicroelectronics S.r.l. | Method for manufacturing an electronic power device and a diode in a same package |
KR100401020B1 (ko) | 2001-03-09 | 2003-10-08 | 앰코 테크놀로지 코리아 주식회사 | 반도체칩의 스택킹 구조 및 이를 이용한 반도체패키지 |
JP4651652B2 (ja) * | 2001-05-18 | 2011-03-16 | 三洋電機株式会社 | 電源回路装置 |
US6861732B2 (en) | 2001-05-18 | 2005-03-01 | Sanyo Electric Co., Ltd. | Power source circuit device |
US6649978B2 (en) | 2001-06-19 | 2003-11-18 | Koninklijke Philips Electronics N.V. | Semiconductor module having multiple semiconductor chips |
EP1470586B1 (de) * | 2002-01-30 | 2014-01-15 | ebm-papst St. Georgen GmbH & Co. KG | Leistungs-halbleiter, und verfahen zu seiner herstellung |
KR20030083306A (ko) * | 2002-04-20 | 2003-10-30 | 삼성전자주식회사 | 메모리 카드 |
DE10323007B4 (de) * | 2003-05-21 | 2005-10-20 | Infineon Technologies Ag | Halbleiteranordnung |
US20060098363A1 (en) * | 2004-11-09 | 2006-05-11 | Fultec Semiconductors, Inc. | Integrated transient blocking unit compatible with very high voltages |
DE102004056984A1 (de) * | 2004-11-25 | 2006-06-08 | Siemens Ag | Stromrichteranordnung |
US7400047B2 (en) * | 2004-12-13 | 2008-07-15 | Agere Systems Inc. | Integrated circuit with stacked-die configuration utilizing substrate conduction |
WO2006108444A1 (en) | 2005-04-13 | 2006-10-19 | Freescale Semiconductor, Inc | Protection of an integrated circuit and method therefor |
US20080237824A1 (en) * | 2006-02-17 | 2008-10-02 | Amkor Technology, Inc. | Stacked electronic component package having single-sided film spacer |
US7675180B1 (en) | 2006-02-17 | 2010-03-09 | Amkor Technology, Inc. | Stacked electronic component package having film-on-wire spacer |
US7633144B1 (en) | 2006-05-24 | 2009-12-15 | Amkor Technology, Inc. | Semiconductor package |
JP4858290B2 (ja) * | 2006-06-05 | 2012-01-18 | 株式会社デンソー | 負荷駆動装置 |
US20080131998A1 (en) * | 2006-12-01 | 2008-06-05 | Hem Takiar | Method of fabricating a film-on-wire bond semiconductor device |
US20080128879A1 (en) * | 2006-12-01 | 2008-06-05 | Hem Takiar | Film-on-wire bond semiconductor device |
EP2159837B1 (en) * | 2007-05-29 | 2018-01-17 | Kyocera Corporation | Electronic component storing package and electronic device |
US7884444B2 (en) * | 2008-07-22 | 2011-02-08 | Infineon Technologies Ag | Semiconductor device including a transformer on chip |
JP2010171169A (ja) * | 2009-01-22 | 2010-08-05 | Sanken Electric Co Ltd | 半導体モジュール及びその制御方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS53128281A (en) * | 1977-04-15 | 1978-11-09 | Hitachi Ltd | Insulated gate field effect type semiconductor device for large power |
US4314270A (en) * | 1977-12-02 | 1982-02-02 | Mitsubishi Denki Kabushiki Kaisha | Hybrid thick film integrated circuit heat dissipating and grounding assembly |
FR2507353B1 (fr) * | 1981-06-05 | 1985-08-30 | Cepe | Cellule de couplage thermique entre un element calorifique et un element thermo-sensible et enceinte thermostatee pour cristal piezo-electrique comportant une telle cellule |
US4500905A (en) * | 1981-09-30 | 1985-02-19 | Tokyo Shibaura Denki Kabushiki Kaisha | Stacked semiconductor device with sloping sides |
FR2515428A1 (fr) * | 1981-10-27 | 1983-04-29 | Thomson Csf | Boitier comportant au moins deux circuits integres |
JPS59202658A (ja) * | 1983-05-02 | 1984-11-16 | Hitachi Ltd | Mos形半導体集積回路 |
JPS6070752A (ja) * | 1983-09-26 | 1985-04-22 | Fujitsu Ltd | 半導体装置の製造方法 |
JPS60202658A (ja) * | 1984-03-26 | 1985-10-14 | Shin Kobe Electric Mach Co Ltd | リチウム−オキシハライド電池の端子の封口方法 |
DE3671581D1 (de) * | 1985-07-09 | 1990-06-28 | Siemens Ag | Mosfet mit temperaturschutz. |
DD240807A1 (de) * | 1985-09-03 | 1986-11-12 | Elektroprojekt Anlagenbau Veb | Verfahren zur ueberwachung von elektrischen antrieben |
US4667265A (en) * | 1985-12-20 | 1987-05-19 | National Semiconductor Corporation | Adaptive thermal shutdown circuit |
US4730228A (en) * | 1986-03-21 | 1988-03-08 | Siemens Aktiengesellschaft | Overtemperature detection of power semiconductor components |
-
1987
- 1987-09-18 JP JP62234682A patent/JP2566207B2/ja not_active Expired - Lifetime
- 1987-09-18 DE DE8787113707T patent/DE3786314D1/de not_active Expired - Lifetime
- 1987-09-18 EP EP87113707A patent/EP0262530B1/de not_active Expired - Lifetime
- 1987-09-22 US US07/099,577 patent/US4947234A/en not_active Expired - Lifetime
- 1987-09-23 KR KR1019870010532A patent/KR930009475B1/ko not_active IP Right Cessation
- 1987-10-15 MY MYPI87002927A patent/MY102712A/en unknown
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001110986A (ja) * | 1999-09-13 | 2001-04-20 | Fairchild Korea Semiconductor Kk | マルチチップパッケージ構造をもつ電力素子及びその製造方法 |
US8362626B2 (en) | 2007-08-28 | 2013-01-29 | Renesas Electronics Corporation | Semiconductor device with non-overlapped circuits |
Also Published As
Publication number | Publication date |
---|---|
MY102712A (en) | 1992-09-30 |
EP0262530B1 (de) | 1993-06-23 |
DE3786314D1 (de) | 1993-07-29 |
EP0262530A1 (de) | 1988-04-06 |
US4947234A (en) | 1990-08-07 |
KR930009475B1 (ko) | 1993-10-04 |
KR880004580A (ko) | 1988-06-07 |
JPS6387758A (ja) | 1988-04-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2566207B2 (ja) | 半導体デバイス | |
US5726481A (en) | Power semiconductor device having a temperature sensor | |
JP2521783B2 (ja) | 半導体装置およびその製造方法 | |
US6130458A (en) | Power IC having SOI structure | |
EP1227520B1 (en) | Solid-state relay | |
US7791139B2 (en) | Integrated circuit including a semiconductor assembly in thin-SOI technology | |
JPS6218750A (ja) | 半導体装置 | |
US5583367A (en) | Monolithic integrated sensor circuit in CMOS technology | |
US20040084753A1 (en) | Integrated circuit including semiconductor power device and electrically isolated thermal sensor | |
JP2002517116A (ja) | スマートパワー素子 | |
KR880004589A (ko) | 기판바이어스 전압발생기를 구비한 상보형 집적회로 배열 | |
JP2810641B2 (ja) | 集積回路の寄生要素の導通を防止する回路 | |
JP3132587B2 (ja) | パワーデバイスの過熱検出回路 | |
JP2001284589A (ja) | 制御回路内蔵絶縁ゲート半導体装置 | |
US6809393B1 (en) | Level shifter | |
JPS6336146B2 (ja) | ||
JPH10270704A (ja) | 半導体集積回路装置 | |
US8044652B2 (en) | Constant current control circuit | |
US5729040A (en) | Semiconductor device having groups of element regions in the semiconductor substrate | |
JP3503197B2 (ja) | 半導体装置 | |
JP4049472B2 (ja) | 半導体装置 | |
US4318117A (en) | MOS Integrated circuit | |
JP3271435B2 (ja) | 半導体集積回路装置 | |
US6118305A (en) | Semiconductor integrated circuit capable of preventing breakdown of a gate oxide film | |
JP3186300B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |