JPS6218750A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6218750A JPS6218750A JP61157758A JP15775886A JPS6218750A JP S6218750 A JPS6218750 A JP S6218750A JP 61157758 A JP61157758 A JP 61157758A JP 15775886 A JP15775886 A JP 15775886A JP S6218750 A JPS6218750 A JP S6218750A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- thyristor
- semiconductor device
- mosfet
- cathode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
- H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
- H03K17/08122—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K2017/0806—Modifications for protecting switching circuit against overcurrent or overvoltage against excessive temperature
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Thyristors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electronic Switches (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、2つの主面を備えた半導体基板、ゲート電極
およびソース電極ををするMOSFETを含む半導体装
置に関する。
およびソース電極ををするMOSFETを含む半導体装
置に関する。
半導体装置は一般に所定の温度までしか動作能力がない
。半導体装置の構成に応じて130〜180℃にある接
合温度値が上昇すると、半導体装置は阻止能力を失う。
。半導体装置の構成に応じて130〜180℃にある接
合温度値が上昇すると、半導体装置は阻止能力を失う。
その場合に、半導体装置を通る電流は、半導体装置が破
壊されるほど大きくなることがある。そのために、外部
温度が高いと、半導体装置はその定格電流以下で既に阻
止できない状態となる。この問題はpn接合を有するす
べての半導体装置において生じ、したがってバイポーラ
半導体装置でもICFET構造でも生じる。
壊されるほど大きくなることがある。そのために、外部
温度が高いと、半導体装置はその定格電流以下で既に阻
止できない状態となる。この問題はpn接合を有するす
べての半導体装置において生じ、したがってバイポーラ
半導体装置でもICFET構造でも生じる。
本発明は、上記に鑑み、2つの主面を備えた半導体基板
、ゲート電極およびソース電極ををするMOSFETを
含む半導体装置を、高い温度に対して許容できるように
保護することを目的とする。
、ゲート電極およびソース電極ををするMOSFETを
含む半導体装置を、高い温度に対して許容できるように
保護することを目的とする。
上記目的は、本発明によれば、2つの主面を備えた半導
体基板、ゲート電極およびソース電極を有するMOS
F ETを含む半導体装置において、(al M O
S F E Tの半導体基板の一方の主面上に、所定の
接合温度到達時に導通する半導体スイッチの半導体基板
が固定され、 山)両半導体基板は熱的に互いに結合され、(c)
半導体スイッチの半導体基板は2つの主電極を有し、 fdl 主電極はゲート電極もしくはソース電極に接
続されている ことによって達成される。
体基板、ゲート電極およびソース電極を有するMOS
F ETを含む半導体装置において、(al M O
S F E Tの半導体基板の一方の主面上に、所定の
接合温度到達時に導通する半導体スイッチの半導体基板
が固定され、 山)両半導体基板は熱的に互いに結合され、(c)
半導体スイッチの半導体基板は2つの主電極を有し、 fdl 主電極はゲート電極もしくはソース電極に接
続されている ことによって達成される。
本発明によれば、か−る構成により、MOSFETが過
負荷または高い周囲温度によって加熱されると、これに
熱的に結合した半導体スイッチが導通してMOS F
ETのゲート・ソース間の静電容量を短絡して放電させ
、MOS F ETを阻止させる。これによって、MO
S F ETを高い温度から保護することができる。
負荷または高い周囲温度によって加熱されると、これに
熱的に結合した半導体スイッチが導通してMOS F
ETのゲート・ソース間の静電容量を短絡して放電させ
、MOS F ETを阻止させる。これによって、MO
S F ETを高い温度から保護することができる。
以下、第1図および第2図を参照しながら本発明を実施
例について更に詳細に説明する。
例について更に詳細に説明する。
第1図は簡単な実施例の断面を示し、第2図は第1図に
よる装置に比べて改良された特性を存する半導体スイッ
チの特に集積可能な簡単な回路装置を示す。
よる装置に比べて改良された特性を存する半導体スイッ
チの特に集積可能な簡単な回路装置を示す。
第1図による半導体装置は1つのMOSFETを有し、
このMOS F ETの半導体基板1が簡単に示されて
いる。半導体基板lの主面の一方はドレイン電極りと接
続されている。他方の主面にはソース電極Sおよびゲー
ト電極Gがおかれている。
このMOS F ETの半導体基板1が簡単に示されて
いる。半導体基板lの主面の一方はドレイン電極りと接
続されている。他方の主面にはソース電極Sおよびゲー
ト電極Gがおかれている。
ソース電極およびゲート電極が設けられているのと同じ
主面上に半導体スイッチがあり、この半導体スイッチの
基板は5で示されている。この半導体スイッチは図示の
ように簡単な場合には横方向に形成されたサイリスタで
あってよい。これは中間ゾーン6からなり、この中間ゾ
ーンの内部にアノード側エミッタゾーン9およびカソー
ド側ベースゾーン7が平坦に形成されている。ベースゾ
ーン7内部にはカソード側エミッタゾーン8が平坦に形
成されている。ゾーン8.9は、カソード端子にもしく
はアノード端子Aをなす電極10もしくは11を備えて
いる。電極10.11は電気的にソース電極Sもしくは
ゲート電極Gと接続されている。
主面上に半導体スイッチがあり、この半導体スイッチの
基板は5で示されている。この半導体スイッチは図示の
ように簡単な場合には横方向に形成されたサイリスタで
あってよい。これは中間ゾーン6からなり、この中間ゾ
ーンの内部にアノード側エミッタゾーン9およびカソー
ド側ベースゾーン7が平坦に形成されている。ベースゾ
ーン7内部にはカソード側エミッタゾーン8が平坦に形
成されている。ゾーン8.9は、カソード端子にもしく
はアノード端子Aをなす電極10もしくは11を備えて
いる。電極10.11は電気的にソース電極Sもしくは
ゲート電極Gと接続されている。
サイリスタはMOSFETの基板1に対して電気的に絶
縁されていることが望ましい、このために、例えば窒化
シリコンSi3N4からなる薄い絶縁層3が用いられる
。サイリスタは、この絶縁層3上に薄い接着層4によっ
て固定することができる0層3および4は、サイリスタ
がMOSFETの基板1と良好に熱接触するように薄く
、例えば0.5μmもしくは5〜10μmの厚みにされ
ている。
縁されていることが望ましい、このために、例えば窒化
シリコンSi3N4からなる薄い絶縁層3が用いられる
。サイリスタは、この絶縁層3上に薄い接着層4によっ
て固定することができる0層3および4は、サイリスタ
がMOSFETの基板1と良好に熱接触するように薄く
、例えば0.5μmもしくは5〜10μmの厚みにされ
ている。
MOS F ETが電極S、D間への電圧印加により通
電されると、MOSFETの半導体基板1が加熱され、
それにともなってサイリスタの基板5も熱せられる。そ
の際にMOSFETのゲート・ソース間電圧はサイリス
タのアノード・カソード間電圧を形成する。MOSFE
Tの内部温度が過負荷または高い周囲温度により上昇す
ると、横方向サイリスタ5の温度も同様に上昇する。そ
れにより、サイリスタの阻止電流はサイリスタが点弧す
るまで上昇する。サイリスタがアノードAとカソードに
との間で低抵抗の電流路を形成する結果、MOSFET
のソース電極Sとゲート電極Gとの間の電圧は殆ど崩壊
する。その場合にサイリスタの導通抵抗はオン状態でM
OSFETの動作電圧U〒よりも小さくなければならな
い、その場合にMOS F ETのゲート・ソース間静
電容量cesは放電させられ、MOSFETがターンオ
フされる。
電されると、MOSFETの半導体基板1が加熱され、
それにともなってサイリスタの基板5も熱せられる。そ
の際にMOSFETのゲート・ソース間電圧はサイリス
タのアノード・カソード間電圧を形成する。MOSFE
Tの内部温度が過負荷または高い周囲温度により上昇す
ると、横方向サイリスタ5の温度も同様に上昇する。そ
れにより、サイリスタの阻止電流はサイリスタが点弧す
るまで上昇する。サイリスタがアノードAとカソードに
との間で低抵抗の電流路を形成する結果、MOSFET
のソース電極Sとゲート電極Gとの間の電圧は殆ど崩壊
する。その場合にサイリスタの導通抵抗はオン状態でM
OSFETの動作電圧U〒よりも小さくなければならな
い、その場合にMOS F ETのゲート・ソース間静
電容量cesは放電させられ、MOSFETがターンオ
フされる。
サイリスタが点弧する温度は、与えられた寸法および不
純物量において、例えばカソード側エミッタ8とカソー
ド側ベースゾーン7との間のバイパス部12によって調
整できる。サイリスタは例えば次の不純物量を有する。
純物量において、例えばカソード側エミッタ8とカソー
ド側ベースゾーン7との間のバイパス部12によって調
整できる。サイリスタは例えば次の不純物量を有する。
ゾーン8. 9・−・−10重1〜IQ20原子Asc
m−”ゾーン7・・・・・・・・・・・・1017〜1
011JJij子Bcs−”ゾーン8・・・・・・・・
・・・・1014〜101′原子P cs−”半導体
装置が回路に高いdv/dt負担で使用される場合に、
その負担によりサイリスタがMOSFETにとって臨界
温度に達していないのに既に点弧されることが起こり得
る。サイリスタのdv/dt特性は、よく知られている
ように、バイパス部12の拡大によって改善される。し
かし、それにともなって、上昇する温度に対するサイリ
スタの感度が低下する。したがって、半導体スイッチの
ために第2図に示されている装置を選ぶことは当を得た
ことである。これは良好な温度感度をもって、dv/d
t負担に対する不感応性を保婁正する。
m−”ゾーン7・・・・・・・・・・・・1017〜1
011JJij子Bcs−”ゾーン8・・・・・・・・
・・・・1014〜101′原子P cs−”半導体
装置が回路に高いdv/dt負担で使用される場合に、
その負担によりサイリスタがMOSFETにとって臨界
温度に達していないのに既に点弧されることが起こり得
る。サイリスタのdv/dt特性は、よく知られている
ように、バイパス部12の拡大によって改善される。し
かし、それにともなって、上昇する温度に対するサイリ
スタの感度が低下する。したがって、半導体スイッチの
ために第2図に示されている装置を選ぶことは当を得た
ことである。これは良好な温度感度をもって、dv/d
t負担に対する不感応性を保婁正する。
第1図に使用されるサイリスタ5が第2図に概略的に示
されている。第1図におけると同じものまたは機能的に
同じ部分には同じ符号を付しである。dv/dt耐量を
高めるために、ゾーン7゜8間には抵抗14が配置され
ており、この抵抗は電気的に第1図によるバイパス部1
2に対応する。
されている。第1図におけると同じものまたは機能的に
同じ部分には同じ符号を付しである。dv/dt耐量を
高めるために、ゾーン7゜8間には抵抗14が配置され
ており、この抵抗は電気的に第1図によるバイパス部1
2に対応する。
ゾーン6.7間にはトランジスタ15のベース・コレク
タ区間が接続されている。トランジスタ15のベースは
エンハンスメント形のMOS F E716のドレイン
・ソース区間を介してサイリスタのカソードにと接続さ
れている。MO5FETI6のゲートは一方ではコンデ
ンサ17を介してサイリスタのアノード側内部ゾーン6
に接続され、他方では定電流回路18を介してサイリス
タのカソードKに接続されている。更にホトトランジス
タ150ベース・エミッタ間には、エミッタ・コレクタ
間阻止電圧を高めるのに役立つ抵抗19を接続するとよ
い。
タ区間が接続されている。トランジスタ15のベースは
エンハンスメント形のMOS F E716のドレイン
・ソース区間を介してサイリスタのカソードにと接続さ
れている。MO5FETI6のゲートは一方ではコンデ
ンサ17を介してサイリスタのアノード側内部ゾーン6
に接続され、他方では定電流回路18を介してサイリス
タのカソードKに接続されている。更にホトトランジス
タ150ベース・エミッタ間には、エミッタ・コレクタ
間阻止電圧を高めるのに役立つ抵抗19を接続するとよ
い。
サイリスタがその両端子A、Kを介してFET1のゲー
ト・ソース電圧を印加される場合に、ゾーン9,6、コ
ンデンサ17、定電流回路18を通して一定の電流がサ
イリスタのカソードへ流れる。この電流はMO3FE7
16をオンさせるに十分でない。
ト・ソース電圧を印加される場合に、ゾーン9,6、コ
ンデンサ17、定電流回路18を通して一定の電流がサ
イリスタのカソードへ流れる。この電流はMO3FE7
16をオンさせるに十分でない。
MOSFETの温度が上昇すると、サイリスタ5、トラ
ンジスタ15および特に集積化された回路の他の部分の
温度も上昇する。しかし、抵抗l4が強いバイパス路を
形成するために、サイリスタ5は自らターンオンし得な
い。これに対してトランジスタ15の電流は温度上昇に
ともなって強く増大し、今やアノードA1ゾーン9.6
からの電流はトランジスタ15のコレクタ・エミッタ区
間、ゾーン7.8を通ってカソードにへ流れる。
ンジスタ15および特に集積化された回路の他の部分の
温度も上昇する。しかし、抵抗l4が強いバイパス路を
形成するために、サイリスタ5は自らターンオンし得な
い。これに対してトランジスタ15の電流は温度上昇に
ともなって強く増大し、今やアノードA1ゾーン9.6
からの電流はトランジスタ15のコレクタ・エミッタ区
間、ゾーン7.8を通ってカソードにへ流れる。
MOS F ETにとって臨界的な温度に達したとき、
この電流はサイリスタ5を点弧するに十分となり、サイ
リスタはターンオンされ、MOS F ETのゲート・
ソース間静電容量CGSを短絡する。
この電流はサイリスタ5を点弧するに十分となり、サイ
リスタはターンオンされ、MOS F ETのゲート・
ソース間静電容量CGSを短絡する。
これに対して、MOSFETにとって臨界的でない温度
においては、端子A、にの間に急傾斜の電圧エツジが生
じるので、急上昇する電流がコンデンサ17を通してM
OSFET16のゲートに流れる。というのは定電流回
路18を通る電流は一定のままであるからである。MO
SFET16がターンオンされ、ホトトランジスタ15
のペース電流を側路する。したがって、ホトトランジス
タ15を不導通状態に制御してサイリスタ5を阻止状態
に保つことができる。
においては、端子A、にの間に急傾斜の電圧エツジが生
じるので、急上昇する電流がコンデンサ17を通してM
OSFET16のゲートに流れる。というのは定電流回
路18を通る電流は一定のままであるからである。MO
SFET16がターンオンされ、ホトトランジスタ15
のペース電流を側路する。したがって、ホトトランジス
タ15を不導通状態に制御してサイリスタ5を阻止状態
に保つことができる。
第2図による装置全体は1×1〜lX2wmの面積の一
つのチップ上に集積化することができる。
つのチップ上に集積化することができる。
第2図による集積回路の更に詳しい説明は、別の用途の
ための集積回路が記載されている西独特許出願公開第3
,344,435号明細書を参照されたい。
ための集積回路が記載されている西独特許出願公開第3
,344,435号明細書を参照されたい。
サイリスタについて、この場合にも、第1図に関係して
述べたように、サイリスタの順方向電圧降下がMOSF
ETの動作電圧UTよりも小さくなければならない。数
ボルトという大きさの高い動作電圧を有するMOSFE
Tの場合については、半導体スイッチとしてサイリスタ
の代わりにバイポーラトランジスタを使用しても十分で
ある。
述べたように、サイリスタの順方向電圧降下がMOSF
ETの動作電圧UTよりも小さくなければならない。数
ボルトという大きさの高い動作電圧を有するMOSFE
Tの場合については、半導体スイッチとしてサイリスタ
の代わりにバイポーラトランジスタを使用しても十分で
ある。
以上のように、本発明によれば、MOSFETが過負荷
または高い周囲温度によって加熱されると、これに熱的
に結合した半導体スイッチが導通してMOSFETのゲ
ート・ソース間の静電容量を短絡して放電させてMOS
FETを阻止させることによって、MOS F ETを
高い温度から保護することができる。
または高い周囲温度によって加熱されると、これに熱的
に結合した半導体スイッチが導通してMOSFETのゲ
ート・ソース間の静電容量を短絡して放電させてMOS
FETを阻止させることによって、MOS F ETを
高い温度から保護することができる。
第1図は簡単な実施例を示す断面図、第2図は第1図に
よる装置に比べて改良された特性を有する半導体スイッ
チの特に集積可能な簡単な回路装置を示す回路図である
。 1・・・MOS F ETの基板、 3・・・絶縁層、
4・・・接着層、 5・・・半導体スイッチの基板、
6・・・中間ゾーン、 7・・・カソード側ベースゾ
ーン、8・・・カソード側エミッタゾーン、 9・・
・アノード側エミッタゾーン、 10.11・・・電
極、 12・・・バイパス部、 14・・・抵抗(バ
イパス部)、15・・・トランジスタ、 16・・・
MOSFET。 17・・・コンデンサ、 18・・・定電流回路。 IGI
よる装置に比べて改良された特性を有する半導体スイッ
チの特に集積可能な簡単な回路装置を示す回路図である
。 1・・・MOS F ETの基板、 3・・・絶縁層、
4・・・接着層、 5・・・半導体スイッチの基板、
6・・・中間ゾーン、 7・・・カソード側ベースゾ
ーン、8・・・カソード側エミッタゾーン、 9・・
・アノード側エミッタゾーン、 10.11・・・電
極、 12・・・バイパス部、 14・・・抵抗(バ
イパス部)、15・・・トランジスタ、 16・・・
MOSFET。 17・・・コンデンサ、 18・・・定電流回路。 IGI
Claims (1)
- 【特許請求の範囲】 1)2つの主面を備えた半導体基板、ゲート電極および
ソース電極を有するMOSFETを含む半導体装置にお
いて、 (a)前記MOSFETの半導体基板(1)の一方の主
面上に、所定の接合温度到達時に導通する半導体スイッ
チの半導体基板(5)が固定され、 (b)両半導体基板(1、5)は熱的に互いに接続され
、 (c)前記半導体スイッチの半導体基板(5)は2つの
主電極(10、11)を有し、 (d)前記主電極はゲート電極(G)もしくはソース電
極(S)に接続されていることを特徴とする半導体装置
。 2)両半導体基板(1、5)は電気的に互いに絶縁され
ていることを特徴とする特許請求の範囲第1項に記載の
半導体装置。 3)半導体スイッチは横方向に形成されたサイリスタで
あることを特徴とする特許請求の範囲第1項に記載の半
導体装置。 4)サイリスタは少なくともその内部ゾーン(7)とこ
れに境を接する外部ゾーン(8)との間にバイパス路(
12、14)を有することを特徴とする特許請求の範囲
第1項に記載の半導体装置。 5)エミッタ・コレクタ区間がサイリスタの内部ゾーン
(6、7)に接続されているトランジスタ(15)が設
けられ、そのトランジスタのベースはエンハンスメント
形のMOSFET(16)のソース・ドレイン区間を介
してサイリスタのカソード(K)と接続され、前記MO
SFET(16)のゲートは一方ではコンデンサ(17
)を介してサイリスタのアノード側内部ゾーン(6)と
接続され、他方では定電流回路(18)を介してサイリ
スタのカソードと接続されていることを特徴とする特許
請求の範囲第4項に記載の半導体装置。 6)半導体スイッチはバイポーラトランジスタであるこ
とを特徴とする特許請求の範囲第1項または第2項に記
載の半導体装置。 7)半導体スイッチの順方向電圧降下はMOSFETの
動作電圧よりも小さいことを特徴とする特許請求の範囲
第1項ないし第6項のいずれか1項に記載の半導体装置
。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE3524517 | 1985-07-09 | ||
DE3524517.4 | 1985-07-09 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6218750A true JPS6218750A (ja) | 1987-01-27 |
JPH0752771B2 JPH0752771B2 (ja) | 1995-06-05 |
Family
ID=6275335
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15775886A Expired - Fee Related JPH0752771B2 (ja) | 1985-07-09 | 1986-07-04 | 半導体装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US4937646A (ja) |
EP (1) | EP0208970B1 (ja) |
JP (1) | JPH0752771B2 (ja) |
DE (1) | DE3671581D1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02309677A (ja) * | 1989-05-24 | 1990-12-25 | Matsushita Electron Corp | 半導体装置 |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3786314D1 (de) * | 1986-09-23 | 1993-07-29 | Siemens Ag | Halbleiterbauelemente mit leistungs-mosfet und steuerschaltung. |
JP2521783B2 (ja) * | 1987-09-28 | 1996-08-07 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
DE8808805U1 (ja) * | 1988-07-08 | 1988-09-01 | Siemens Ag, 1000 Berlin Und 8000 Muenchen, De | |
EP0379616A1 (de) * | 1989-01-26 | 1990-08-01 | Siemens Aktiengesellschaft | Halbleiterbauelement mit übereinander montierten Halbleiterkörpern |
US5008736A (en) * | 1989-11-20 | 1991-04-16 | Motorola, Inc. | Thermal protection method for a power device |
DE4021663A1 (de) * | 1990-07-07 | 1992-01-09 | Mulfingen Elektrobau Ebm | Ansteuerschaltung mit blockierschutz-einrichtung fuer einen kollektorlosen gleichstrommotor |
DE4305038C2 (de) * | 1993-02-18 | 1998-02-05 | Siemens Ag | MOSFET mit Temperaturschutz |
DE4401956A1 (de) * | 1994-01-24 | 1995-07-27 | Siemens Ag | Leistungs-Halbleiterbauelement mit Temperatursensor |
DE19522517C1 (de) * | 1995-06-21 | 1996-11-28 | Siemens Ag | Schaltungsanordnung zum Abschalten eines Leistungs-MOSFET bei Übertemperatur |
DE19522516C1 (de) * | 1995-06-21 | 1997-02-06 | Siemens Ag | Schaltungsanordnung zum Abschalten eines Leistungs-MOSFET bei Übertemperatur |
JP3228093B2 (ja) * | 1995-06-28 | 2001-11-12 | 富士電機株式会社 | 高耐圧ic |
EP0763895B1 (de) * | 1995-09-14 | 2003-11-12 | Infineon Technologies AG | Schaltungsanordnung und Halbleiterkörper mit einem Leistungsschalter |
JPH09119870A (ja) * | 1995-10-26 | 1997-05-06 | Nec Corp | 温度検出方法、半導体装置及び温度検出回路 |
DE19640224C1 (de) * | 1996-09-30 | 1997-12-04 | Siemens Ag | Schutzschaltung für integrierte Schaltkreise z.B. für eine Interfaceschaltung zum Verpolschutz |
DE19812921A1 (de) | 1998-03-24 | 1999-09-30 | Siemens Ag | VLSI-Schaltung mit Temperaturüberwachung |
DE10066032B4 (de) | 2000-07-28 | 2010-01-28 | Infineon Technologies Ag | Schaltungsanordnung zur Steuerung der Verstärkung einer Verstärkerschaltung |
US7026690B2 (en) * | 2003-02-12 | 2006-04-11 | Micron Technology, Inc. | Memory devices and electronic systems comprising integrated bipolar and FET devices |
DE102005025112B4 (de) * | 2005-01-08 | 2020-03-26 | Pierburg Gmbh | Ansteuerschaltung mit Überlastschutz für einen elektronisch kommutierten Elektromotor |
DE102006008292B4 (de) * | 2006-02-22 | 2011-09-15 | Infineon Technologies Ag | Überlastschutz für steuerbare Stromverbraucher |
DE102013204467A1 (de) | 2013-03-14 | 2014-09-18 | Zf Friedrichshafen Ag | Anordnung zum Testen einer Einrichtung zum Schutz eines elektronischen Bauelements gegen Überhitzung und zugehöriges Verfahren |
CN111739941A (zh) | 2019-03-25 | 2020-10-02 | 台达电子企业管理(上海)有限公司 | 半导体芯片 |
EP3736983A1 (en) * | 2019-05-10 | 2020-11-11 | ABB Schweiz AG | Thyristor circuit and thyristor protection method |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL294700A (ja) * | 1962-09-07 | 1900-01-01 | ||
JPS5060188A (ja) * | 1973-09-26 | 1975-05-23 | ||
US3872418A (en) * | 1974-01-07 | 1975-03-18 | Multi State Devices Ltd | Electrical relay device |
JPS5272183A (en) * | 1975-12-12 | 1977-06-16 | Mitsubishi Electric Corp | Semiconductor device with protecting device |
JPS52109881A (en) * | 1976-03-12 | 1977-09-14 | Mitsubishi Electric Corp | Semiconductor device with protective unit |
US4050083A (en) * | 1976-09-22 | 1977-09-20 | Cutler-Hammer, Inc. | Integrated thermally sensitive power switching semiconductor device, including a thermally self-protected version |
US4117505A (en) * | 1976-11-19 | 1978-09-26 | Mitsubishi Denki Kabushiki Kaisha | Thyristor with heat sensitive switching characteristics |
US4323793A (en) * | 1978-09-27 | 1982-04-06 | Eaton Corporation | Thyristor having widened region of temperature sensitivity with respect to breakover voltage |
JPS5825264A (ja) * | 1981-08-07 | 1983-02-15 | Hitachi Ltd | 絶縁ゲート型半導体装置 |
JPS59202658A (ja) * | 1983-05-02 | 1984-11-16 | Hitachi Ltd | Mos形半導体集積回路 |
DE3344435A1 (de) * | 1983-12-08 | 1985-06-20 | Siemens AG, 1000 Berlin und 8000 München | Schaltungsanordnung zum ansteuern eines thyristors mit einem fototransistor |
JPS60148161A (ja) * | 1984-01-13 | 1985-08-05 | Hitachi Ltd | 半導体集積回路装置 |
-
1986
- 1986-06-27 EP EP19860108766 patent/EP0208970B1/de not_active Expired - Lifetime
- 1986-06-27 DE DE8686108766T patent/DE3671581D1/de not_active Expired - Lifetime
- 1986-07-04 JP JP15775886A patent/JPH0752771B2/ja not_active Expired - Fee Related
-
1988
- 1988-05-02 US US07/191,719 patent/US4937646A/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02309677A (ja) * | 1989-05-24 | 1990-12-25 | Matsushita Electron Corp | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
DE3671581D1 (de) | 1990-06-28 |
EP0208970B1 (de) | 1990-05-23 |
US4937646A (en) | 1990-06-26 |
EP0208970A1 (de) | 1987-01-21 |
JPH0752771B2 (ja) | 1995-06-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6218750A (ja) | 半導体装置 | |
US5173755A (en) | Capacitively induced electrostatic discharge protection circuit | |
KR930009475B1 (ko) | 전력 모스페트(mosfet)와 제어회로가 통합된 반도체소자 | |
US5497285A (en) | Power MOSFET with overcurrent and over-temperature protection | |
US5341003A (en) | MOS semiconductor device having a main unit element and a sense unit element for monitoring the current in the main unit element | |
US5221850A (en) | Conductivity-modulating mosfet | |
JPS5990120A (ja) | 保護回路 | |
KR950007161A (ko) | 절연게이트형 반도체장치와 그것을 사용한 구동회로장치 및 전자시스템 | |
US4963970A (en) | Vertical MOSFET device having protector | |
US4562454A (en) | Electronic fuse for semiconductor devices | |
US4992844A (en) | Semiconductor device | |
US6900537B2 (en) | High power silicon carbide and silicon semiconductor device package | |
US4956690A (en) | Zero crossing type thyristor | |
US6778366B2 (en) | Current limiting protection circuit | |
US6469352B2 (en) | Two-terminal semiconductor overcurrent limiter | |
JP2946750B2 (ja) | 半導体装置 | |
JPS5933986B2 (ja) | 半導体装置 | |
US5815358A (en) | Circuit configuration and semiconductor body with a power switch | |
JPH05218311A (ja) | 一体型オン・ステート電圧検出構造を有する高出力半導体デバイス | |
JPH02266614A (ja) | 固体リレー回路の負荷過渡電圧保護回路 | |
JPH047592B2 (ja) | ||
JP2960108B2 (ja) | 過電圧保護機能付半導体素子 | |
JPH04107878A (ja) | 半導体装置およびそれを用いたイグナイタ装置 | |
JP2713496B2 (ja) | 半導体装置 | |
JP2550700B2 (ja) | スイツチング素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |