JPH03136267A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH03136267A
JPH03136267A JP1274464A JP27446489A JPH03136267A JP H03136267 A JPH03136267 A JP H03136267A JP 1274464 A JP1274464 A JP 1274464A JP 27446489 A JP27446489 A JP 27446489A JP H03136267 A JPH03136267 A JP H03136267A
Authority
JP
Japan
Prior art keywords
resin
outer lead
semiconductor device
outer leads
adjacent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1274464A
Other languages
English (en)
Inventor
Kenji Masumoto
桝本　健治
Takashi Nakajima
高士 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Japan Ltd
Original Assignee
Texas Instruments Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Japan Ltd filed Critical Texas Instruments Japan Ltd
Priority to JP1274464A priority Critical patent/JPH03136267A/ja
Priority to US07/592,717 priority patent/US5176366A/en
Priority to EP19900311440 priority patent/EP0434195A3/en
Publication of JPH03136267A publication Critical patent/JPH03136267A/ja
Priority to US07/852,457 priority patent/US5258331A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4839—Assembly of a flat lead with an insulating support, e.g. for TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 イ、産業上の利用分野 本発明は半導体装置及びその製造方法に関し、特に樹脂
封止の際に好都合な半導体装置及びその製造方法に関す
るものである。
ロ６従来技術 従来の半導体装技術としては、厚膜技術をはじめ、薄膜
技術、樹脂封止、ポンディング等を夫々駆使したものが
知られている。
そこで、例えば、いわゆるフラットパック型と呼ばれる
表面実装法を用いた半導体装置について説明する。これ
は、プリント基板への実装密度を高くするためのもので
あって、例えばエポキシ樹脂等のモールド樹脂から突出
している端子（後述するアウターリード部４ｂ）間幅を
狭くし、この端子をモールド樹脂の対向辺（或いは４辺
）に出してプリント基板等に平面付けするタイプのもの
である。
第１５図及び第１６図に示す例は上述したフラットバッ
ク型のうちいわゆるＱ　Ｆ　Ｐ　（ｑｕａｄ　ｆｌａｔ
ｐａｃｋａｇｅ）と呼ばれるパフケージング構造を有す
る半導体装置であって、第１５図は樹脂封止後の状態を
示すリードフレームの平面図、第１６図は樹脂封止前の
状態を示すリードフレームの平面図である。
第１６図に示すように、リードフレーム４０に一体に設
けられた夫々のり−ド４（この例では４方向に夫々１１
本ずつで合計４４本）は、インナーリード部４ａとアウ
ターリード部４ｂからなる。インナーリード部４ａは、
マウント部１０上にマウントされた半導体素子（例えば
ダイナミックＲＡＭ等を含むＩＣチップ）７上の図示省
略のパッドにボンディングワイヤ（例えば金）９によっ
て半導体素子７と電気的に接続され、さらに全体が、第
１３図に示すようにトランスファモールドにより樹脂（
例えばエポキシ樹脂）６でモールドされている。
そして、樹脂封止は、リードフレーム４０を図示省略の
モールド用金型の上型と下型で挟んで固定し、パッケー
ジ５の形杖となるキャビティに樹脂６を注入して、さら
にその樹脂６を硬化させることにより行われるが、もし
、後述する封止樹脂の流出規制用のタイバー４０がない
場合、上述したように、リードフレーム４０をモールド
用金型に固定する際には上型と下型でリードフレーム４
０を挟んでいるため（即ち、リード４には厚みがあるた
め）にどうしても夫々隣合うリード４間分の隙間３が上
記上型と下型との間に生じてしまうことになる。その結
果、樹脂６を上記金型のキャビティ内に注入する際、そ
の注入された樹脂６が、夫々隣合うリード４間の隙間３
を通ってそのアウターリード部４ｂの長手方向に沿って
流出してしまうために良好な樹脂封止が行えないという
問題が生じる。
そこで、上述した問題を解決するために、第１５図及び
第１６図に示すようないわゆるタイバーと呼ばれるモー
ルド樹脂の流出規制用のダム４ｃを設ける方法が従来か
ら一般に用いられている。しかし、このタイバー４０は
、リード４（アウターリード部４ｂ）の所定領域にリー
ドフレーム４０の一部として一体に形成されているため
、樹脂封止後は、これらを切断して除去することによっ
て隣合うリード４（アウターリード部４ｂ）間を切り離
す必要がある。（即ち、タイバー４ｃの切断工程が必要
となる。）そして、タイバー４０の切断には特別の治具
を用いることによって行っているため、切断時にアウタ
ーリード部４ｂに不測の変形等といったダメージを与え
る可能性があり、また、特に最近ではリードピッチが例
えば０．３ｆｆＩＤＩと非常に狭くなってきているため
にそのタイバー４Ｃの切断幅も０，３■以下となり、上
記タイバー切断用治具の加工も非常に困難になってきて
いる。
なお、第１５図及び第１６図における符号１．２は夫々
スルーホールであって、実装工程の各段階にリードフレ
ーム４０を送るための送り穴となっている。また、６ａ
は封止樹脂６がタイバー４０の部分まで多少流出した樹
脂部分であるが、これは上述したタイバー４０の切断時
に除去される。
また、上述した方法の他に例えばモールド用金型の方に
ダムを設けることによって上述したタイバー４０と同様
の作用を行わせる方法もあり、この方法はタイバー４ｃ
の切断を必要としないという点では有利であるが、上述
したようにリードピッチが０．３＋ｏｎ以下となった場
合に、その金型の製作は非常に困難となり、事実上は不
可能である。
ハ０発明の目的 本発明の目的は、封止樹脂流出防止用タイバーにおける
不都合を解消し、容易に所望のリード（アウターリード
部）ピッチを実現できる信頼性の高い半導体装置及びそ
の製造方法を提供することにある。
二６発明の構成 即ち、本発明は、インナーリード部とアウターリード部
とを有するリードが所定パターンに形成され、前記アウ
ターリード部の配列方向に隣合うつ 前記アウターリード部間が、前記配列方向に沿って所定
幅でこの所定幅の領域のみに局部的に配された絶縁材（
特に樹脂材）によって連結され、かつ、前記アウターリ
ード部及び前記絶縁材以外の領域が樹脂封止されている
半導体装置を提供するものである。
また、本発明は上記半導体装置を製造する方法として、
所定パターンに形成されたインナーリード部及びアウタ
ーリード部を有するリードの前記アウターリード部の配
列方向に沿って所定幅でこの所定幅の領域のみに局部的
に絶縁材（特に樹脂材）を配して、隣合う前記アウター
リード部間を領域を樹脂封止する工程とを有する半導体
装置の製造方法も提供するものである。
ホ、実施例 以下、本発明の詳細な説明する。
第１図〜第５図は本発明の第１の実施例を示すものであ
って、モールド樹脂の対向辺（２方向）に突出したアウ
ターリード部（この例では片側に５０本で合計１００本
）を有するフラットパック型の半導体装置に本発明を適
用した例である。但し、この例では上述した第１３図及
び第１４図の例とタイプが多少異なる（具体的にはビン
数やパッケージの大きさ、ビンの突出方向等が異なって
いる。）が、基本的な構造はほぼ同様であるので、説明
の都合上、同一符号を付して説明を省略することがある
。
第１図に示すように本例による半導体装置において上述
した例と著しく異なる点は、アウターリード部４ｂの所
定箇所（図中の一点鎖線内の斜線の領域）に樹脂製テー
プ（この例では幅ｄが１．５閣で例えばベースフィルム
２０ｂをポリイミドとし、それに接着剤２０ａとして例
えばアクリル系樹脂を塗布しである。）２０が設けられ
、この樹脂製テープ２０が、第２図に示すように、隣合
うアウーリード部間ｂ間３に埋め込まれた状態で夫々の
アウターリード部４ｂが連結され、かつ、アウターリー
ド部４ｂ及び樹脂製テープ２０以外の領域（モールド領
域）が樹脂６によって封止されていることである。なお
、本例では、上述した第１５図及び第１６図の例のよう
にモールド樹脂６の流出部６ａは存在しない。
即ち、上述した半導体装置の製造方法については後述す
るが、本例の半導体装置によれば、上述したように、ア
ウターリード部４ｂの配列方向に隣合うアウターリード
部４ｂ間３を上記配列方向に沿って所定幅でこの所定幅
の領域のみに局部的に配した封止樹脂流出防止用の樹脂
製テープ２０によって連結しているので、従来のリード
フレームに一体成形されたタイバーのように切断する必
要がなく、そのままパッケージに残しておいても差支え
ない。従って、タイバー切断時に発生しやすい不都合も
解消でき、しかも、製作の難しいタイバー切断用の治具
も必要としないためコストダウンにもなる。さらに、後
述するような通常の工程のみによって容易に樹脂製テー
プ２０を封止樹脂流出防止用のダムとして形成できるの
で、容易に所望のり一ドピッチ（例えば０．３閣以下）
を実現できる。また、本例では接着剤２０ａと耐熱性の
あるベースフィルム２０ｂとの２層構成の樹脂製テープ
２０が上記ダムとして用いられているためモールドの際
の熱や圧力には十分耐えることができる。
また、樹脂製テープ２０は電気的絶縁性を有しているた
めアウターリ、−ド部４ｂ同士の接触等を心配する必要
がなく、しかも、夫々のアウターリード部４ｂ間３が樹
脂製テープ２０によって保持されているので、モールド
後に第１図に二点鎖線で示す部分をリードフレーム４０
から切り離し、パッケージ５のアウターリード部４ｂを
第５図に示すように成形する際等に不所望な変形等を生
じることもなく好都合である。
次に、第３図及び第４図において本例による半導体装置
の製造方法について説明する。
即ち、まず、上述したように、マウント部１０にＩＣチ
ップ７をマウントし、インナーリード部４ａとチップ７
上の図示省略のパッドとのワイヤ９によるワイヤボンデ
ィングをすべて完了した後、第３図における一点鎖線内
の斜線の領域に幅ｄが１．５１の樹脂製テープ２０を接
着する（第４Ａ図参照）、この樹脂テープの接着領域は
、パッケージ５のモールド樹脂６に多少食い込むよう設
けるか又はモールドラインに沿って設けることが望まし
い。ここで、この例ではアウターリード部４ｂのピッチ
を０．３ｍｍ、アウターリード部４ｂの厚さ及び幅を夫
々０．１２７ｍｍ、０．１５ｍｍとし、また、樹脂製テ
ープ２０におけるポリイミドベースフィルム２０ｂ及び
接着剤２０ａの夫々の厚さを５０μｍ及び２５μｍとし
である。
次いで、第４Ａ図に示すように、モールド金型１１の下
型１１ｂの所定位置（凹部１２の所定位置）にリードフ
レーム４０を設置し、モールド金型１１の上型１１ａと
下型１１ｂとによって上下から樹脂製テープ２０を押し
つぶす（このときには所定の圧力と共に１８０°Ｃ程度
の熱も加えられている。）ことによって、第４日図に示
すように、樹脂製テープ２０が流動して隙間３内を埋め
、かつ、それが隣合うアウターリード部４ｂ間（隙間３
）を連結するように形成する。なお、下型１１ｂの凹部
１２の深さｅはこの例では０．１３ｍｍであり、アウタ
ーリード部４ｂの厚さが０．１２７ｍであるので、両者
の段差は０．０３ｍｍとなる。従って、第４８図に示す
ように、モールド金型１１によって上下から樹脂製テー
プ２０を押しつぶす際に、下型１１ｂとアウターリード
部４ｂとの上記段差が、その樹脂製テープ２０同士の連
結にとって非常に好都合である。即ち、この段差がない
と、隣合うアウターリード部４ｂ間を連結している樹脂
製テープ２０の連結部（アウターリード部４ｂ上に接着
されている樹脂製テープ２０）が完全に押しつぶされて
連結できなくなってしまうが、本例の場合、樹脂製テー
プ２０自体が夫々連結を保持しているので、モールド時
におけるモールド樹脂の圧力にも効果的に耐えられる。
そして、その後は図示はしていないが、所定の樹脂注入
工程等を経ることによって第１図に示す半導体装置を完
成させる。
以上に説明した半導体装置の製造方法からも明らかなよ
うに、本例による半導体装置及び半導体装置の製造方法
によれば、アウターリード部４ｂにおける所定箇所（本
例では、上述したように、モールド樹脂のモールドライ
ンからアウターリード部４ｂに向かって幅１．５閣の領
域）に樹脂製テープ２０を接着する工程と（第３図及び
第４Ａ図参照）、隣合うアウターリード部４ｂ間３を連
結するようにモールド金型１１によって樹脂製テープ２
０を押しつぶす工程と（第４Ｂ図参照）、樹脂製テープ
２０によって封止樹脂６の流出を防止しながらアウター
リード部４ｂ以外の領域（モールド領域）を樹脂封止す
る工程とを有しているので、上述したように従来のタイ
バーのような切断工程を必要とせず、しかも特別の工程
を追加することなく、従来通りの方法のみによって信顧
性の高い樹脂封止を行える。従って、上述した各利点を
有する半導体装置を容易に製作できる。
また、従来のようなタイバーの切断を必要としないため
、上述したように、樹脂製タイバー２０の形成領域をモ
ールドラインに沿ってギリギリに設けることができ、第
１５図及び第１６図の例に示したような余分なモールド
樹脂６の流出部６ａの形成を防止できる。なお、第５図
は、第１図に示したパッケージ５をリードフレーム４０
から切り離して、いわゆるガルウィングと呼ばれるタイ
プにアウターリード部４ｂを成形した半導体装置の斜視
図であり、これが例えばプリント基板等に平面付けされ
て実装される。
第６図〜第９図は本発明の他の実施例を示すものである
。
本例による半導体装置の基本的な構造は、上述した第１
５図及び第１６図の例とほぼ同様であるので、説明の都
合上同一符号を付して説明を省略するが、異なる点は、
第６図及び第７図に示すように、フォトレジスト（後述
するドライフィルム）を用いることによって樹脂製タイ
バー２５を形成していることである。
即ち、第６図及び第７図に示すように、アウターリード
部４ｂの所定箇所（この例では上述した第１５図及び第
１６図におけるタイバー４Ｃと同様の箇所）において隣
合うアラ−ターリード部４ｂ間３がフォトレジスト２５
によって埋め込まれて連結されている。そして、上述し
たように、アウターリード部４ｂ及びフォトレジスト２
５以外の領域がモールド樹脂６によって樹脂封止されて
いる。なお、本例では、第７図に示すように、フォトレ
ジスト２５がアウターリード部４ｂの上下面にも薄く形
成され、アウターリード部４ｂ間３に埋め込まれたフォ
トレジスト２５同士も夫々連続している。
上述したように、本例による半導体装置は、アウターリ
ード部４ｂの配列方向に隣合うアウターリード部４ｂ間
３が、上記配列方向に沿って所定幅でこの所定幅の領域
のみに局部的に配された封止樹脂流出防止用のフォトレ
ジスト２５によって連結され、かつ、アウターリード部
４ｂ及びフォトレジスト２５以外の領域が樹脂封止され
ているので、上述の例と同様に、従来のリードフレーム
４０と一体に形成されたタイバー４０のように切断する
必要がない。従って、上述した例と同様の各利点を有し
ていると共に、この例の場合には、フォトレジスト２５
のみの単層構成であるためアウタリード部４ｂ間３への
充填量を容易に増やすことができる。また、本例では、
上述したように、夫々のアウターリード部４ｂの上下面
にもフォトレジスト２５が形成され、これによってアウ
ターリード部４ｂ間３に埋め込まれたフォトレジスト２
５同士を夫々連結しているので、モールド時におけるモ
ールド樹脂６の圧力に対して一層効果的に耐えることが
できる。また、フォトレジストを用いているためにタイ
バーとしての形状の保持性もあり、しかもソルダレジス
ト用のフォトレジストであるので、その耐熱性も十分に
ある。
次に、第８図及び第９図において、本例による半導体装
置の主な製造方法について説明する。
まず、第８図に示すように、マウント部１０に上述した
ＩＣチップ７をマウントする前の状態で、アウターリー
ド部４ｂの所定箇所（この例では上述した第１５図及び
第１６図の例におけるタイバー４ｃと同様の箇所）に所
定のいわゆるドライフィルムフォトレジスト（これは、
一般にプリント配線板等の表裏層に形成されたパターン
を被覆し、物理的かつ化学的ダメージから守る保護膜等
として用いられる。）と呼ばれるフォトレジストを用い
てラミネート（熱圧着）するが、そのドライフィルムフ
ォトレジストは通常フォトレジスト２５をキャリアフィ
ルム（図示省略）とカバー（保護）フィルム（図示省略
）でサンドインチした３層構造をもち、ラミネータと呼
ばれる装置を用いてラミネートされる。
ラミネート工程の詳細についてはここでは説明を省略す
るが、その主な工程は、第９Ａ図に示すように、上記ド
ライフィルムのカバーフィルムを取り除いた状態でアウ
ターリード部４ｂの所定箇所に上下両面から張り付け、
そして、上記ドライフィルムのキャリアフィルムが巻取
りロール（図示省略）に巻き取られながら、第９Ｂ図に
示すように、一対のラミネーションロール６０によって
ラミネートされる（第９Ｃ図参照）。即ち、図に示すよ
うに、隣合うアウターリード部４ｂ間３にフォトレジス
ト２５が埋め込まれることによって、夫々のアウターリ
ード部４ｂ間３を連結している。
次に、第９Ｃ図〜第９Ｅ図は、第８図におけるアウター
リード部４ｂの要部斜視図であって、これらの図におい
てラミネートされたフォトレジスト２５の露光工程につ
いて説明する。即ち、上記工程を経ることによって、第
９Ｃ図に示すように、アウターリード部４ｂの所定領域
にフォトレジスト２５がラミネートされ、そして、第９
Ｄ図に示すように、樹脂製タイバー２５を形成すべき領
域以外の所定領域をフォトマスク７１で覆い、紫外線７
０によって焼き付けを行う（即ち、この例のフォトレジ
スト２５はネガ型であり、紫外線７０があたった箇所の
みが光重合により現像液に対して不溶性となる。）。さ
らに、第９Ｅ図に示すように、所定の現像液によってエ
ツチングを行い所定領域にのみフォトレジスト２５を残
す。その後は図示していないが、所定の紫外線によりフ
ォトレジスト２５をさらにＵＶ硬化させる。
そして、第８図に示したように、アウターリード部４ｂ
の所定箇所に樹脂製タイバー２５を形成したリードフレ
ーム４０におけるマウント部１０上にＩＣチップをマウ
ント後、所定のワイヤボンディングを行い、さらにアウ
ターリード部４ｂ以外の領域を樹脂封止することによっ
て第６図に示した半導体装置を完成させる。
以上に説明した半導体装置の製造方法からも明らかなよ
うに、本例による半導体装置及び半導体装置の製造方法
によれば、アウターリード部４ｂの配列方向に沿って所
定幅でこの所定幅の領域のみに局部的に第９Ａ図に示す
ようにフォトレジスト２５を配する工程と、第９８図〜
第９Ｅ図に示すように隣合うアウターリード部４ｂ間３
を連結するようにフォトレジスト２５を処理（ラミネー
ト、露光）する工程と、フォトレジスト２５によって封
止樹脂の流出を防止しなからアウターリード部４ｂ以外
の領域を樹脂封止する工程とを有しているので、上述の
例と同様に、従来のタイバーのような切断工程等を必要
とせず、本例では通常用いられている上記ドライフィル
ムによって容易に上述の例と同様の各利点を有する信軌
性の高い半導体装置を提供できる。
また、この例の場合、上述した樹脂製タイバー２５の形
成を樹脂封止前に行える（例えばリードフレームを製作
するメーカ側において容易に予め製作しておける）ので
、量産性にとっては非常に好都合である。
第１０図〜第１４図は本発明の更に他の例を示すもので
ある。
本例による半導体装置の基本的な構造は、上述の例と同
様に上述した第１５図及び第１６図の例とほぼ同様であ
るので、説明の都合上、同一符号を付して説明を省略す
るが、異なる点は、第１０図に拡大斜視図で示すように
、プリプレグと呼ばれるシート状の材料を用いることに
よって樹脂製のタイバーとして設けであることである。
即ち、第１１Ａ図及び第１１８図に示すように、アウタ
ーリード部４ｂの所定箇所（この例では第１５図及び第
１６図におけるタイバーと同様の箇所）において隣合う
アウターリード部４ｂ間３がプリプレグ（ｐｒｅｐｒｅ
ｇＨガラス布等の炭素繊維にエポキシ系の樹脂等を含浸
させ、Ｂステージ（半硬化状態）まで硬化させたシート
材料であり、本例では例えば三菱油化社製Ｙ　Ｅ　Ｆ−
０４０を用いている。）３０によって連結されている。
即ち、本例では、第１２図及び第１３図に示すように、
アウターリード部４ｂの上記所定箇所における表面にほ
ぼ半円筒状の切り欠き部１４を設け（これは通常のエツ
チング技術によって形成できる。）、この部分及び隣合
うアウターリード部４ｂ間３に後述する方法によりプリ
プレグ３０を埋め込むことによって夫々隣合うアウター
リード部４ｂ間３を連結している。
以上に説明したように、本例による半導体装置は、アウ
ターリード部４ｂの配列方向に隣合うアウターリード部
４ｂ間３が、上記配列方向に沿って所定幅でこの所定幅
の領域のみに局部的に配された封止樹脂流出防止用のプ
リプレグ３０によって連結され、かつ、アウターリード
部４ｂ及びプリプレグ３０以外（この例ではアウターリ
ード部４ｂに形成された樹脂製タイバー３０のアウター
リード部４ｂ側以外）の領域が樹脂封止されているので
、従来のリードフレーム４０と一体成形されたタイバー
のように切断する必要がない。従って、上述した例と同
様の各利点を有していると共に、この例の場合、上述し
たようにプリプレグ３゜を用いているので、材料層自体
に全体としての安定性がある。また、上述したように、
アウターリード部４ｂに切り欠き部１４を設けて夫々隣
合うアウターリード部４ｂ間３に埋め込んだプリプレグ
３０同士も連結しているためモールド時におけるモール
ド樹脂の圧力にも一層効果的に耐えることができる。
次に、第１２図〜第１４図において本例による半導体装
置の製造方法について説明する。
即ち、まず、第１２図に示すように、マウント部１０に
上述したＩＣチップ７をマウントする前の状態で、アウ
ターリード部４ｂの所定箇所（この例では上述した第１
５図及び第１６図の例におけるタイバー４ｃと同様の箇
所）に所定のプリプレグ片３０を配置させる（第１３Ａ
図及び第１４Ａ図参照）。このとき、プリプレグ片３ｏ
は半硬化状態（Ｂステージ）にあり、多少の粘着性を有
し、しかも、アウターリード部４ｂ（例えばＣｕ）との
間で多少反応する（即ち、架橋する）ためにその位置を
保持できる。そして、第１３．８図及び第１４日図に示
すように、一対のヒートローラ５０（このヒートローラ
５０の温度は例えば２５０°Ｃ程度）によって、上述し
た第１１Ａ図及び第１１８図のように、樹脂製タイバー
３０として隣合うアウターリード部４ｂ間３を連結する
。即ち、プリプレグ３０は、熱硬化性を有するため、上
述した第１３８図に示したように、ヒートローラ５０に
よって熱プレスすることにより一時的にほぼ液状のよう
な流動性をおびてアウターリード部４ｂ間３及び切り欠
き部１４を埋めた後、第１１図に示すように完全に硬化
する。
その後には、上述の例と同様に、マウント部１０上にＩ
Ｃチップ７をマウントしてから通常のワイヤボンディン
グを行った後に樹脂封止を行うことによって第１０図に
示す半導体装置を完成させる。
以上に説明した半導体装置の製造方法からも明らかなよ
うに、本例による半導体装置及び半導体装置の製造方法
によれば、アウターリード部４ｂの配列方向に沿って所
定幅でこの所定幅の領域のみに局部的にプリプレグ３０
を配置する工程と（第１３Ａ図及び第１４Ａ図）、隣合
うアウターリード部４ｂ間３を連結するようにプリプレ
グ３０を埋め込む工程と（第１３日図及び第１４日図参
照）、プリプレグ３０によって封止樹脂の流出を防止し
ながらアウターリード部４ｂ以外の領域を樹脂封止する
工程とを有しているので、上述の例と同様に従来のよう
なタイバーの切断工程を必要とせず、上述の例と同様の
各利点を有している。
また、本例の場合にも、上述した樹脂製タイバー３０の
形成を樹脂封止前に行える（例えばリードフレームを製
作するメーカ側において容易に製作できる）ので、量産
する際等には非常に好都合である。
以上、本発明を例示したが、上述した実施例は本発明の
技術的思想に基づいて更に変形可能である。
例えば上述した例では封止樹脂流出防止用の樹脂製テー
プ２０をアウターリード部４ｂの所定箇所に直接設けた
が、モールド金型１゛１（例えば下型１１ｂ）に樹脂製
テープ２０を設けてもよく、この場合には作業性が向上
することにもなる。また、樹脂製テープ２０として両面
テープのようなものを用いることによって接着剤２０ａ
のみをアウターリード部４ｂ間３に埋め込むことにより
、その充填量を増すことができる。
また、上述した例では樹脂製テープ２０をアウターリー
ド部４ｂの所定箇所にて片側の面にのみ（上述した第４
Ａ図参照）設けたが、アウターリード部４ｂのピッチに
応じて（即ち、夫々のアウターリード部４ｂ同士の間隔
に応じて）両面に樹脂製テープ２０を設けてもよく、ま
た、上述した封止樹脂流出防止用の樹脂材としての材質
や層構成等も適宜変更できる。
また、上述した第１０図〜第１４図の例においてアウタ
ーリード部４ｂに設けた切り欠き部１４の形状や数等の
他、その設ける箇所も種々変形できる。切り欠き部１４
は例えば第１図〜第５図の例にも適用してよい。また、
上記第６図〜第９図及び第１０図〜第１４図の各側では
従来の第１５図及び第１６図の例におけるタイバー４０
と同様の箇所に夫々樹脂製のタイバーを設けたが、その
形成箇所をモールドラインの位置ぎりぎりにすることも
でき、この場合には上述した余分なモールド樹脂の流出
部６ｃをなくすことができる。
さらに、上述した第１図〜第５図及び第１０図〜第１４
図の各側では夫々隣合うアウターリード部４ｂ間３に形
成した封止樹脂流出防止用の樹脂材（樹脂製テープ２０
、プリプレグ３０）同士を連結しているが、必ずしもそ
の樹脂材同士を夫々連結する必要はなく、隣合うアウタ
ーリード部４ｂ間３が封止樹脂流出防止用としての樹脂
材によって連結されていればよい。樹脂材以外にも他の
電気絶縁材の使用も可能である。
なお、上述した各側ではフラットパック型の半導体装置
に本発明を適用したが、その他、例えばＤ　Ｉ　Ｐ　（
Ｄｕａｌ　Ｉｎ−１ｉｎｅ　Ｐａｃｋａｇｅ）型の半導
体装置に本発明を適用できることは勿論のこと、その他
にも種々のものに適用可能である。また、例えば上述し
た第１図の例においてリード４下にポリイミドベース等
を固着したＴＡＢ方式等にも本発明を適用できる。
へ０発明の作用効果 本発明は、上述したように、アウターリード部の配列方
向に沿って所定幅でこの所定幅の領域のみに局部的に絶
縁材を配してから、隣合う上記アウターリード部間を連
結し、さらに上記絶縁材に従来のタイバーにおける不都
合を解消でき、しかも、上記絶縁材に公知の処理技術を
適用するだけで、特別の工程を追加することな（、通常
の工程により封止樹脂の流出を容易に防止できる。その
結果、容易に所望のリード（アウターリード部）ピッチ
を実現できる信転性の高い半導体装置を提供できる。
【図面の簡単な説明】
第１図〜第１４図は本発明の実施例を示すものであって
、 第１図は本発明をフラットバック型の半導体装置に適用
した例を示す平面図、 第２図は第１図の■−■線に沿う要部部分断面図、 第３図は樹脂封止前の状態を表す第１図の半導体装置の
平面図、 第４Ａ図及び第４日図は第１図の半導体装置の主な製造
方法を示す第３図のＩＶ−ＩＶ線断面図、第５図は第１
図の例においてリードフレームから切り離した後にアウ
ターリード部を成形した状態の半導体装置の一例を示す
斜視図、第６図は本発明をＱＦＰに適用した他の例を示
す半導体装置の平面図、 第７図は第６図の■−■線に沿う要部部分断面図、 第８図はＩＣチップをマウント部にマウントする前のリ
ードフレームを示す平面図、 第９Ａ図、第９８図、第９Ｃ図、第９０図、第９Ｅ図は
夫々第６図の例における半導体装置の製造方法を主要段
階について順次示す要部部分断面図及び要部部分斜視図
（第９Ａ図及び第９日図は要部部分断面図であり、第９
Ｃ図、第９０図及び第９Ｅ図は要部部分斜視図である。 ）、第１０図は本発明の更に他の例を示す平面図、第１
１Ａ図及び第１１Ｂ図は夫々第１０図のＸＩＡ−ＸＩＡ
線及びＸＩＢ−ＸＩ日綿線断面図第１２図はＩＣチップ
をマウント部にマウントする前のリードフレームを示す
平面図、第１３Ａ図及び第１３８図は夫々第１０図の例
の半導体装置の主な製造方法を示す断面図（第１２図の
ｘｍ−ｘｍ線断面図）、 第１４Ａ図及び第１４８図は夫々第１０図の例の半導体
装置の主な製造方法を示す断面図（第１２図のＸＩＶ−
ＸＩＶＩＶ線断面 図ある。 第１５図及び第１６図は従来例を示すものであって、 第１５図は従来のタイバーによる半導体装置の平面図、 第１６図は第１５図の例において樹脂封止する前の状態
を示す平面図 である。 なお、図面に示す符号において、 ４・・・・・・・・・リード ４ａ・・・・・・・・・インナーリード部４ｂ・・・・
・・・・・アウターリード部６・・・・・・・・・封止
樹脂 ７・・・・・・・・・ＩＣチップ ９・・・・・・・・・ボンディングワイヤ１０・・・・
・・・・・マウント部 １４・・・・・・・・・切り欠き部 ２０・・・・・・・・・樹脂製テープ ２５・・・・・・・・・フォトレジスト３０・・・・・
・・・・プリプレグ である。

Claims (1)

  1. 【特許請求の範囲】 １、インナーリード部とアウターリード部とを有するリ
    ードが所定パターンに形成され、前記アウターリード部
    の配列方向に隣合う前記アウターリード部間が、前記配
    列方向に沿って所定幅でこの所定幅の領域のみに局部的
    に配された絶縁材によって連結され、かつ、前記アウタ
    ーリード部及び前記絶縁材以外の領域が樹脂封止されて
    いる半導体装置。 ２、所定パターンに形成されたインナーリード部及びア
    ウターリード部を有するリードの前記アウターリード部
    の配列方向に沿って所定幅でこの所定幅の領域のみに局
    部的に絶縁材を配して、隣合う前記アウターリード部間
    を連結する工程と、前記絶縁材によって封止樹脂の流出
    を防止しながら前記アウターリード部及び前記絶縁体以
    外の領域を樹脂封止する工程とを有する半導体装置の製
    造方法。
JP1274464A 1989-10-20 1989-10-20 半導体装置及びその製造方法 Pending JPH03136267A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP1274464A JPH03136267A (ja) 1989-10-20 1989-10-20 半導体装置及びその製造方法
US07/592,717 US5176366A (en) 1989-10-20 1990-10-04 Resin-encapsulated semiconductor device package with nonconductive tape embedded between outer lead portions
EP19900311440 EP0434195A3 (en) 1989-10-20 1990-10-18 Semiconductor device package and manufacturing method.
US07/852,457 US5258331A (en) 1989-10-20 1992-03-16 Method of manufacturing resin-encapsulated semiconductor device package using photoresist or pre-peg lead frame dam bars

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1274464A JPH03136267A (ja) 1989-10-20 1989-10-20 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH03136267A true JPH03136267A (ja) 1991-06-11

Family

ID=17542050

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1274464A Pending JPH03136267A (ja) 1989-10-20 1989-10-20 半導体装置及びその製造方法

Country Status (3)

Country Link
US (1) US5176366A (ja)
EP (1) EP0434195A3 (ja)
JP (1) JPH03136267A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0590469A (ja) * 1991-09-27 1993-04-09 Nec Kyushu Ltd Ｉｃのリードフレーム
JPH08330498A (ja) * 1995-06-02 1996-12-13 Nec Corp 半導体装置の製造方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0484772A3 (en) * 1990-11-08 1992-08-26 National Semiconductor Corporation Semiconductor package and method of fabrication
JPH05218283A (ja) * 1992-02-03 1993-08-27 Nec Corp 半導体装置
JP2682936B2 (ja) * 1992-02-07 1997-11-26 ローム株式会社 半導体装置
US5455454A (en) * 1992-03-28 1995-10-03 Samsung Electronics Co., Ltd. Semiconductor lead frame having a down set support member formed by inwardly extending leads within a central aperture
US5281851A (en) * 1992-10-02 1994-01-25 Hewlett-Packard Company Integrated circuit packaging with reinforced leads
TW263596B (ja) * 1992-12-28 1995-11-21 Mitsui Mining & Smelting Co
JPH06275764A (ja) * 1993-03-19 1994-09-30 Fujitsu Miyagi Electron:Kk リードフレーム及びそのリードフレームを用いた半導体装置の製造方法
US5661900A (en) * 1994-03-07 1997-09-02 Texas Instruments Incorporated Method of fabricating an ultrasonically welded plastic support ring
US5637914A (en) * 1994-05-16 1997-06-10 Hitachi, Ltd. Lead frame and semiconductor device encapsulated by resin
JP2928120B2 (ja) * 1995-01-18 1999-08-03 日本電気株式会社 樹脂封止型半導体装置用リードフレームおよび樹脂封止型半導体装置の製造方法
KR0157905B1 (ko) * 1995-10-19 1998-12-01 문정환 반도체 장치
US5939775A (en) * 1996-11-05 1999-08-17 Gcb Technologies, Llc Leadframe structure and process for packaging intergrated circuits
JP2928190B2 (ja) * 1997-04-09 1999-08-03 九州日本電気株式会社 テーピングリードフレーム
DE20302356U1 (de) * 2003-02-07 2003-04-30 Infineon Technologies Ag Metallträger (Leadframe) zur Kontaktierung elektrischer oder optoelektrischer Bauelemente
JP4970401B2 (ja) 2007-10-16 2012-07-04 株式会社東芝 半導体装置
US8225475B2 (en) * 2008-12-10 2012-07-24 Omnetics Connector Corporation Alignment device for fine pitch connector leads

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1107498A (en) * 1966-03-09 1968-03-27 Matsushita Electronics Corp A semiconductor device and its fabricating method
JPS5578558A (en) * 1978-12-08 1980-06-13 Nec Corp Manufacture of semiconductor integrated circuit
JPS60241242A (ja) * 1984-05-16 1985-11-30 Hitachi Ltd リ−ドフレ−ム
JPS61154151A (ja) * 1984-12-27 1986-07-12 Nitto Electric Ind Co Ltd 半導体装置
JPS62123743A (ja) * 1985-11-25 1987-06-05 Hitachi Ltd 半導体装置
JPS6373547A (ja) * 1986-09-16 1988-04-04 Nec Corp 半導体装置のリ−ドフレ−ム
JPS63169750A (ja) * 1987-01-07 1988-07-13 Nec Yamagata Ltd 集積回路装置の製造方法
JPS6436059A (en) * 1987-07-31 1989-02-07 Kyushu Nippon Electric Lead frame of semiconductor device
US4916522A (en) * 1988-04-21 1990-04-10 American Telephone And Telegraph Company , At & T Bell Laboratories Integrated circuit package using plastic encapsulant
JPH01310571A (ja) * 1988-06-09 1989-12-14 Mitsubishi Electric Corp リードフレーム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0590469A (ja) * 1991-09-27 1993-04-09 Nec Kyushu Ltd Ｉｃのリードフレーム
JPH08330498A (ja) * 1995-06-02 1996-12-13 Nec Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
EP0434195A3 (en) 1991-11-06
EP0434195A1 (en) 1991-06-26
US5176366A (en) 1993-01-05

Similar Documents

Publication Publication Date Title
US5258331A (en) Method of manufacturing resin-encapsulated semiconductor device package using photoresist or pre-peg lead frame dam bars
JPH03136267A (ja) 半導体装置及びその製造方法
US5286679A (en) Method for attaching a semiconductor die to a leadframe using a patterned adhesive layer
CN100382260C (zh) 半导体封装件的制造方法
US5635671A (en) Mold runner removal from a substrate-based packaged electronic device
CN103367300B (zh) 引线框、半导体装置以及引线框的制造方法
US5285104A (en) Encapsulated semiconductor device with bridge sealed lead frame
EP0434195A2 (en) A semiconductor device package and a method of manufacture for making it
US7354795B2 (en) Methods for packaging and encapsulating semiconductor device assemblies that include tape substrates
KR101085185B1 (ko) 회로 기판 구조, 패키징 구조 및 이들의 제조 방법
JPS6314455A (ja) 半導体装置
JPH0217948B2 (ja)
JPH0715918B2 (ja) 半導体チップ実装用リード構造体
US6080604A (en) Semiconductor device having tab-leads and a fabrication method thereof
JPH07130916A (ja) 電子製品の封止ケース
JPH0936155A (ja) 半導体装置の製造方法
JPH02151496A (ja) 集積回路装置の製造方法
JP2936540B2 (ja) 回路基板及びその製造方法とこれを用いた半導体パッケージの製造方法
JP2003273309A (ja) リードフレーム及び半導体装置並びにそれらの製造方法
JP3115802B2 (ja) 半導体装置
JP2761753B2 (ja) フィルムキャリアとこれを用いるモールド方法
KR101148954B1 (ko) 회로 보드 구조, 패키징 구조 및 이들을 만드는 방법
JP2002343818A (ja) Ｂｇａ型配線基板及びその製造方法並びに半導体装置の製造方法
JP2596788B2 (ja) 基板集合シートとその製造方法
TW202326876A (zh) 封裝結構的形成方法