JPS62123743A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS62123743A
JPS62123743A JP60262433A JP26243385A JPS62123743A JP S62123743 A JPS62123743 A JP S62123743A JP 60262433 A JP60262433 A JP 60262433A JP 26243385 A JP26243385 A JP 26243385A JP S62123743 A JPS62123743 A JP S62123743A
Authority
JP
Japan
Prior art keywords
base
hole
solder
pin
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60262433A
Other languages
English (en)
Inventor
Satoru Okuhara
奥原　悟
Minoru Enomoto
榎本　実
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP60262433A priority Critical patent/JPS62123743A/ja
Publication of JPS62123743A publication Critical patent/JPS62123743A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は半導体装置に関し、特に、半導体素子の上部を
シリコーンゲルで被覆して成る面実装タイプのプラスチ
ックパッケージの当該面実装構造に関する。
〔背景技術〕
ベースに例えばガラスエポキシ基板を使用し、該ベース
上に半導体素子をシリコーン系接着剤により固着し、該
素子と当該ベース上のリード部とをコネクタワイヤによ
り結線し、該ベース上にシリコーン系接着剤により、例
えばガラスエポキシよりなるキャップを取付し、かつ、
該ベースに導通ピンを該ベース裏面から突出させ垂設し
て成るピングリットアレイタイプのプラスチックパッケ
ージがある（特願昭６０−１８５６２号）。
この場合、該導通ピンがこれを差し込んで℃・るベース
の穴から容易に引抜されるのを防止するために、該ピン
を加締めてピン中途から当該加締め部を突出せて℃・る
。
しかし、このように、加締め部を設けると、該ピンと前
記穴の間隙に半田を充填する場合、半田が穴の内部にま
で充分に入り込み難く、接続が悪くなったり、機械的強
度が劣ったりし、さらに、かしめのための工程数が増え
、コスト高となったりする。
〔発明の目的〕
本発明の目的は、上記のごときプラスチックパッケージ
において、従来技術の有する欠点を解消した面実装技術
を提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。
〔発明の概要〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
すなわち、本発明では、ベースに貫通孔を孔設し、該孔
に半田を充填し、さらに、半田を該貫通孔外部に突出さ
せるようにしたので、上記のごとき半導体装置において
従来性われていた導通ビンの加締め工程、ビンの垂設工
程、それに伴なう接続不良や機械的強度の不足などの問
題を解決することができた。
〔実施例〕
次に、本発明の実施例を、図面に基づいて説明する。
第１図は本発明による半導体装置の断面図、第２図は同
底面図、第３図は同平面図を示す。ベース１上に半導体
２を固着する。この固着は、例えばシリコーン系接着剤
３を用いて行われる。
ベース１は、例えばプリント基板により構成され、ガラ
スエポキシ基板であることが好ましい。
半導体素子２は、例えばシリコン単結晶基板から成り、
周知の技術によってこのチップ内には多数の回路素子が
形成され、１つの回路機能が与えられている。回路素子
の具体例は、例えばＭＯＳトランジスタから成り、これ
らの回路素子によって例えばメモリや論理回路の回路機
能が形成されている。
該素子２の電極（図示せず）と、ベース１上のリード部
４とをコネクタワイヤ５により結線する。
該リード部４は、例えば金属により構成され、具体例と
してＡｔにより構成されている。
コネクタワイヤ５は、例えばＡｔ線やＡｕ線により構成
される。
ベース１には貫通孔を孔設し、該貫通孔に半田を充填し
、さらに、該半田を該貫通孔下部に突出させる。
第１図には、貫通孔に半田６を充填し、さらに、該半田
６を貫通孔外部に突出させてなる後の断面で示しである
。
該ベース１裏面から突出した半田の突出部７を、溶融さ
せろと、実装基板に当該パッケージを面実装することが
できるようになっている。
半導体素子２を含めて必要部分を、シリコーン系ゲル８
により被覆する。
このシリコーン系ゲル８には、従来エレクトロニクスあ
るいはオプティカルファイバー用シリコーンコーディン
グ剤として市販されていたものを使用でき、例えばＩＣ
メモリーのソフトエラ一対策用として用いられていたも
のを用いることができる。
このゲル８を形成するゲル材料はりキッド状であり、１
液タイプ、２液タイプがあり、例えば主剤と硬化剤とか
ら成る２液タイプの場合、これらを混合すると反応硬化
（架橋〕し、硬化物を得る。
硬化システムとしては次の反応式で示すように、縮台型
、付加型、紫外線硬化型がある。
縮合型 Ｃａｔ、；　５ｎ−Ｔｉ系触媒 Ｒ；例えばアルキル基 （以下同じ） 付加型 １　　　　　　　！ 紫外線硬化型 一５ｉ−ＣＨ＝ＣＨ２１ｃＨ３−８ｉ−＋・ＯＲＨ２０
Ｒ 硬化物を得るに、加熱（ベーク）するとゴム化が進む。
本発明に使用されるシリコーン系ゲルはンリコーンゴム
と異なり架橋密度の低いものである。−般に、封止材料
として使用されているシリコーン系樹脂とも異なる。
シリコーン系ゲルよりも架橋密度の低いものとしてノリ
コーン系オイルがある。
架橋密度は一般に針入度計を用いて測定され、それに使
用される針についてはＡＳＴＭＤ　１３２１に規格があ
る。
針入度からみて、一般にゲルは４０〜２００ｍの範囲、
オイルは４０箇以下であり、ゲルの硬化反応の促進によ
りゴム化が起こり、シリコーンゴムと称されているもの
は一般に針入度２００門以下である。
本発明に使用されるシリコーン系ゲル８は柔軟であり、
このシリコーン系ゲルの硬化によっても、ワイヤの破断
などが起こらない。また、耐湿性が極めて良好である。
このシリコーン系ゲルの具体例としては、例えば信越化
学工業社製ＫＪＲ９０１０、Ｘ−３５−１００、東し７
リコ一／社製ＪＣＲ６１１０などがある。
上記Ｘ−３５−１００ＣＡ　（主剤）、Ｂ（硬化剤）２
液タイプ、針入度１００）の硬化反応機構は白金付加型
で、２液低温高温用ゲルで一７５〜２５０℃の温度範囲
で使用できる。
このゲルの形成材料は前記のごとくリキッド状であり、
例えばポツティングにより、半導体素子２などをコート
するに、そのポツティングの際の流れ止めのために、図
示していないが、ダムを取付し、このダムにより区画さ
れたエリア内にゲル材料をボッティングし、加熱硬化さ
せてもよい。
前記のごとく、シリコーン系ゲル８は、柔軟であり、半
導体素子２などを機械的に保護するために、第１図に示
すように、キャンプ９をベース１あるいは前記ダム上に
取付ける。このキャップ９は例えばガラスエポキシによ
り構成される。このキャップ９０ベース１などへの取付
けには、前記接着材料３と同様の組成内容の接着材料１
０により取付けるとよい。
本発明においては、上記のごとく、ベース１０貫通孔に
半田６を充填し、ベース１裏面に半田突出部７を有して
いればよいが、実装基板に実装した場合、ベース１に曲
げ応力がかかり、その機械的強度を強めるなどのために
、補強的な意味で、７Ｍ１図に示すように、従来設けら
れていた導通ビン１１を、ベース１の半田６およびその
突出部７よりなる半田ビンの外側に立設するとよい。
この導通ビン１１には加締め部１２を有し、ベース１の
孔に圧入されている。また、該ビン１１とこれを差し込
んでいる穴とのすきまには、第１図に示すように、半田
１３が充填されている。　　・〔効果〕 （１）本発明によれば、ベース貫通孔に半田を充填し、
突出させるだけなので、従来導通ビンに加締め部がある
ため半田が、差し込み穴の上部まで充分に満たすことが
できなかった問題点を解消でき、また、加締工程を必要
としないので、工程数も低減され、コストも安くでき、
かつ、導通にも問題がなく、さらに、機械的強度にも問
題のない半導体装置を得ることができた。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で糧々変更可
能であることはいうまでもない。
〔利用分野〕
本発明は面実装を必要とする各種半導体装置にも応用す
ることができる。
【図面の簡単な説明】
第１図は本発明の実施例を示す断面図、第２図は同底面
図、 第３図は同平面図である。 １・・・ベース、２・・・半導体素子、３・・・接着剤
、４・・・リード部、５・・・コネクタワイヤ、６・・
・半田、７・・・半田突出部、８・・・シリコーン系ゲ
ル、９・・キャップ、１０・・・接着材料、１１・・・
導通ビン、１２・・・加締め部、１３・・・半田。

Claims (1)

  1. 【特許請求の範囲】 １、ベース上に搭載した半導体素子をシリコーンゲルに
    より被覆して成り、実装基板に面実装する型の半導体装
    置において、前記ベースに貫通孔を設け、該貫通孔に半
    田を充填し、かつ、該半田を該貫通孔外部に突出せしめ
    て成る半導体装置。 ２、ベースが、導通ピンを立設して成る、特許請求の範
    囲第１項記載の半導体装置。
JP60262433A 1985-11-25 1985-11-25 半導体装置 Pending JPS62123743A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60262433A JPS62123743A (ja) 1985-11-25 1985-11-25 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60262433A JPS62123743A (ja) 1985-11-25 1985-11-25 半導体装置

Publications (1)

Publication Number Publication Date
JPS62123743A true JPS62123743A (ja) 1987-06-05

Family

ID=17375717

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60262433A Pending JPS62123743A (ja) 1985-11-25 1985-11-25 半導体装置

Country Status (1)

Country Link
JP (1) JPS62123743A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5176366A (en) * 1989-10-20 1993-01-05 Texas Instruments Incorporated Resin-encapsulated semiconductor device package with nonconductive tape embedded between outer lead portions
US5485039A (en) * 1991-12-27 1996-01-16 Hitachi, Ltd. Semiconductor substrate having wiring conductors at a first main surface electrically connected to plural pins at a second main surface

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5176366A (en) * 1989-10-20 1993-01-05 Texas Instruments Incorporated Resin-encapsulated semiconductor device package with nonconductive tape embedded between outer lead portions
US5485039A (en) * 1991-12-27 1996-01-16 Hitachi, Ltd. Semiconductor substrate having wiring conductors at a first main surface electrically connected to plural pins at a second main surface

Similar Documents

Publication Publication Date Title
US4801998A (en) EPROM device
US5898224A (en) Apparatus for packaging flip chip bare die on printed circuit boards
US5471027A (en) Method for forming chip carrier with a single protective encapsulant
JPS62276838A (ja) 半導体装置
US5568684A (en) Method of encapsulating an electronic device
EP0124624A1 (en) Semiconductor device
WO2017137325A1 (en) Sensor chip with electrostatic discharge protection element
JPS62123743A (ja) 半導体装置
KR20040014420A (ko) 패키지된 전기 구성 요소 및 전기 구성 요소의 패키지를위한 방법
JPS62249458A (ja) 半導体装置
JPS61177759A (ja) 半導体装置
US5990565A (en) Flip chip package
JPS61101056A (ja) 半導体装置
JPS62274755A (ja) 半導体装置
JPS62210651A (ja) 樹脂封止型半導体装置
JPS62298139A (ja) 半導体装置
JPS63107151A (ja) ピングリツトアレイプラスチツクパツケ−ジ
JPS59193033A (ja) 半導体素子の封止方法
JPS61101055A (ja) 半導体装置
EP3292404A1 (en) Sensor chip with electrostatic discharge protection element
JPH03161958A (ja) プラスチックピングリッドアレイ型半導体パッケージ構造
JPS61150245A (ja) 半導体装置
JPS62154760A (ja) 半導体装置
JPH02119147A (ja) 樹脂封止型半導体装置の製法
JPS6379330A (ja) 半導体装置