KR0157905B1 - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR0157905B1
KR0157905B1 KR1019950036165A KR19950036165A KR0157905B1 KR 0157905 B1 KR0157905 B1 KR 0157905B1 KR 1019950036165 A KR1019950036165 A KR 1019950036165A KR 19950036165 A KR19950036165 A KR 19950036165A KR 0157905 B1 KR0157905 B1 KR 0157905B1
Authority
KR
South Korea
Prior art keywords
semiconductor device
outlead
tab
insulating coating
insulating
Prior art date
Application number
KR1019950036165A
Other languages
English (en)
Other versions
KR970025350A (ko
Inventor
전흥섭
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019950036165A priority Critical patent/KR0157905B1/ko
Priority to JP8003280A priority patent/JP2753696B2/ja
Priority to CN96119946A priority patent/CN1071493C/zh
Publication of KR970025350A publication Critical patent/KR970025350A/ko
Priority to US08/960,081 priority patent/US5923080A/en
Application granted granted Critical
Publication of KR0157905B1 publication Critical patent/KR0157905B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 TAB용 절연테이프의 아웃리드의 오주에 절연코팅부를 형성시킨 반도체 장치에 관한 것이다. 본 발명의 반도체 장치는 TAB의 아웃리드 본딩시, ACA/ACF에 포함된 도정성 볼로 인하여 아웃리드간의 전기적 쇼트를 방지하기 위하여 TAB용 테이프으 아웃리드의 외주에 절연 코팅부를 형성시켰다. 이와 같이 구성된 반도체 장치는 미세 피치화가 되어도 전기적 쇼트 불량을 줄일 수 있으므로 매우 유용하다.

Description

반도체 장치
제1도는 종래의 OLB(Outer Lead Bonding)후에 인터커넥션(Interconnection)을 나타낸 단면도.
제2도는 본 발명의 일 실시예에 따른 절연코팅된 TAB용 테이프를 나타낸 단면도.
제3도는 OLB후에 TAB용 절연테이프가 기판에 상호 연결된 상태를 나타낸 단면도.
* 도면의 주요부분에 대한 부호의 설명
1,10 : 기판 2, 12 : 패드
3,13 : 절연 테이프 4, 14 : 접착제
5,15 : 아웃리드 6, 6a : 도전성 볼
7 : 절연 코팅부
본 발명은 반도체 장치에 관한 것으로, 특히 미세피치(Fine Pitch)의 아웃리드를 아웃리드 본딩시, 불량을 줄이기 위하여 아웃리드이 외주부에 절연코팅부를 형성시킨 반도체 장치에 관한 것이다.
일반적으로, TAB(Tape Automated Bonding)는 금속패턴(Metal Pattern)이 형성된 테이프에 금속범프를 사용하여, LSI(Large Scale Integrated circuit)를 본딩하는 표면실장형 패키지 기술의 일종이며, 기존의 와이어 본딩과 비교하여 LSI와 리드 프레임을 직접 본딩할 수 있도록 한 진보된 인터커넥션(Interconnection) 기술을 말한다.
종래의 TAB의 경우에는 범프 형성공정에 대한 기반기술이 확보되어야 하고 이에 따른 투자가 선행되어야 하기 때문에 최근 범프 형성기술의 확보에 선진 각사는 심혈을 기울이고 있다.
상기 TAB에서, 범프는 기존의 와이어 본딩과는 달리 LSI 칩의 패드와 TAB의 리드 프레임과 와이어 없이 접속할 수 있도록 한 금속돌기로서 와이어 본딩에서의 와이어의 역할을 하게 된다. 여기서, 범프는 구성물질의 종류에 따라 Au 범프와 Sn/Pb 범프로 구분되고, 범프형상에 따라 버섯형태(Mushroom type)와 곧은 벽형태(Straight wall type)로 구분된다.
TAB의 핵심기술중의 하나인 범프 본딩기술은 범프 형성방법에 따라 다음과 같이 3가지로 분류된다.
1) 리드 프레임에 접근방식 - 리드 범핑(Lead Bumping)과 트랜스퍼드 범핑(Transferred Bumping).
2. 웨이퍼 레벨 접근방식 - 웨이퍼 범핑(Wafer Bumping)
3. 칩 레벨 접근방식 - 와이어 범핑(Wife Bumping)
한편, 상기 본딩방식의 장,단점을 개략적으로 살펴보면 다음과 같다.
1) 리드 범핑 및 트랜스퍼드 범핑: 통상의 웨이퍼를 사용하고, 소량 다품종 생산에 적합하지만 범프된 리드 테이프의 구매로 가격이 불리함.
2) 웨이퍼 범핑: 대량 소품종 및 양산은 유리하나 웨이퍼 범핑에 따른 TAB 공정의 추가 및 수율이 저하되는 문제점 있음.
3) 와이어 범핑: 적은핀 제품에 유리하나 다핀의 경우에는 불리함.
이제, 종래에 사용되는 TAB가 완료된 반도체 부품을 세트-메이커(Set-maker)로 전달하고 그 곳에서 기판에 실장(OLB:Outer Lead Bondign)이 되어지는 것을 도면을 참조하여 설명하기로 한다.
제1도는 종래의 OLB(Outer Lead Bonding)후의 인터커넥션(Interconnection)을 나타낸 단면도이다.
제1도에 도시한 바와 같이, 기판(1)의 상부에는 본딩 패드(2)가 일정한 간격을 두고 형성된다. 그리고 TAB용 테이프는 절연테이프(3)의 소정 부위에 접착제(4)를 게재하여 금속패턴이 형성된 아웃리드(5)이 형성되어 있다. 현재까지 사용되고 있는 OLB에서 가장 보편적으로 사용되고 있는 공정은, TAB의 아웃 리드(Outer Lead)(5)와 기판(1)사이에 이방성 접착제인 ACA(Anisotropic Conductive Adhesive)/ACF(
Anisotropic Conductive Film)를 사용하여 압력과 온도를 조절함으로써 접착시키는 방법이다.
한편, 아웃리드(5)와 본딩패드(2)의 사이에는 도전성 볼(Conductive ball)(6)이 끼워져 있고, 아웃리드(5)와 아웃리드(5)의 사이에는 상기 도전성볼(6)과 관련이 없는 도전성 볼(6a)이 형성되어 있다. 그런데, 현재 반도체 칩이 갈수록 다기능화/고성능화 되어지면서 다핀(High Pin)화되고, 기기의 휴대성을 고려하여 경박단소의 추세가 가속되면서 패드/리드 피치(Pitch)가 미세(Fine)화 되고 있다.
상기와 같이 구성된 종래의 반도체 장치에서는, 전기적 상호연결(Electrical Interconnection)용 도전성 볼(6)과 상관이 없는 도전성 볼(6a)로 인한 전기적 쇼트불량이 발생하게 되는 단점이 있다.
따라서, 본 발명의 목적은 필요없는 도전성 볼로 인한 전기적 불량을 막을 수 있는 TAB용 절연테이프를 제공함에 있다.
상기 목적을 달성하기 위한 본 발명의 반도체 장치는 TAB의 아웃리드 본딩시, ACA/ACF에 포함된 도전성 볼로 인하여 아웃리드간의 전기적 쇼트를 방지하기 위하여 TAB용 테이프의 아웃리드의 외주에 절연 코팅부를 형성시킨 점에 있다.
이하, 첨부된 도면을 참고로하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.
제2도는 본 발명의 일 실시예에 따른 절연코팅된 TAB용 테이프를 나타낸 단면도이다.
우선, 일반적이 TAB 공정은 종래의 기술과 유사하므로 여기서는 그 설명을 생략하고 TAB용 테이프의 구조에 대하여 살펴보면 다음과 같다.
제2도에 도시한 바와같이, 절연테이프(13)의 하부에는 소정의 간격을 두고 아웃리드(15)가 접착제(14)를 게재하여 부착되어 있다. 그런데, 상기 아웃리드(15)의 외주에는 아웃리드(15)간의 전기적 쇼트(Short) 불량을 방지하기 위하여 절연 코팅부(7)가 형성되어 있다. 상기 절연 코팅부(7)는 에폭시(Epoxy) 계열로 형성된다. 또한, 상기 절연 코팅부(7)의 두께는 1,000 Å이하로 형성시키는 것이 바람직하다.
제3도는 OLB후에 TAB용 절연테이프가 기판에 상호 연결된 상태를 나타낸 단면도이다.
제3도에서, OLB(Outer Lead Bonding) 실장시, 절연테이프(13)의 아웃리드(15)의 외주에 형성된 절연 코팅부(7)에는 ACA(Anisotropic Conductive Adhesive)/ACF(Anisotropic Conductive Film)에 포함된 도전성 볼(6)과 상기 도전성 볼과 관련이 없는 도전성 볼(6a)이 접촉하게 된다. 이때, 도전성 볼(6)과 절연 코팅부(7)를 구비한 아웃리드(15)가 본딩압력에 의해 아웃리드(15)의 절연 코팅부(7)가 파괴되면서 전기전도가 가능해진다.
참고로, 제3도에서 전기 경로는 아웃리드(15)로부터 도전성 볼(6)과 패드(2)로 흐르고, 또한 패드(2)로부터 도전성 볼(6)과 아웃리드(15)로 흐르게 된다.
이와같이 구성된 본 발명의 TAB용 절연테이프는 미세 피치(Fine Pitch)화로 인하여 아웃 리드사이에 간격이 좁아지면서 전기전도와 관련이 없는 도전성 볼로 인해 리드간의 전기적 불량이 발생되는 것에 대하여 아웃리드의 외주를 둘러싸고 있는 절연 코팅부를 형성함에 전기적 불량을 사전에 예방할 수 있다.

Claims (4)

  1. TAB의 아웃리드 본딩시, ACA/ACF에 포함된 도정성 볼로 인하여 아웃리드간의 전기적 쇼트를 방지하기 위하여 TAB용 테이프의 아웃리드의 외주에 절연 코팅부를 형성시킨 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서, 상기 절연 코팅부의 재질은 에폭시 계열로 형성되는 것을 특징으로 하는 반도체 장치.
  3. 제1항에 있어서, 상기 절연 코팅부의 두께는 1,000Å 이하인 것을 특징으로 하는 반도체 장치.
  4. 제1항에 있어서, 상기 절연 코팅부는 일정한 압력하에서 절연 코팅막이 파괴되면서 절연 테이프용 아웃리드와 기판의 본딩패드가 전기적으로 도통되는 것을 특징으로 하는 반도체 장치.
KR1019950036165A 1995-10-19 1995-10-19 반도체 장치 KR0157905B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019950036165A KR0157905B1 (ko) 1995-10-19 1995-10-19 반도체 장치
JP8003280A JP2753696B2 (ja) 1995-10-19 1996-01-11 半導体パッケージのテープ自動結合構造
CN96119946A CN1071493C (zh) 1995-10-19 1996-10-04 一种tab带和使用该tab带的半导体器件
US08/960,081 US5923080A (en) 1995-10-19 1997-10-24 Semiconductor apparatus having a leadframe with coated leads

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950036165A KR0157905B1 (ko) 1995-10-19 1995-10-19 반도체 장치

Publications (2)

Publication Number Publication Date
KR970025350A KR970025350A (ko) 1997-05-30
KR0157905B1 true KR0157905B1 (ko) 1998-12-01

Family

ID=19430678

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950036165A KR0157905B1 (ko) 1995-10-19 1995-10-19 반도체 장치

Country Status (4)

Country Link
US (1) US5923080A (ko)
JP (1) JP2753696B2 (ko)
KR (1) KR0157905B1 (ko)
CN (1) CN1071493C (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6688528B2 (en) * 1997-07-15 2004-02-10 Silverbrook Research Pty Ltd Compact display assembly
DE19801312A1 (de) 1998-01-15 1999-07-22 Siemens Ag Halbleiterbauelement mit mehreren Substratlagen und zumindest einem Halbleiterchip und einem Verfahren zum Herstellen eines solchen Halbleiterbauelementes
US6683368B1 (en) 2000-06-09 2004-01-27 National Semiconductor Corporation Lead frame design for chip scale package
TW464927B (en) * 2000-08-29 2001-11-21 Unipac Optoelectronics Corp Metal bump with an insulating sidewall and method of fabricating thereof
US6689640B1 (en) 2000-10-26 2004-02-10 National Semiconductor Corporation Chip scale pin array
JP5110744B2 (ja) * 2000-12-21 2012-12-26 フィリップス ルミレッズ ライティング カンパニー リミテッド ライアビリティ カンパニー 発光装置及びその製造方法
US6551859B1 (en) 2001-02-22 2003-04-22 National Semiconductor Corporation Chip scale and land grid array semiconductor packages
US8518304B1 (en) 2003-03-31 2013-08-27 The Research Foundation Of State University Of New York Nano-structure enhancements for anisotropic conductive material and thermal interposers
US7095096B1 (en) 2004-08-16 2006-08-22 National Semiconductor Corporation Microarray lead frame
US7846775B1 (en) 2005-05-23 2010-12-07 National Semiconductor Corporation Universal lead frame for micro-array packages
KR101148099B1 (ko) * 2010-10-01 2012-05-23 엘지이노텍 주식회사 탭 테이프 및 그 제조방법
KR20130091521A (ko) * 2012-02-08 2013-08-19 삼성디스플레이 주식회사 이방성 도전층을 포함하는 미세 전자 소자 및 미세 전자 소자 형성 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4731282A (en) * 1983-10-14 1988-03-15 Hitachi Chemical Co., Ltd. Anisotropic-electroconductive adhesive film
US4740657A (en) * 1986-02-14 1988-04-26 Hitachi, Chemical Company, Ltd Anisotropic-electroconductive adhesive composition, method for connecting circuits using the same, and connected circuit structure thus obtained
US5001542A (en) * 1988-12-05 1991-03-19 Hitachi Chemical Company Composition for circuit connection, method for connection using the same, and connected structure of semiconductor chips
JPH03136267A (ja) * 1989-10-20 1991-06-11 Texas Instr Japan Ltd 半導体装置及びその製造方法
US5051813A (en) * 1989-12-19 1991-09-24 Lsi Logic Corporation Plastic-packaged semiconductor device having lead support and alignment structure
JP2540652B2 (ja) * 1990-06-01 1996-10-09 株式会社東芝 半導体装置
JPH0463448A (ja) * 1990-07-02 1992-02-28 Sharp Corp 液晶表示装置
JPH0637241A (ja) * 1992-07-17 1994-02-10 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH06224252A (ja) * 1993-01-21 1994-08-12 Seiko Epson Corp テープ配線基板の構造及びテープ配線基板の接続構造
JPH06302653A (ja) * 1993-04-15 1994-10-28 Rohm Co Ltd 半導体装置

Also Published As

Publication number Publication date
KR970025350A (ko) 1997-05-30
CN1150334A (zh) 1997-05-21
CN1071493C (zh) 2001-09-19
US5923080A (en) 1999-07-13
JP2753696B2 (ja) 1998-05-20
JPH09129672A (ja) 1997-05-16

Similar Documents

Publication Publication Date Title
US5824569A (en) Semiconductor device having ball-bonded pads
US6265775B1 (en) Flip chip technique for chip assembly
US6929976B2 (en) Multi-die module and method thereof
US5960262A (en) Stitch bond enhancement for hard-to-bond materials
KR20030008616A (ko) 리드 프레임을 이용한 범프 칩 캐리어 패키지 및 그의제조 방법
JPH0897217A (ja) 半導体装置及びその製造方法
JP2000100851A (ja) 半導体部品及びその製造方法、半導体部品の実装構造及びその実装方法
US7470568B2 (en) Method of manufacturing a semiconductor device
JP2004128476A (ja) エリアアレイ配線チップのｔａｂテスト
KR0157905B1 (ko) 반도체 장치
US6320254B1 (en) Plug structure
US6566165B1 (en) Method for mounting a semiconductor chip to a semiconductor chip-mounting board
JPH0729934A (ja) バンプを持つ半導体構造
JP2002299546A (ja) チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウエーハ及びその製造方法
US6902956B2 (en) Method and structure for manufacturing improved yield semiconductor packaged devices
JP2830351B2 (ja) 半導体装置の接続方法
US20070080452A1 (en) Bump structure and its forming method
KR100541397B1 (ko) 절연된 더미 솔더 볼을 갖는 비지에이 패키지
JP2002324873A (ja) 半導体装置及びその製造方法
JP3019065B2 (ja) 半導体装置の接続方法
JP2001015627A (ja) 半導体装置および半導体装置の製造方法
US20010050432A1 (en) Flip chip technique for chip assembly
KR0161899B1 (ko) 반도체 칩의 범프 형성방법
KR950010072B1 (ko) 반도체소자의 포장방법
KR100195507B1 (ko) 박형 반도체 칩 패키지 소자

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120802

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20130801

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20140721

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20150626

Year of fee payment: 18

EXPY Expiration of term