JP2015115419A5 - - Google Patents

Description

本半導体パッケージは、パッドを備えた配線基板と、前記パッドに対向するピラー端子を備え、前記配線基板上に実装された半導体チップと、前記パッドと前記ピラー端子とを接合する接合部と、を有し、前記接合部は、前記ピラー端子の端面と、前記ピラー端子の側面の一部と、前記パッドの端面と、を接合し、前記接合部と前記ピラー端子との界面には金属間化合物層が形成され、前記ピラー端子の側面の前記接合部と接合されてない領域には、酸化膜が形成されていることを要件とする。

Claims (14)

1. パッドを備えた配線基板と、
   前記パッドに対向するピラー端子を備え、前記配線基板上に実装された半導体チップと、
   前記パッドと前記ピラー端子とを接合する接合部と、を有し、
   前記接合部は、前記ピラー端子の端面と、前記ピラー端子の側面の一部と、前記パッドの端面と、を接合し、
   前記接合部と前記ピラー端子との界面には金属間化合物層が形成され、
   前記ピラー端子の側面の前記接合部と接合されてない領域には、酸化膜が形成されている半導体パッケージ。
2. 第１ピラー端子を備えた配線基板と、
   前記第１ピラー端子に対向する第２ピラー端子を備え、前記配線基板上に実装された半導体チップと、
   前記第１ピラー端子と前記第２ピラー端子とを接合する接合部と、を有し、
   前記接合部は、前記第１ピラー端子の端面と、前記第２ピラー端子の端面と、前記第１ピラー端子の側面の一部又は前記第２ピラー端子の側面の一部の少なくとも一方と、を接合し、
   前記接合部と前記第１ピラー端子との界面、及び前記接合部と前記第２ピラー端子との界面には金属間化合物層が形成され、
   前記第１ピラー端子の側面の前記接合部と接合されてない領域、及び前記第２ピラー端子の側面の前記接合部と接合されてない領域には、夫々酸化膜が形成されている半導体パッケージ。
3. 前記接合部と前記ピラー端子との界面全体に前記金属間化合物層が形成されている請求項１記載の半導体パッケージ。
4. 前記ピラー端子は銅又は銅合金からなり、前記接合部は錫を含み、前記金属間化合物層は銅と錫の金属間化合物からなる請求項１又は３記載の半導体パッケージ。
5. 前記接合部と前記第１ピラー端子との界面全体、及び前記接合部と前記第２ピラー端子との界面全体には、夫々前記金属間化合物層が形成されている請求項２記載の半導体パッケージ。
6. 前記第１ピラー端子及び前記第２ピラー端子は銅又は銅合金からなり、前記接合部は錫を含み、前記金属間化合物層は銅と錫の金属間化合物からなる請求項２又は５記載の半導体パッケージ。
7. パッドを備えた配線基板と、ピラー端子を備えた半導体チップと、を準備する工程と、
   前記ピラー端子の側面の一部に、酸化膜を除去する活性成分を付着させる工程と、
   前記パッドと前記ピラー端子とを接合する接合部を形成する工程と、を有し、
   前記接合部を形成する工程では、前記接合部は、前記ピラー端子の端面と、前記ピラー端子の側面の一部と、前記パッドの端面と、を接合し、前記接合部と前記ピラー端子との界面には金属間化合物層が形成される半導体パッケージの製造方法。
8. 第１ピラー端子を備えた配線基板と、第２ピラー端子を備えた半導体チップと、を準備する工程と、
   前記第１ピラー端子又は前記第２ピラー端子のうち一方のピラー端子の側面の一部に、酸化膜を除去する活性成分を付着させる工程と、
   前記一方のピラー端子と他方のピラー端子とを接合する接合部を形成する工程と、を有し、
   前記接合部を形成する工程では、前記接合部は、前記一方のピラー端子の端面と、前記他方のピラー端子の端面と、前記一方のピラー端子の側面の一部と、を接合し、前記接合部と前記一方のピラー端子との界面、及び前記接合部と前記他方のピラー端子との界面には金属間化合物層が形成される半導体パッケージの製造方法。
9. 前記活性成分を付着させる工程では、前記第１ピラー端子の側面の一部及び前記第２ピラー端子の側面の一部に、酸化膜を除去する活性成分を付着させ、
   前記接合部を形成する工程では、前記接合部は、前記一方のピラー端子の端面と、前記他方のピラー端子の端面と、前記一方のピラー端子の側面の一部と、前記他方のピラー端子の側面の一部と、を接合し、前記接合部と前記一方のピラー端子との界面、及び前記接合部と前記他方のピラー端子との界面には金属間化合物層が形成される請求項８載の半導体パッケージの製造方法。
10. 前記活性成分を付着させる工程は、
    前記パッド上に接合部となる導電材を形成する工程と、
    前記導電材に凹部を形成する工程と、
    前記凹部内に活性成分を形成する工程と、
    前記ピラー端子の端部を前記活性成分を介して前記導電材側に押圧し、前記ピラー端子の側面の一部及び端面に前記活性成分を付着させる工程と、を含む請求項７記載の半導体パッケージの製造方法。
11. 前記活性成分を付着させる工程は、
    前記他方のピラー端子に導電材を形成する工程と、
    前記導電材に凹部を形成する工程と、
    前記凹部内に活性成分を形成する工程と、
    前記一方のピラー端子の端部を前記活性成分を介して前記導電材側に押圧し、前記一方のピラー端子の側面の一部に前記活性成分を付着させる工程と、を含む請求項８記載の半導体パッケージの製造方法。
12. 前記ピラー端子は銅又は銅合金からなり、前記接合部は錫を含み、前記金属間化合物層は銅と錫の金属間化合物からなる請求項７又は１０記載の半導体パッケージの製造方法。
13. 前記第１ピラー端子及び前記第２ピラー端子は銅又は銅合金からなり、前記接合部は錫を含み、前記金属間化合物層は銅と錫の金属間化合物からなる請求項８、９、又は１１記載の半導体パッケージの製造方法。
14. 前記活性成分を付着させる工程は、活性成分を付着させたいピラー端子を前記活性成分に浸漬させる工程である請求項７乃至１３の何れか一項記載の半導体パッケージの製造方法。