JP2014225643A5 - - Google Patents

Download PDF

Info

Publication number
JP2014225643A5
JP2014225643A5 JP2014053471A JP2014053471A JP2014225643A5 JP 2014225643 A5 JP2014225643 A5 JP 2014225643A5 JP 2014053471 A JP2014053471 A JP 2014053471A JP 2014053471 A JP2014053471 A JP 2014053471A JP 2014225643 A5 JP2014225643 A5 JP 2014225643A5
Authority
JP
Japan
Prior art keywords
sub
main
semiconductor device
lead
eaves
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014053471A
Other languages
English (en)
Other versions
JP6352009B2 (ja
JP2014225643A (ja
Filing date
Publication date
Priority claimed from JP2014053471A external-priority patent/JP6352009B2/ja
Priority to JP2014053471A priority Critical patent/JP6352009B2/ja
Application filed filed Critical
Priority to US14/253,421 priority patent/US9236317B2/en
Publication of JP2014225643A publication Critical patent/JP2014225643A/ja
Priority to US14/958,200 priority patent/US9490194B2/en
Priority to US15/269,633 priority patent/US9859182B2/en
Publication of JP2014225643A5 publication Critical patent/JP2014225643A5/ja
Priority to US15/827,946 priority patent/US10312171B2/en
Publication of JP6352009B2 publication Critical patent/JP6352009B2/ja
Application granted granted Critical
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (34)

  1. 厚さ方向において互いに反対方向を向く表面および裏面、上記表面に形成された第1表面電極および第2表面電極、上記裏面に形成された裏面電極、を有する半導体素子と、
    上記裏面電極が導通接続されるダイパッド部および上記ダイパッド部とは反対側を向く主裏面端子部を有する主リードと、
    第1ワイヤを介して上記第1表面電極に接続される第1ワイヤボンディング部および上記第1ワイヤボンディング部とは反対側を向く第1副裏面端子部を有する第1副リードと、
    第2ワイヤを介して上記第2表面電極に接続される第2ワイヤボンディング部および上記第2ワイヤボンディング部とは反対側を向く第2副裏面端子部を有する第2副リードと、
    上記半導体素子と上記主リード、上記第1副リードおよび上記第2副リードの一部ずつとを覆うとともに、上記主裏面端子部、上記第1副裏面端子部および上記第2副裏面端子部を同じ側に露出させる樹脂パッケージと、を備えており、
    上記主リードは、上記ダイパッド部から上記主裏面端子部にわたる主全厚部と、この主全厚部の上記ダイパッド部側部分から厚さ方向に対して直角である方向に突出する主ひさし部と、を有しており、
    上記ダイパッド部および上記半導体素子は、厚さ方向視において上記主全厚部および上記主ひさし部の双方に重なり、
    上記第1表面電極および上記第2表面電極の少なくともいずれか、は上記主ひさし部に重なり、
    上記第1ワイヤは、上記第1ワイヤボンディング部に接合されたファーストボンディング部と、上記第1表面電極に対して第1バンプを介して接合されたセカンドボンディング部と、を有し、
    上記第2ワイヤは、上記第2ワイヤボンディング部に接合されたファーストボンディング部と、上記第2表面電極に対して第2バンプを介して接合されたセカンドボンディング部と、を有する、
    ことを特徴とする、半導体装置。
  2. 上記第1表面電極がゲート電極であり、上記第2表面電極がソース電極であり、上記裏面電極がドレイン電極であるとともに、上記半導体素子がトランジスタとして構成されており、
    上記第1表面電極が、上記第2表面電極よりも上記第1副リードおよび上記第2副リードに対して離間している、請求項に記載の半導体装置。
  3. 上記第1表面電極は、厚さ方向視において上記主全厚部と重なり、上記第2表面電極は、厚さ方向視において上記主ひさし部に重なる、請求項に記載の半導体装置。
  4. 上記第1表面電極は、厚さ方向視において上記主全厚部および上記主ひさし部の双方と重なる、請求項に記載の半導体装置。
  5. 上記第1ワイヤの上記第1バンプおよび上記第1ワイヤの上記セカンドボンディング部は、厚さ方向視において上記主全厚部および上記主ひさし部の双方と重なる、請求項に記載の半導体装置。
  6. 上記主ひさし部は、上記主全厚部から上記第1副リードおよび上記第2副リードに向かって突出する主前方部を有する、請求項ないし請求項のいずれかに記載の半導体装置。
  7. 上記主ひさし部は、上記主前方部が突出する方向とは垂直である方向に突出する主側方部を有する、請求項に記載の半導体装置。
  8. 上記主リードは、上記主側方部から突出し、かつ一端面が上記樹脂パッケージから露出する主側方連結部を有する、請求項に記載の半導体装置。
  9. 上記主ひさし部は、上記主前方部とは反対側に突出する主後方部を有する、請求項ないし請求項のいずれかに記載の半導体装置。
  10. 上記主リードは、上記主後方部から突出し、かつ一端面が上記樹脂パッケージから露出する主後方連結部を有する、請求項に記載の半導体装置。
  11. 上記主全厚部のすべてが、上記主ひさし部に囲まれている、請求項ないし請求項10のいずれかに記載の半導体装置。
  12. 上記ダイパッド部には、主表面めっき層が形成されている、請求項ないし請求項11のいずれかに記載の半導体装置。
  13. 上記主表面めっき層は、上記主ひさし部のすべてに重なる、請求項12に記載の半導体装置。
  14. 上記第1副リードは、上記第1ワイヤボンディング部から上記第1副裏面端子部にわたる第1副全厚部と、この第1副全厚部の上記第1ワイヤボンディング部側部分から厚さ方向に対して直角である方向に突出する第1副ひさし部と、を有している、請求項ないし請求項13のいずれかに記載の半導体装置。
  15. 上記第1副ひさし部は、上記第1副全厚部から上記主リードに向かって突出する第1副前方部を有する、請求項14に記載の半導体装置。
  16. 上記第1副ひさし部は、上記第1副前方部が突出する方向とは垂直である方向に突出する第1副側方部を有する、請求項15に記載の半導体装置。
  17. 上記第1副リードは、上記第1副側方部から突出し、かつ一端面が上記樹脂パッケージから露出する第1副側方連結部を有する、請求項16に記載の半導体装置。
  18. 上記第1副ひさし部は、上記第1副前方部とは反対側に突出する第1副後方部を有する、請求項15ないし請求項17のいずれかに記載の半導体装置。
  19. 上記第1副リードは、上記第1副後方部から突出し、かつ一端面が上記樹脂パッケージから露出する第1副後方連結部を有する、請求項18に記載の半導体装置。
  20. 上記第1副全厚部のすべてが、上記第1副ひさし部に囲まれている、請求項14ないし請求項19のいずれかに記載の半導体装置。
  21. 上記第1ワイヤボンディング部には、第1副表面めっき層が形成されている、請求項14ないし請求項20のいずれかに記載の半導体装置。
  22. 上記第1副表面めっき層は、上記第1副ひさし部のすべてに重なる、請求項21に記載の半導体装置。
  23. 上記第2副リードは、上記第2ワイヤボンディング部から上記第2副裏面端子部にわたる第2副全厚部と、この第2副全厚部の上記第2ワイヤボンディング部側部分から厚さ方向に対して直角である方向に突出する第2副ひさし部と、を有している、請求項ないし請求項22のいずれかに記載の半導体装置。
  24. 上記第2副ひさし部は、上記第2副全厚部から上記主リードに向かって突出する第2副前方部を有する、請求項23に記載の半導体装置。
  25. 上記第2副ひさし部は、上記第2副前方部が突出する方向とは垂直である方向に突出する第2副側方部を有する、請求項24に記載の半導体装置。
  26. 上記第2副リードは、上記第2副側方部から突出し、かつ一端面が上記樹脂パッケージから露出する第2副側方連結部を有する、請求項25に記載の半導体装置。
  27. 上記第2副ひさし部は、上記第2副前方部とは反対側に突出する第2副後方部を有する、請求項24ないし請求項26のいずれかに記載の半導体装置。
  28. 上記第2副リードは、上記第2副後方部から突出し、かつ一端面が上記樹脂パッケージから露出する第2副後方連結部を有する、請求項27に記載の半導体装置。
  29. 上記第2副全厚部のすべてが、上記第2副ひさし部に囲まれている、請求項23ないし請求項28のいずれかに記載の半導体装置。
  30. 上記第2ワイヤボンディング部には、第2副表面めっき層が形成されている、請求項21ないし請求項29のいずれかに記載の半導体装置。
  31. 上記第2副表面めっき層は、上記第2副ひさし部のすべてに重なる、請求項30に記載の半導体装置。
  32. 上記半導体素子は、互いに積層された半導体層、半導体と金属との共晶層および上記裏面電極を構成する金属単体層を有しており、上記金属単体層が上記ダイパッド部に直接接合されている、請求項ないし請求項31のいずれかに記載の半導体装置。
  33. 上記共晶層は、SiとAuとの共晶からなる、請求項32に記載の半導体装置。
  34. 上記金属単体層は、上記共晶層よりも薄い、請求項32または請求項33に記載の半導体装置。
JP2014053471A 2013-04-16 2014-03-17 半導体装置 Active JP6352009B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2014053471A JP6352009B2 (ja) 2013-04-16 2014-03-17 半導体装置
US14/253,421 US9236317B2 (en) 2013-04-16 2014-04-15 Semiconductor device
US14/958,200 US9490194B2 (en) 2013-04-16 2015-12-03 Semiconductor device
US15/269,633 US9859182B2 (en) 2013-04-16 2016-09-19 Semiconductor device
US15/827,946 US10312171B2 (en) 2013-04-16 2017-11-30 Semiconductor device

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2013085388 2013-04-16
JP2013085388 2013-04-16
JP2013087290 2013-04-18
JP2013087290 2013-04-18
JP2014053471A JP6352009B2 (ja) 2013-04-16 2014-03-17 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018108972A Division JP6634117B2 (ja) 2013-04-16 2018-06-06 半導体装置

Publications (3)

Publication Number Publication Date
JP2014225643A JP2014225643A (ja) 2014-12-04
JP2014225643A5 true JP2014225643A5 (ja) 2016-10-13
JP6352009B2 JP6352009B2 (ja) 2018-07-04

Family

ID=51686220

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014053471A Active JP6352009B2 (ja) 2013-04-16 2014-03-17 半導体装置

Country Status (2)

Country Link
US (4) US9236317B2 (ja)
JP (1) JP6352009B2 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6352009B2 (ja) * 2013-04-16 2018-07-04 ローム株式会社 半導体装置
JP6681165B2 (ja) * 2014-12-27 2020-04-15 マクセルホールディングス株式会社 半導体装置用基板、半導体装置用基板の製造方法、及び半導体装置
US9397029B1 (en) * 2015-06-29 2016-07-19 Alpha And Omega Semiconductor Incorporated Power semiconductor package device having locking mechanism, and preparation method thereof
TWI588951B (zh) * 2015-07-24 2017-06-21 萬國半導體股份有限公司 封裝元件及其製備方法
JP6579264B2 (ja) * 2016-04-15 2019-09-25 株式会社村田製作所 半導体パッケージの製造方法及びCu合金の切断方法
JP6752639B2 (ja) * 2016-05-02 2020-09-09 ローム株式会社 半導体装置の製造方法
US10388616B2 (en) 2016-05-02 2019-08-20 Rohm Co., Ltd. Semiconductor device and method for manufacturing the same
JP6718754B2 (ja) * 2016-06-16 2020-07-08 ローム株式会社 半導体装置
JP6744149B2 (ja) * 2016-06-20 2020-08-19 ローム株式会社 半導体装置およびその製造方法
JP2018066722A (ja) * 2016-10-14 2018-04-26 旭化成エレクトロニクス株式会社 半導体装置
JP6837314B2 (ja) * 2016-11-01 2021-03-03 旭化成エレクトロニクス株式会社 半導体装置
JP2018074067A (ja) * 2016-11-01 2018-05-10 旭化成エレクトロニクス株式会社 半導体装置
KR101954393B1 (ko) * 2017-02-20 2019-03-05 신덴겐코교 가부시키가이샤 전자 장치
US10262928B2 (en) * 2017-03-23 2019-04-16 Rohm Co., Ltd. Semiconductor device
US10366958B2 (en) 2017-12-28 2019-07-30 Texas Instruments Incorporated Wire bonding between isolation capacitors for multichip modules
EP3776638A1 (en) * 2018-04-11 2021-02-17 ABB Power Grids Switzerland AG Material reduced metallic plate on power semiconductor chip
JP7144112B2 (ja) * 2018-09-19 2022-09-29 ローム株式会社 半導体装置
DE102018128109A1 (de) * 2018-11-09 2020-05-14 Infineon Technologies Ag Ein clip mit einem diebefestigungsabschnitt, der konfiguriert ist, um das entfernen von hohlräumen beim löten zu fördern
JP7211082B2 (ja) 2018-12-28 2023-01-24 セイコーエプソン株式会社 振動デバイスおよび振動モジュール
US11131727B2 (en) 2019-03-11 2021-09-28 Tdk Corporation Magnetic sensor device
JP2021044532A (ja) * 2019-03-25 2021-03-18 ローム株式会社 電子装置、電子装置の製造方法、およびリードフレーム
US11289406B2 (en) * 2019-09-18 2022-03-29 Allegro Microsystems, Llc Signal isolator having enhanced creepage characteristics
JP2021174966A (ja) * 2020-04-30 2021-11-01 浜松ホトニクス株式会社 半導体素子及び半導体素子製造方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54113250A (en) 1978-02-24 1979-09-04 Toshiba Corp Production of semiconductor device
JPH05166984A (ja) * 1991-12-16 1993-07-02 Hitachi Ltd 半導体装置
JPH05326601A (ja) * 1992-05-18 1993-12-10 Murata Mfg Co Ltd ワイヤボンディング方法
JP3686287B2 (ja) * 1999-07-14 2005-08-24 株式会社ルネサステクノロジ 半導体装置の製造方法
JP3062192B1 (ja) * 1999-09-01 2000-07-10 松下電子工業株式会社 リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置の製造方法
KR100426494B1 (ko) * 1999-12-20 2004-04-13 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 이것의 제조방법
US6198171B1 (en) * 1999-12-30 2001-03-06 Siliconware Precision Industries Co., Ltd. Thermally enhanced quad flat non-lead package of semiconductor
US6559525B2 (en) * 2000-01-13 2003-05-06 Siliconware Precision Industries Co., Ltd. Semiconductor package having heat sink at the outer surface
EP1122778A3 (en) * 2000-01-31 2004-04-07 Sanyo Electric Co., Ltd. Circuit device and manufacturing method of circuit device
JP3547704B2 (ja) 2000-06-22 2004-07-28 株式会社三井ハイテック リードフレーム及び半導体装置
JP4574868B2 (ja) * 2001-01-12 2010-11-04 ローム株式会社 半導体装置
JP4731021B2 (ja) 2001-01-25 2011-07-20 ローム株式会社 半導体装置の製造方法および半導体装置
JP3965354B2 (ja) * 2002-11-26 2007-08-29 三菱電機株式会社 素子パッケージ及びその製造方法
JP4137719B2 (ja) * 2003-06-25 2008-08-20 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2005159103A (ja) 2003-11-27 2005-06-16 Renesas Technology Corp 半導体装置およびその製造方法
JP2005209770A (ja) 2004-01-21 2005-08-04 Renesas Technology Corp 半導体装置
JP3915992B2 (ja) * 2004-06-08 2007-05-16 ローム株式会社 面実装型電子部品の製造方法
JP2006318996A (ja) * 2005-05-10 2006-11-24 Matsushita Electric Ind Co Ltd リードフレームおよび樹脂封止型半導体装置
US7274089B2 (en) * 2005-09-19 2007-09-25 Stats Chippac Ltd. Integrated circuit package system with adhesive restraint
US7556987B2 (en) * 2006-06-30 2009-07-07 Stats Chippac Ltd. Method of fabricating an integrated circuit with etched ring and die paddle
JP2009094118A (ja) * 2007-10-04 2009-04-30 Panasonic Corp リードフレーム、それを備える電子部品及びその製造方法
KR100888236B1 (ko) * 2008-11-18 2009-03-12 서울반도체 주식회사 발광 장치
JP2010171271A (ja) * 2009-01-23 2010-08-05 Renesas Technology Corp 半導体装置およびその製造方法
KR101657330B1 (ko) 2009-05-15 2016-09-13 로무 가부시키가이샤 반도체 장치
JP5264797B2 (ja) * 2010-02-09 2013-08-14 ローム株式会社 半導体装置
JP2012190936A (ja) 2011-03-09 2012-10-04 Sharp Corp 半導体装置のデバイス実装構造
JP5953703B2 (ja) * 2011-10-31 2016-07-20 ソニー株式会社 リードフレームおよび半導体装置
JP6121692B2 (ja) * 2012-11-05 2017-04-26 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6352009B2 (ja) * 2013-04-16 2018-07-04 ローム株式会社 半導体装置

Similar Documents

Publication Publication Date Title
JP2014225643A5 (ja)
WO2017180444A3 (en) Microelectronic packages having stacked die and wire bond interconnects
TW201614747A (en) Wire bond sensor package and method
JP2013033900A5 (ja)
WO2015039043A3 (en) Microelectronic element with bond elements and compliant material layer
EP4163956A3 (en) Integrated circuit package having wire-bonded multi-die stack
JP2010147281A5 (ja) 半導体装置
JP2016511552A5 (ja)
JP2015115419A5 (ja)
WO2008153043A1 (ja) 半導体発光装置
US10431532B2 (en) Semiconductor device with notched main lead
JP2013236066A5 (ja)
JP2013535825A5 (ja)
PH12016502022A1 (en) Bonding wire for semiconductor device
JP2013066021A5 (ja)
JP2012028429A5 (ja) 半導体装置
JP2014220439A5 (ja)
MY160982A (en) Bonding wire for semiconductor device
JP2020503678A5 (ja)
EP2752873A3 (en) Semiconductor module
JP2013508974A5 (ja)
JP2018010949A5 (ja)
JP2014078646A5 (ja) パワーモジュール
JP2014090164A5 (ja)
JP2017028200A5 (ja)