TWI588951B - 封裝元件及其製備方法 - Google Patents

封裝元件及其製備方法 Download PDF

Info

Publication number
TWI588951B
TWI588951B TW104124131A TW104124131A TWI588951B TW I588951 B TWI588951 B TW I588951B TW 104124131 A TW104124131 A TW 104124131A TW 104124131 A TW104124131 A TW 104124131A TW I588951 B TWI588951 B TW I588951B
Authority
TW
Taiwan
Prior art keywords
pin
exposed
edge
molding body
molding
Prior art date
Application number
TW104124131A
Other languages
English (en)
Other versions
TW201705385A (zh
Inventor
彥迅 薛
哈姆紮 耶爾馬茲
約瑟 何
軍 魯
龔德梅
Original Assignee
萬國半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 萬國半導體股份有限公司 filed Critical 萬國半導體股份有限公司
Priority to TW104124131A priority Critical patent/TWI588951B/zh
Publication of TW201705385A publication Critical patent/TW201705385A/zh
Application granted granted Critical
Publication of TWI588951B publication Critical patent/TWI588951B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

封裝元件及其製備方法
本發明主要涉及功率半導體元件，確切地說，是提供作為功率切換開關所用的一種功率半導體封裝元件及其製備方法。
在常規的電源轉換系統中，會利用切換開關對電壓進行升壓或降壓等調製，輸出最終的具微小紋波的直流輸出電壓，切換開關往往涉及到功率半導體元件。隨著各種電子設備體積的減小也同步要求具有更小尺寸的功率半導體元件，以圖1A中的一種DFN封裝類型為例進行說明，這是一種微型尺寸的封裝元件，長度值L大致為1.0mm而寬度值W大致為0.6mm，該封裝元件具有一個閘極引腳G和一個源極引腳S和一個汲極引腳D，其中閘極引腳G和源極引腳S的尺寸比較小，它們的間距E大致只有0.35mm，而汲極引腳D自身的一個長度值B可以達到0.5mm。由於整個封裝的尺寸僅僅是0.6×1.0，很直觀的體現出閘極引腳G和源極引腳S及閘極引腳G到封裝的邊緣非常近，而封裝的邊緣是在切割工序中形成的，切割工序並非總是按照期望值那樣完美，例如圖1B就是典型切割誤差帶來的產品異常，在輕微誤差情況下會導致封裝的一個邊緣幾乎直接貼近閘極引腳G而使得閘極引腳G一個側面外露而誘發閘極引腳G容易脫落，在嚴重情況下會導致閘極引腳G也被削切掉一部分。功率半導體元件與數位產品的一個差異是各個引腳需要承載一定大小的電流或電壓值，比較安全的手段是設置閘極引腳G和源極引腳S之間滿足一個最小間距E，並且這也可以避免在元件被貼片到電路板上時防止閘極引腳G和源極引腳S被焊錫膏耦合搭接在一起。
在一個實施例中，本發明提供了一種封裝元件，包括：一個基座；設置在基座附近的一個第一引腳和一個第二引腳；一個承載在基座上的晶片，其多個電極分別對應電性連接到基座及第一、第二引腳上；一個將晶片、基座及第一、第二引腳予以包覆的塑封體；其中第一、第二引腳分別設置在塑封體底面一側的兩個角部位置處並設置第一、第二引腳各自的底面皆從塑封體的底面外露，且第一引腳的兩個相交或相鄰的側面外露於塑封體的兩個相交或相鄰的側面，及第二引腳的兩個相交或相鄰的側面外露於塑封體的兩個相交或相鄰的側面。
上述的封裝元件，在所述基座的底面一側設置有一個環繞在基座周邊邊緣處的並且是凹陷於基座底面的環形槽，所述塑封體的一部分嵌入在該環形槽中且設置基座的底面從塑封體的底面外露。
上述的封裝元件，在第一引腳的底面一側的互為對角的兩個角部位置處各設置有一個凹槽；其中一個凹槽設在第一引腳未從塑封體中裸露出來的一個側面和從塑封體中裸露出來的一個側面相交的棱邊緣處，而另外一個凹槽則設在第一引腳未從塑封體中裸露出來的另一個側面和從塑封體中裸露出來的另一個側面相交的棱邊緣處，塑封體的一部分嵌入在該對凹槽中用作鎖模。
上述的封裝元件，在第二引腳的底面一側的互為對角的兩個角部位置處各設置有一個凹槽；其中一個凹槽設在第二引腳未從塑封體中裸露出來的一個側面和從塑封體中裸露出來的一個側面相交的棱邊緣處，而另外一個凹槽則設在第二引腳未從塑封體中裸露出來的另一個側面和從塑封體中裸露出來的另一個側面相交的棱邊緣處，塑封體的一部分嵌入在該對凹槽中用作鎖模。
上述的封裝元件，所述晶片的第一、第二電極分別電性連接到第一、第二引腳上，所述晶片的第三電極電性連接到所述基座上。
上述的封裝元件，基座和第一、第二引腳三者佈局成品字形，其中第一、第二引腳分別位於方形基座的一條對稱中心線的兩側。
在本發明的另一個實施例中，提供了一種封裝元件的製備方法，包括以下步驟：提供包含有多個安裝單元的引線框架，每個安裝單元都包括一個 基座和設置在基座附近的一個第一引腳和一個第二引腳；在每個基座上黏貼一個晶片，並將晶片的多個電極分別對應電性連接到基座及第一、第二引腳上；執行塑封工藝利用一個塑封層將晶片及引線框架予以包覆；切割塑封層和引線框架形成多個塑封體並將安裝單元從引線框架分離下來，在切割步驟中使第一、第二引腳位於包覆它們的一個塑封體的底面一側的兩個角部位置處；並且每個第一引腳因被切割形成的兩個相交側面分別外露於包覆該第一引腳的一個塑封體的因切割形成的兩個相交側面處，及每個第二引腳因被切割形成的兩個相交側面分別外露於包覆該第二引腳的一個塑封體的因切割形成的兩個相交側面處。
上述方法，在基座底面一側設置有一個環繞在基座周邊邊緣處的凹陷於基座底面的環形槽，實施塑封工藝時塑封料填充在該環形槽中使得完成切割步驟後，塑封體的一部分嵌入在該環形槽中，並設置基座的底面和第一、第二引腳各自的底面共面且都從包覆它們的一個塑封體的底面外露。
上述方法在第一引腳的底面一側的互為對角的兩個角部位置處各設置有一個凹槽，實施塑封工藝時塑封料填充在該對凹槽中；在切割步驟中，該對凹槽中的一個位於第一引腳未從塑封體中裸露出來的一個側面和從塑封體中裸露出來的一個側面相交的棱邊緣處，另一個凹槽位於第一引腳未從塑封體中裸露出來的另一個側面和從塑封體中裸露出來的另一個側面相交的棱邊緣處，完成切割後塑封體的一部分嵌入在該對凹槽之中。
上述方法，在切割步驟中，第一引腳在寬度方向上朝外的一部分邊緣區域和第一引腳在長度方向上朝外的另一部分邊緣區域被切割掉，第一引腳上設置的該對凹槽隨著第一引腳被切割而各被切割掉一部分，在完成切割步驟後，塑封體的一部分嵌入在該對凹槽各自被保留的部分之中。
上述方法在第二引腳的底面一側的互為對角的兩個角部位置處各設置有一個凹槽，實施塑封工藝時塑封料填充在該對凹槽中；在切割步驟中，該對凹槽中的一個位於第二引腳未從塑封體中裸露出來的一個側面和從塑封體中裸露出來的一個側面相交的棱邊緣處，另一個凹槽位於第二引腳未從塑封體中 裸露出來的另一個側面和從塑封體中裸露出來的另一個側面相交的棱邊緣處，完成切割後塑封體的一部分嵌入在該一對凹槽之中。
上述方法，在切割步驟中，第二引腳在寬度方向上朝外的一部分邊緣區域和第二引腳在長度方向上朝外的另一部分邊緣區域被切割掉，第二引腳上設置的該對凹槽隨著第二引腳被切割而各被切割掉一部分，在完成切割步驟後，塑封體的一部分嵌入在該對凹槽各自被保留的部分之中。
100‧‧‧引線框架
101‧‧‧安裝單元
111‧‧‧基座
111a‧‧‧底面
111b‧‧‧環形槽
112‧‧‧第一引腳
112a‧‧‧底面
112b、112c、112d、112e‧‧‧側面
1120、1121‧‧‧凹槽
113‧‧‧第二引腳
113a‧‧‧底面
113b、113c、113d、113e‧‧‧側面
1130、1131‧‧‧凹槽
114‧‧‧連筋
115‧‧‧支撐條
120‧‧‧晶片
121‧‧‧第一電極
122‧‧‧第二電極
130‧‧‧引線
140、141‧‧‧塑封層
141a、141b、141c、141d‧‧‧側面
160‧‧‧對稱中心線
閱讀以下詳細說明並參照以下附圖之後，本發明的特徵和優勢將顯而易見：圖1A至1B展示了現有技術功率元件的基本結構。
圖2是本發明所涉及的引線框架的一個底面的俯視圖。
圖3是屬於引線框架的一個安裝單元的放大鳥瞰示意圖。
圖4是屬於安裝單元的第一、第二引腳的放大鳥瞰示意圖。
圖5A至5E是製備本發明元件的流程示意圖。
圖6A至6D是製備本發明元件的另一種實施例流程示意圖。
參見圖2，展示了一條通常為金屬材質的引線框架100的一部分片段的俯視圖，該引線框架100具有多個以圖示的虛線框定的晶片安裝單元101，每個晶片安裝單元101至少包括一個基座111和一個第一引腳112以及一個第二引腳113，它們是相互斷開的。在一個可選實施例中，基座111和第一、第二引腳112、113可以配製成大致呈現長方體或正方體的形貌。需要特別指出來的是，雖然與傳統的封裝工藝相容，但本發明還對安裝單元101進行了一些額外的處理，例如引線框架100經過半蝕刻或衝壓/壓印等類似的工藝，如圖3，在基座111的底面111a一側蝕刻或者衝壓出一個環繞在該基座111周邊邊緣處的環形槽111b，該環形槽111b凹陷於基座111的底面111a，並且由於環形槽111b的存在而使得底面111a面積實質小於基座111的頂面的面積。注意為了避免視角上的混淆，特意在 此指出圖2和圖3中都是表徵引線框架100或者安裝單元101的頂面朝下而底面朝上。同樣，由於引線框架100經由半蝕刻或衝壓/壓印等類似的工藝處理，還在第一引腳112的底面112a一側的互為對角的兩個角部位置處分別設置有凹槽1120、1121，可參見圖4的放大示意圖，並且同步還在第二引腳113的底面113a一側的互為對角的兩個角部位置處分別設置有凹槽1130、1131。在一個可選實施例中，條狀的凹槽1120沿著第一引腳112的寬度方向延伸而條狀的凹槽1121沿著第一引腳112的長度方向延伸，以及條狀的凹槽1130沿著第二引腳113的寬度方向延伸而條狀的凹槽1131沿著第二引腳113的長度方向延伸。再返回參見圖2和圖3，第一、第二引腳112、113直接是一體化連接在引線框架100的橫向或縱向的支撐條115上，而基座111通過多個連筋114連接在引線框架100橫向或縱向的支撐條115上，來固持住每一個安裝單元101，其中該凹槽1130和該另一個凹槽1131都具有一傾斜面。
在圖5A中，為了簡潔起見展示了一個單獨的安裝單元101，但這並不意味著此時安裝單元101已經被從引線框架100上切割下來。注意為了避免視角上的混淆，特意在此指出圖5A表徵了引線框架100或者安裝單元101的頂面朝上而底面朝下。在一個可選但非限制性的實施例中，基座111和第一、第二引腳112、113這三者被佈局成品字形，其中第一、第二引腳112、113這兩者分別位於方形基座111的兩條相對的邊緣之間的一條對稱中心線160的相對的兩側。如圖5B所示，執行標準的管芯貼片工藝，在引線框架100中每個安裝單元101的基座111上都黏貼一個晶片120，晶片120可以是垂直式的功率MOSFET，其頂面設置有相互絕緣的一個第一電極121和一個第二電極122，例如對應為閘極電極和源極電極，而晶片120底面設置的未在圖中標識出的第三電極例如汲極電極則通過焊錫膏或導電銀漿等類似的導電黏合材料黏附到基座111的頂面，除此之外，也可以利用諸如共晶焊等焊接手法替代導電黏合材料而將晶片120的底面焊接到基座111的頂面，使晶片120底面的第三電極與基座111電性連接。參見圖5C，接著執行引線鍵合工藝，利用一些引線130將第一電極121電性連接到第一引腳112上， 和利用另一些引線130將第二電極122電性連接到第二引腳113上，引線130鍵合於第一引腳112、第二引腳113各自的頂面處，注意這裡僅僅作為範例的引線130其實可以被導電的金屬導帶或金屬夾片等導體結構替代。需要強調的是，雖然圖5C是以引線鍵合的常規封裝方式作範例，應當理解在這裡倒裝安裝Flip Chip工藝同樣也適用，例如在貼片工藝中，利用各個電極都設置於同一頂面的另一個功率晶片替代晶片120，將用作替代晶片120的另一個功率晶片頂面朝下底面朝上而倒裝安裝到安裝單元101，該替代品功率晶片的一個第一電極對應焊接到第一引腳112，一個第二電極對應焊接到第二引腳113上，而第三電極則對應焊接到基座111上，則引線130因為引入的倒裝工藝可以被省略掉。
在圖5D-1和圖5D-2中，執行標準的塑封工藝，利用環氧樹脂類的塑封料對引線框架100和各個晶片120以及引線130等進行塑封，在圖5D-1中塑封料或塑封層140包覆住引線框架100和各個晶片120以及引線130，其包覆方式是，至少使每一個安裝單元101中第一引腳112以及第二引腳113各自的底面112a、113a都從塑封層140的底面外露出來，以及使基座111的底面111a也從塑封層140的底面外露出來，從圖5D-3可以觀察到這一點。在常規的塑封工藝中，塑封料會在模塑壓力之下侵入填充至凹陷於基座111底面的環形槽111b之中，以及塑封料還填充在第一引腳112的底面112a一側的凹槽1120、1121和第二引腳113的底面113a一側的凹槽1130、1131之中，這些凹槽作為鎖模點。為了進一步詳細解釋塑封狀態，圖5D-2表徵的是圖2的引線框架100被塑封層140包覆住對塑封層140頂面的俯視圖，圖5D-3表徵的是圖2的引線框架100被塑封層140包覆住對塑封層140、引線框架100各自底面的俯視圖，而圖5D-1則是沿著圖5D-2中的虛線AA對引線框架100和塑封層140的豎截面示意圖。
之後再執行標準的封裝切割工序，沿著預先設定好的切割線切割相鄰安裝單元之間的包含了塑封層140和引線框架100的疊層製備完整的封裝元件。在切割塑封層140和引線框架100的步驟中，將每一個安裝單元101都從引線框架100截斷分離下來並藉由對塑封層140的切割來形成多個塑封體141，每一個 塑封體141對應塑封包覆住一個安裝單元101，該步驟中連筋114被切割截斷所以基座111都從引線框架100上分割下來，第一引腳112和第二引腳113也被從引線框架100上分割下來。在一個可選實施例中，參見圖2和圖3，如果用於分離引腳112、113的切割線恰好是重合於引腳112、113與引線框架100的支撐條115的結合部位，第一引腳112和第二引腳113單純的只是與引線框架100分離而保持原狀，相當於原始的第一引腳112和第二引腳113兩者自身幾乎沒有任何部位在該工序中被切割截掉，保持了完整性，則形成圖5E所示的封裝元件，換言之，此時第一引腳112的底面112a一側的凹槽1120、1121和第二引腳113的底面113a一側的凹槽1130、1131也保持了原始狀態而沒有被切割截掉，並且塑封體141的一部分嵌入在該兩組凹槽之中來固持住第一引腳112和第二引腳113，其中該凹槽1130和該另一個凹槽1131都具有一傾斜面。
但圖6C是另一個更佳的而且可提供更小尺寸的封裝元件的實施例，參見圖6A和圖6B，在執行標準封裝切割時，與圖5E的實施例略有區別，並不是剛好沿著引腳112、113與引線框架100的橫向或縱向支撐條115的結合部位來切割引線框架100，相反的是，會同步連帶對第一引腳112和第二引腳113一併進行切割，使第一引腳112和第二引腳113各有一部分被截斷掉。參見圖6A-6B，沿著閉合的虛線150切割塑封層140和引線框架100，仍然沒有切割到基座111而僅僅只是將連筋114截斷，但是第一引腳112在寬度方向上的背離第二引腳113而朝外的一部分邊緣區域被切割掉，同時第一引腳112在長度方向上的背離基座111而朝外的另一部分邊緣區域也被切割掉，相當於第一引腳112最終會被切割掉一個L形的區域。同理，第二引腳113在寬度方向上的背離第一引腳112而朝外的一部分邊緣區域也被切割掉，和第二引腳113在長度方向上的背離基座111而朝外的另一部分邊緣區域也一併被切割掉，相當於第二引腳113也同樣會被切割掉一個L形的區域。因此，經由切割截掉部分區域面積的第一引腳112和第二引腳113的尺寸都整體縮小，最終的封裝元件形貌體現在圖6C中，這個實施例相較於圖5E的實施例，會發現此時的塑封體141的整體尺寸也略有縮小。
在圖6B至圖6C的實施例中，為了避免視角上的混淆，在此指出表徵了塑封體141或安裝單元101的底面朝上而頂面朝下。該實施例中很重要的一點在於，在切割步驟中，特意使第一引腳112位於包覆住它所屬的安裝單元101的塑封體141的底面一側的一個角部位置處，和使第二引腳113位於包覆它所屬的安裝單元101的一個塑封體141的底面一側的另一個角部位置處。如果認為第一引腳112和第二引腳113分別位於塑封體141底面上的兩個對角處也沒有任何不妥，但是較佳的應當使它們位於塑封體141的底面上相鄰的兩個角部位置而不是相對的兩個對角部處。為了進一步分析第一引腳112和第二引腳113在切割工序中的變化狀態，在圖6D中我們刻意地將塑封體141的一部分塑封料剝離掉，以方便敍述說明，但這並不是本發明的工藝步驟中真實存在的，僅僅是為了提供更佳的視角和使闡釋更加便利。
具體而言在圖6C中，塑封層140因切割形成塑封體141的四個側面141a、141b、141c、141d，它們都是切割形成面，側面141a和141c互為一組對立面，側面141b和141d互為另一組對立面。在圖6C-圖6D中，第一引腳112因被切割會形成兩個相鄰的側面112b和112c，它們相交的棱邊緣與塑封體141的相鄰的兩個側面141a、141b相交的棱邊緣重合，其中引腳之側面112b外露於塑封體之側面141a而引腳之側面112c則外露於塑封體之側面141b。同樣，在圖6D中，第二引腳113因被切割會形成兩個相鄰或說相交的側面113c和113d，它們相交的棱邊緣與塑封體141相鄰的兩個側面141b、141c相交的棱邊緣重合，其中引腳之側面113c外露於塑封體之側面141b而引腳之側面113d則外露於塑封體之側面141c。這裡詳細闡明第一、第二引腳的各個切割面和塑封體的各個切割面之間的關係，是為了區別於傳統的QFN系列封裝。
不僅如此，上文還討論過，在第一引腳112的底面112a的互為對角的兩個角部位置處分別設置有凹槽1120、1121，在第二引腳113的底面113a的互為對角的兩個角部位置處分別設置有凹槽1130、1131，實施塑封工藝時塑封料填充在該對凹槽中。
基於此點，本發明另一個很重要的精神在於，在切割步驟中，參見圖6C-6D，針對第一引腳112而言，凹槽1120的位置是，位於第一引腳112未從塑封體141中裸露出來的一個側面112e和第一引腳112從塑封體141中裸露出來的一個側面112b相交的棱邊緣處。凹槽1121的位置是，位於第一引腳112未從塑封體141中裸露出來的另一個側面112d和第一引腳112從塑封體141中裸露出來的另一個側面112c相交的棱邊緣處，並且完成切割後塑封體141的一部分嵌入在該一對凹槽1120、1121之中，用作鎖模。同樣，針對第二引腳113而言，凹槽1130的位置是，設在第二引腳113未從塑封體141中裸露出來的一個側面113e和第二引腳113從塑封體141中裸露出來的一個側面113d相交的棱邊緣處。凹槽1131的位置是，設在第二引腳113未從塑封體141中裸露出來的另一個側面113b和第二引腳113從塑封體141中裸露出來的另一個側面113c相交的棱邊緣處，塑封體141的一部分嵌入在該一對凹槽1130、1131之中，用作鎖模。
這樣做的基本原理是，第一引腳112、第二引腳113各自因為裸露出來的兩個側面雖然可以提供較好的散熱途徑，但隨之而來，較之常規技術裸露的單側面更容易導致第一引腳112、第二引腳113從塑封體141中脫落，尤其是第一引腳112、第二引腳113被保留在塑封體141的角部位置使得容易脫落這個因素更加明顯。採用切割工序package saw的物理切割作用會施加帶有拖動力效應等外力於第一引腳112，能夠很輕易的迫使第一引腳112、第二引腳113從塑封體141的角部被剝離掉，當封裝元件的尺寸越小時發生這一不良後果的概率就越大。好在本發明在第一引腳112的底面112a的兩個角部位置處設置有凹槽1120、1121，在第二引腳113的底面113a的兩個角部位置處分別設置有凹槽1130、1131，塑封體141的一部分填充在該等凹槽中，促使塑封體141牢牢的固持住第一引腳112、第二引腳113，抑制第一引腳112、第二引腳113在切割工序中容易脫落的問題，這是現有技術所無法企及的，再者第一引腳112、第二引腳113本身就因為原本是打算裸露出部分側面，則背景技術面臨的疑慮在本發明中也就不復存在，可滿足製備微小尺寸元件的封裝業界要求。
以上，通過說明和附圖，給出了具體實施方式的特定結構的典型實施例，上述發明提出了現有的較佳實施例，但這些內容並不作為局限。對於本領域的技術人員而言，閱讀上述說明後，各種變化和修正無疑將顯而易見。因此，所附的權利要求書應看作是涵蓋本發明的真實意圖和範圍的全部變化和修正。在權利要求書範圍內任何和所有等價的範圍與內容，都應認為仍屬本發明的意圖和範圍內。
111a‧‧‧底面
112a‧‧‧底面
1120、1121‧‧‧凹槽
113a‧‧‧底面
1130、1131‧‧‧凹槽
114‧‧‧連筋
141‧‧‧塑封層
141a、141b、141c、141d‧‧‧側面

Claims (10)

  1. 一種封裝元件，包括：一個基座；設置在基座附近的一個第一引腳和一個第二引腳；一個承載在基座上的晶片，其多個電極分別對應電性連接到基座及第一、第二引腳上；一個將晶片、基座及第一、第二引腳予以包覆的塑封體；其中第一、第二引腳分別設置在塑封體底面一側的兩個角部位置處並設置第一、第二引腳各自的底面皆從塑封體的底面外露，且第一引腳的兩個相交的側面外露於塑封體的兩個相交的側面，及第二引腳的兩個相交的側面外露於塑封體的兩個相交的側面；其中，在第一引腳的底面一側的互為對角的兩個角部位置處各設置有一個凹槽，一個凹槽設在第一引腳未從塑封體中裸露出來的一個側面和從塑封體中裸露出來的一個側面相交的棱邊緣處，另一個凹槽設在第一引腳未從塑封體中裸露出來的另一個側面和從塑封體中裸露出來的另一個側面相交的棱邊緣處，塑封體的一部分嵌入在該對凹槽中；其中該凹槽和該另一個凹槽都具有一傾斜面。
  2. 根據申請專利範圍第1項所述的封裝元件，其中，在所述基座底面一側設置有一個環繞在基座周邊邊緣處的凹陷於基座底面的環形槽，所述塑封體的一部分嵌入在該環形槽中且設置基座的底面從塑封體的底面外露。
  3. 根據申請專利範圍第1項所述的封裝元件，其中，在第二引腳的底面一側的互為對角的兩個角部位置處各設置有一個凹槽，一個凹槽設在第二引腳未從塑封體中裸露出來的一個側面和從塑封體中裸露出來的一個側面相交的棱邊緣處，另一個凹槽設在第二引腳未從塑封體中裸露出來的另一個側面和從塑封體中裸露出來的另一個側面相交的棱邊緣處，塑封體的一部分嵌入在該對凹槽中。
  4. 根據申請專利範圍第1項所述的封裝元件，其中，所述晶片的第一、第二電極分別電性連接到第一、第二引腳上，所述晶片的第三電極電性連接到所述基座上。
  5. 根據申請專利範圍第1項所述的封裝元件，其中，基座和第一、第二引腳三者佈局成品字形，其中第一、第二引腳分別位於方形基座的一條對稱中心線的兩側。
  6. 一種封裝元件的製備方法，包括以下步驟：提供包含有多個安裝單元的引線框架，每個安裝單元都包括一個基座和設置在基座附近的一個第一引腳和一個第二引腳；在每個基座上黏貼一個晶片，並將晶片的多個電極分別對應電性連接到基座及第一、第二引腳上；執行塑封工藝利用一個塑封層將晶片及引線框架予以包覆；切割塑封層和引線框架形成多個塑封體並將安裝單元從引線框架分離下來，在切割步驟中使第一、第二引腳位於包覆它們的一個塑封體的底面一側的兩個角部位置處；並且每個第一引腳因被切割形成的兩個相交側面分別外露於包覆該第一引腳的一個塑封體的因切割形成的兩個相交側面處，及每個第二引腳因被切割形成的兩個相交側面分別外露於包覆該第二引腳的一個塑封體的因切割形成的兩個相交側面處；其中，在第一引腳的底面一側的互為對角的兩個角部位置處各設置有一個凹槽，實施塑封工藝時塑封料填充在該對凹槽中；在切割步驟中，該對凹槽中的一個位於第一引腳未從塑封體中裸露出來的一個側面和從塑封體中裸露出來的一個側面相交的棱邊緣處，另一個凹槽位於第一引腳未從塑封體中裸露出來的另一個側面和從塑封體中裸露出來的另一個側面相交的棱邊緣處，完成切割後塑封體的一部分嵌入在該對凹槽之中；其中該凹槽和該另一個凹槽都具有一傾斜面。
  7. 根據申請專利範圍第6項所述的方法，其中，在基座底面一側設置有一個環繞在基座周邊邊緣處的凹陷於基座底面的環形槽，實施塑封工藝時塑封料填充在該環形槽中使得完成切割步驟後，塑封體的一部分嵌入在該環形槽中，並設置基座的底面和第一、第二引腳各自的底面共面且都從包覆它們的一個塑封體的底面外露。
  8. 根據申請專利範圍第6項所述的方法，其中，在切割步驟中，第一引腳在寬度方向上朝外的一部分邊緣區域和第一引腳在長度方向上朝外的另一部分邊緣區域被切割掉，第一引腳上設置的該對凹槽隨著第一引腳被切割而各被切割掉一部分，在完成切割步驟後，塑封體的一部分嵌入在該對凹槽各自被保留的部分之中。
  9. 根據申請專利範圍第6項所述的方法，其中，在第二引腳的底面一側的互為對角的兩個角部位置處各設置有一個凹槽，實施塑封工藝時塑封料填充在該對凹槽中；在切割步驟中，該對凹槽中的一個位於第二引腳未從塑封體中裸露出來的一個側面和從塑封體中裸露出來的一個側面相交的棱邊緣處，另一個凹槽位於第二引腳未從塑封體中裸露出來的另一個側面和從塑封體中裸露出來的另一個側面相交的棱邊緣處，完成切割後塑封體的一部分嵌入在該一對凹槽之中。
  10. 根據申請專利範圍第9項所述的方法，其中，在切割步驟中，第二引腳在寬度方向上朝外的一部分邊緣區域和第二引腳在長度方向上朝外的另一部分邊緣區域被切割掉，第二引腳上設置的該對凹槽隨著第二引腳被切割而各被切割掉一部分，在完成切割步驟後，塑封體的一部分嵌入在該對凹槽各自被保留的部分之中。
TW104124131A 2015-07-24 2015-07-24 封裝元件及其製備方法 TWI588951B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW104124131A TWI588951B (zh) 2015-07-24 2015-07-24 封裝元件及其製備方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104124131A TWI588951B (zh) 2015-07-24 2015-07-24 封裝元件及其製備方法

Publications (2)

Publication Number Publication Date
TW201705385A TW201705385A (zh) 2017-02-01
TWI588951B true TWI588951B (zh) 2017-06-21

Family

ID=58609087

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104124131A TWI588951B (zh) 2015-07-24 2015-07-24 封裝元件及其製備方法

Country Status (1)

Country Link
TW (1) TWI588951B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140306328A1 (en) * 2013-04-16 2014-10-16 Rohm Co., Ltd. Semiconductor device
TW201501251A (zh) * 2013-03-09 2015-01-01 Adventive Ipbank 低厚度引線半導體封裝

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201501251A (zh) * 2013-03-09 2015-01-01 Adventive Ipbank 低厚度引線半導體封裝
US20140306328A1 (en) * 2013-04-16 2014-10-16 Rohm Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
TW201705385A (zh) 2017-02-01

Similar Documents

Publication Publication Date Title
US8586414B2 (en) Top exposed package and assembly method
TWI411098B (zh) 功率半導體封裝結構及其製造方法
TWI774164B (zh) 形成具有導電的互連框的半導體封裝之方法及結構
TW200939411A (en) Chip structure
US9786583B2 (en) Power semiconductor package device having locking mechanism, and preparation method thereof
TW201626473A (zh) 具有改良接觸引腳之平坦無引腳封裝
JP2017212349A (ja) 半導体装置およびその製造方法
TWM531057U (zh) 預成形封裝導線架
WO2017067346A1 (zh) 堆叠式倒装芯片封装结构及其制造方法
TW201539674A (zh) 四方扁平無引腳封裝及其製造方法
JP2018022772A (ja) リードフレーム
TWI459528B (zh) 金屬鍵接的半導體封裝及其方法
TWI588951B (zh) 封裝元件及其製備方法
TWM588888U (zh) 高密著性預成型基板
TW451365B (en) Semiconductor package with dual chips
TWI536507B (zh) 超薄半導體器件及製備方法
TWI466199B (zh) 具有晶圓尺寸貼片的封裝方法
TWI564997B (zh) 功率半導體裝置及其製備方法
JP4698658B2 (ja) 半導体チップ搭載用の絶縁基板
JP6695166B2 (ja) リードフレーム、及び半導体パッケージの製造方法
US9214447B2 (en) Non-leaded type semiconductor package and method of assembling same
JP2005175512A (ja) 半導体装置
JP4911635B2 (ja) 半導体装置
KR101660442B1 (ko) 반도체 패키지 제조용 리드프레임 및 이의 제조 방법
TWI552281B (zh) 暴露元件頂面和底面的封裝結構及其製作方法