TWI459528B - 金屬鍵接的半導體封裝及其方法 - Google Patents

金屬鍵接的半導體封裝及其方法 Download PDF

Info

Publication number
TWI459528B
TWI459528B TW099130194A TW99130194A TWI459528B TW I459528 B TWI459528 B TW I459528B TW 099130194 A TW099130194 A TW 099130194A TW 99130194 A TW99130194 A TW 99130194A TW I459528 B TWI459528 B TW I459528B
Authority
TW
Taiwan
Prior art keywords
wafer
base
metal
pin
pedestal
Prior art date
Application number
TW099130194A
Other languages
English (en)
Other versions
TW201212193A (en
Inventor
Yan Xun Xue
Anup Bhalla
Jun Lu
Original Assignee
Alpha & Omega Semiconductor
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alpha & Omega Semiconductor filed Critical Alpha & Omega Semiconductor
Priority to TW099130194A priority Critical patent/TWI459528B/zh
Publication of TW201212193A publication Critical patent/TW201212193A/zh
Application granted granted Critical
Publication of TWI459528B publication Critical patent/TWI459528B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/40247—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

金屬鍵接的半導體封裝及其方法
本發明涉及一種半導體封裝及其方法，尤其涉及一種金屬鍵接的半導體封裝及其方法。
封裝對於晶片來說至關重要，它不僅起保護晶片和增強導熱性能的作用，而且還是溝通晶片內部世界與外部電路的橋樑。目前，晶片製造規模的不斷擴大以及巨大且快速成長的終端電子應用市場極大的推動了整個半導體封裝產業的成長。為滿足產品輕、薄、短、小與系統初步整合的需求，各樣式的封裝結構推陳出新。其中能符合輕薄短小與高密度要求的晶圓級封裝漸漸受到重視。
如第1圖所示，現有的封裝包括引腳1、晶片基座2、粘合物3、晶片4、引線5及塑封體6。其中，在晶片封裝的開始階段，晶片基座2與引腳1為斷開的，晶片基座2與引腳1之間留有空隙。在晶片的封裝過程中，將晶片基座2及引腳1放置在晶片安裝設備上，然後將粘合物3塗覆在晶片基座2上，接著將晶片4設置在粘合物3上。此時由於晶片4對粘合物3的擠壓作用，加劇了粘合物3向晶片基座2四周的溢出，粘合物3甚至會從晶片基座3與引腳1之間的空隙中流入晶片安裝設備上，造成晶片安裝設備的污染。
現有技術中，晶片封裝的開始階段，除了晶片基座與引腳之間斷開外，晶片基座與晶片基座之間也為斷開狀態，晶片基座與晶片基座之間也存有間隙，如第2圖 所示，為現有技術中金屬鍵接的半導體封裝的截面示意圖，該結構包括引腳1’、晶片基座2’、粘合物3’、晶片4’及連接片5’。如第2圖的第一行圖形所示，晶片基座2’與晶片基座2’之間留有空隙d1，晶片基座2’與引腳1’之間也留有空隙d2。如第2圖的第二行圖形所示，當在同樣大小的晶片基座2’上增大晶片4’的面積時，會使晶片4’下麵的粘合物3’向晶片基座2’的邊緣溢出。如第2圖的第三行圖形所示，粘合物3’甚至會流入晶片基座2’與晶片基座2’之間的空隙及晶片基座2’與引腳1’之間的空隙內，對晶片安裝設備的污染。因而在實際的工藝製作中，為了避免上述粘合物的溢出對晶片安裝設備造成的污染，基於不同的粘合物，規定了安裝距離要求，即在規定了封裝尺寸的前提下，減小晶片的面積，或者規定了晶片面積的前提下，增大封裝尺寸。而該措施大大降低了半導體封裝體內晶片的利用率。
本發明的目的是提供一種金屬片鍵接的封裝方法，該封裝方法能有效的防止晶片安裝時粘合物的溢出所造成的對晶片安裝設備的污染，並且大大增加了封裝體內晶片的利用率，降低了封裝成本，並且該封裝方法簡單，易操作。
為了達到上述目的，本發明提出的一種金屬鍵接的半導體封裝，包括：一引線框架，所述引線框架包括晶片基座及引腳，所述晶片基座上表面設置至少一個基座凹槽，所述基座凹槽將整個晶片基座區分為多個晶片安裝區域，所述引腳設置在晶片基座附近；多個晶片，所述多個晶片通過粘合物對應設置在晶片基座 的各個晶片安裝區域，所述晶片包括多個頂部電極；至少一個金屬片，用於晶片之間的連接；一塑封體，塑封所述晶片基座、引腳、晶片及金屬片。
上述的一種金屬鍵接的半導體封裝，基座凹槽底部斷開將晶片基座上的多個晶片安裝區域分割為互不連接的晶片安裝區域，凹槽底部斷開寬度小於凹槽寬度。
上述的一種金屬鍵接的半導體封裝，所述多個晶片包括第一晶片和第二晶片，所述多個晶片安裝區域包括第一晶片安裝區域和第二晶片安裝區域，所述第一晶片設置在第一晶片安裝區域上，所述第二晶片設置在第二晶片安裝區域上，所述第二晶片包括底部電極並電連接至第二晶片安裝區域。
上述的一種金屬鍵接的半導體封裝，所述金屬片的一端電連接第一晶片的頂部電極，其另一端設置在基座凹槽內靠近第二晶片安裝區域的位置。
上述的一種金屬鍵接的半導體封裝，所述基座凹槽底部斷開將所述第一晶片安裝區域和第二晶片安裝區域分割為互不連接的晶片安裝區域，凹槽底部斷開寬度小於凹槽寬度。
上述的一種金屬鍵接的半導體封裝，所述粘合物從第一晶片安裝區域上溢出到靠近第一晶片安裝區域的基座凹槽的底部角落。
上述的一種金屬鍵接的半導體封裝，所述粘合物為導電粘合物。
本發明提供另外一種金屬鍵接的半導體封裝，包括：一引線框架，所述引線框架包括晶片基座及引腳，所述引腳設置在晶片基座附近，且所述引腳與所述晶片基座之間設有基座與引腳間凹槽，所述基座與引腳間凹槽底部斷開 將晶片基座及引腳分割為互不連接的晶片基座及引腳，凹槽底部斷開寬度小於凹槽寬度，所述晶片基座上設有晶片安裝區域；一通過粘合劑設置在晶片安裝區域上的晶片，所述晶片包括數個頂部電極；一金屬連接用於連接晶片的頂部電極及引腳；一塑封體，用以塑封晶片基座、引腳、晶片及金屬連接。
上述的一種金屬鍵接的半導體封裝，所述金屬連接包括一金屬片，所述金屬片的一端連接晶片的頂部電極，另一端設置在所述基座與引腳間凹槽內靠近引腳的位置，用於晶片的頂部電極與引腳的連接。
上述的一種金屬鍵接的半導體封裝，所述粘合劑從晶片安裝區域上溢出到靠近晶片安裝區域的基座與引腳間凹槽的底部角落。
本發明還提供一種金屬鍵接的半導體封裝，包括：一引線框架，所述引線框架包括晶片基座及引腳，所述晶片基座上設有至少一個基座凹槽，所述基座凹槽將晶片基座區分為多個晶片安裝區域，基座凹槽底部斷開將晶片基座上的多個晶片安裝區域分割為互不連接的晶片安裝區域，所述引腳設置在晶片基座的附近，且所述引腳與所述晶片基座之間設有基座與引腳間凹槽，所述基座與引腳間凹槽底部斷開將基座及引腳分割為互不連接的晶片基座及引腳，凹槽底部斷開寬度小於凹槽寬度；多個晶片，所述晶片通過粘合劑設置在其對應的晶片安裝區域上；多個金屬連接用於晶片之間的連接及晶片與引腳之間的連接；一塑封體，用以塑封晶片基座、引腳、晶片及金屬連接。
上述的一種金屬鍵接的半導體封裝，所述粘合劑從晶片基座區上溢出到靠近晶片基座區的基座與引腳間凹槽的底部角落。
上述的一種金屬鍵接的半導體封裝，所述金屬連接包括一個金屬片，所述的金屬片一端設置在所述基座與引腳間凹槽內靠近引腳的位置，用於晶片的頂部電極與引腳的連接。
本發明的一種金屬鍵接的半導體封裝方法，包括以下步驟：步驟1：提供一引線框架，所述引線框架包括晶片基座及引腳，在所述晶片基座上表面設置至少一個基座凹槽，所述基座凹槽將整個晶片基座區分為多個晶片安裝區域，所述引腳設置在晶片基座的附近；步驟2：提供多個晶片，通過粘合物將所述多個晶片安裝在對應的晶片基座的各個晶片安裝區域，所述晶片包括多個頂部電極；步驟3：提供至少一個金屬連接，用於連接晶片的頂部電極；步驟4：提供一塑封體，塑封所述晶片基座、引腳、晶片及金屬連接；步驟5：將基座凹槽底部斷開，從而將相互連接的晶片安裝區域分割為互不連接的各個晶片安裝區域，凹槽底部斷開寬度小於凹槽寬度。
上述的一種金屬鍵接的半導體封裝方法，在步驟2中，通過第一粘合物安裝第一晶片在第一晶片安裝區域上，所述第一粘合物從第一晶片安裝區域上溢出到靠近第一晶片安裝區域的基座凹槽的底部角落，通過第二粘合物安裝第二晶片在第二晶片安裝區域上，第二晶片包括一底部電極與第二晶片安裝區域電學連接，所述第二粘合物 從第二晶片安裝區域上溢出到靠近第二晶片安裝區域的基座凹槽的底部角落。
上述的一種金屬鍵接的半導體封裝方法，在步驟3中，所述提供至少一個金屬連接包括提供第一金屬片，其一端連接第一晶片的一個頂部電極，其另一端設置在基座凹槽內靠近第二晶片安裝區的位置，與第二晶片的底部電極電學連接。
上述的一種金屬鍵接的半導體封裝方法，在步驟1中，所述引腳與所述晶片基座之間設有基座與引腳間凹槽。
上述的一種金屬鍵接的半導體封裝方法，在步驟5中，還包括從塑封體底部將基座與引腳間凹槽的底部斷開，以分割晶片基座及引腳。
上述的一種金屬鍵接的半導體封裝方法，在步驟3中，提供第二金屬片一端連接第二晶片的一個頂部電極，其另一端設置在基座與引腳間凹槽內靠近引腳的位置與引腳電學連接。
本發明的一種金屬鍵接的半導體封裝方法，包括以下步驟：步驟1：提供一引線框架，所述引線框架包括晶片基座及引腳，所述引腳設置在晶片基座的附近，所述引腳與所述晶片基座連接在一起，且所述引腳與所述晶片基座之間設有基座與引腳間凹槽，所述晶片基座上設有晶片安裝區域；步驟2：提供至少一晶片，通過粘合劑將所述晶片設置在晶片安裝區域上，所述晶片包括數個頂部電極；步驟3：提供金屬連接以連接晶片的頂部電極與引腳；步驟4：提供一塑封體，用以塑封晶片基座、引腳、晶片及金屬連接；步驟5：從塑封體底部將基座與引腳間凹槽的底部斷開， 以分割晶片基座及引腳。
上述的一種金屬鍵接的半導體封裝方法，在步驟2中，通過粘合物安裝所述晶片在晶片基座上，所述粘合物從基座上上溢出到靠近晶片基座的基座與引腳間凹槽的底部角落。
上述的一種金屬鍵接的半導體封裝方法，在步驟3中，所述提供金屬連接包括提供第一金屬片一端連接第一晶片的一個頂部電極，其另一端設置在基座與引腳間凹槽內靠近引腳的位置，與引腳電學連接。
上述的一種金屬鍵接的半導體封裝方法，在步驟1中，所述晶片基座上設有至少一個基座凹槽，所述基座凹槽將晶片基座區分為多個晶片安裝區域。
上述的一種金屬鍵接的半導體封裝方法，在步驟5中，還包括從塑封體底部將基座與引腳間凹槽的底部斷開，以分割晶片基座及引腳。
本發明的一種金屬鍵接的半導體封裝方法，包括以下步驟：步驟1：提供一引線框架，所述引線框架包括晶片基座及引腳，所述晶片基座上設有至少一個基座凹槽，所述基座凹槽將晶片基座區分為多個晶片安裝區域，所述引腳設置在晶片基座的周圍，所述引腳與所述晶片基座連接在一起，且所述引腳與所述晶片基座之間設有基座與引腳間凹槽，所述基座與引腳間凹槽用以區分所述引腳與所述晶片基座；步驟2：提供至少一個晶片，所述晶片通過粘合劑設置在其對應的晶片安裝區域上，所述晶片包括底部電極及多個頂部電極；步驟3：提供多個金屬片，所述金屬片一端與晶片頂部電極連接，其另一端設置在基座凹槽內，用於晶片之間的連接，所述金屬片一端與晶片頂部電極連接，其另一端設置 在基座與引腳間凹槽內，用於晶片與引腳之間的連接；步驟4：提供引線，所述引線連接晶片的頂部電極及引腳；步驟5：一塑封體，用以塑封晶片基座、引腳、多個晶片及金屬片；步驟6：從塑封體底部將基座凹槽的底部切斷，以將晶片基座分割為互不連接的晶片安裝區域，從塑封體底部將基座與引腳間凹槽的底部切斷，以分割晶片基座及引腳。
本發明金屬片鍵接的封裝方法由於採用上述技術方案，使之與現有技術相比，具有以下優點和積極效果：
1、本發明的金屬片鍵接的封裝方法由於在晶片封裝的開始階段，使晶片基座之間以及晶片基座與引腳之間連接在一起，晶片基座之間以及晶片基座與引腳之間沒有空隙暴露在晶片安裝設備上，因此避免了晶片安裝時，粘合物的溢出對晶片安裝設備的污染。
2、本發明的金屬片鍵接的封裝方法由於在晶片基座之間以及晶片基座與引腳之間連接的部位設置凹槽，防止了粘合物過量溢出而堆積以污染晶片的表面。
3、本發明的金屬片鍵接的封裝方法簡單易操作，製作成本低。
d1、d2‧‧‧空隙
1’、1’‧‧‧引腳
110‧‧‧引線框架
111、112、113、114‧‧‧引腳
115‧‧‧晶片基座
1151‧‧‧第一晶片安裝區域
1152‧‧‧第二晶片安裝區域
1153‧‧‧基座凹槽
120‧‧‧粘合物
130、140‧‧‧晶片
150‧‧‧金屬片
1501‧‧‧金屬片的一端
1502‧‧‧金屬片的另一端
160‧‧‧引線
170‧‧‧塑封體
2、2’‧‧‧晶片基座
210‧‧‧引線框架
211‧‧‧晶片基座
212、213、214‧‧‧引腳
215‧‧‧基座與引腳間凹槽
220‧‧‧粘合物
230‧‧‧晶片
240‧‧‧金屬片
2401‧‧‧金屬片的一端
250‧‧‧引線
260‧‧‧塑封體
3、3’‧‧‧粘合物
310‧‧‧引線框架
311‧‧‧晶片基座
312‧‧‧引腳
313‧‧‧基座凹槽
314‧‧‧基座與引腳間凹槽
4、4’‧‧‧晶片
5‧‧‧引線
5’‧‧‧連接片
6‧‧‧塑封體
參考所附附圖，以更加充分的描述本發明的實施例。然而，所附附圖僅用於說明和闡述，並不構成對本發明範圍的限制。
第1圖為現有半導體封裝結構的橫截面視圖。
第2圖為以三幅圖說明粘合物溢出的現有半導體封裝結構的橫截面視圖。
第3圖為實施例一的金屬鍵接的半導體封裝方法流程圖。
第4圖為實施例一中所提供的引線框架的俯視圖及橫截面視圖。
第5圖為實施例一中將晶片通過粘合物設置在引線框架上的俯視圖及橫截面視圖。
第6圖為實施例一中用金屬片鍵接晶片電極與引腳的俯視圖及橫截面視圖。
第7圖為實施例一中用引線連接晶片電極及引腳的俯視圖及橫截面視圖。
第8圖為實施例一中用塑封體塑封的俯視圖及橫截面視圖。
第9圖為實施例一中在塑封體底部切割基座凹槽底面的俯視圖及橫截面視圖。
第10圖為實施例二的金屬鍵接的半導體封裝方法流程圖。
第11圖為實施例二中所提供引線框架的俯視圖及橫截面視圖。
第12圖為實施例二中將晶片設置在引線框架上的俯視圖及橫截面視圖。
第13圖為實施例二中用金屬片鍵接晶片電極及引腳的俯視圖及橫截面視圖。
第14圖為實施例二中用引線連接晶片電極與引腳的俯視圖及橫截面視圖。
第15圖為實施例二中塑封體塑封的俯視圖及橫截面視圖。
第16圖為實施例二中切割塑封體底部的基座與引腳間凹槽底面的俯視圖及橫截面視圖。
第17圖為實施例三的金屬鍵接的半導體封裝結構的橫截面視圖。
實施例一：本發明提供一種金屬片鍵接的封裝方法，該封裝方法的封裝結構包括引線框架110、粘合物 120、晶片130、140、金屬片150、引線160及塑封體170，該金屬片鍵接的半導體封裝流程圖如第3圖所示，其具體的封裝過程如下：如第4圖所示，首先提供一引線框架110，引線框架110包括晶片基座115及多個引腳。第4圖中上一幅圖為引線框架的俯視圖，其下一幅圖為沿上一幅圖形中虛線位置的截面圖。晶片基座115包括第一晶片安裝區域1151、第二晶片安裝區域1152以及基座凹槽1153，基座凹槽1153設置在晶片安裝區域之間，可以區分各個晶片安裝區域。在實際的應用中，晶片基座上可以設置多個晶片安裝區域，並可設置多個基座凹槽加以區分。本實施例僅以在引線框架上設置兩個晶片安裝區域及一個基座凹槽為例。如第4圖所示，多個引腳還包括引腳111、引腳112、引腳113及引腳114，其中引腳111與晶片基座1151連接，即引腳111與晶片底部電極導電連接；引腳112、113及144分別斷開一個間距設置在晶片基座115的兩邊，這些引腳分別與晶片的電極對應。
如第5圖所示，由於本實施例中引線框架上僅設置兩個晶片安裝區域，因此提供兩個晶片。兩個晶片分別為第一晶片130及第二晶片140，第一晶片130及第二晶片140分別以高端金屬氧化物半導體場效應電晶體(HS MOSFET)及低端金屬氧化物半導體場效應電晶體(LS MOSFET)為例。HS MOSFET及LS MOSFET分別包括頂部源極、柵極以及底部漏極。通過粘合物120將第一晶片130和第二晶片140分別設置在第一晶片安裝區域1151及第二晶片安裝區域1152上，粘合物120起導電粘結的作用。優選地，該粘合物120為導電銀漿。在具體的工藝操作中，首先將導電銀漿塗布在晶片安裝區域上，然後將晶片設置在導電銀漿上。通常情況下，導電銀漿會在晶片安裝區域 上溢出，尤其是晶片放置在導電銀漿上之後，晶片的重力會加劇導電銀漿的溢出。在本實施例中，如第5圖所示，導電銀漿將會慢慢溢出流向基座凹槽1153內。從第而一晶片安裝區域1151溢出的粘合物累積在基座凹槽靠近第一晶片安裝區域的底部角落，從第二晶片安裝區域1152溢出的粘合物累積在基座凹槽靠近第二晶片安裝區域的底部角落。現有技術中，由於晶片安裝區域之間為斷開的，導電銀漿會從晶片安裝區域溢出並通過安裝區域之間的空隙，進而污染設置在引線框架下面的晶片安裝設備，因此在進行晶片封裝時，要考慮晶片與晶片安裝區域邊緣的間距，從而限制了晶片封裝的尺寸。在本實施例中，晶片安裝區域之間的基座凹槽結構收集了溢出的粘合物，防止其流入晶片安裝設備，晶片邊緣到晶片安裝區域邊緣的距離一般大於3mils即可，而傳統的晶片邊緣到晶片安裝區域邊緣的距離一般需要大於8~10mils。因此本發明中封裝體內晶片的利用率有明顯提高。
如第6圖所示，晶片設置在晶片安裝區域上之後，提供一金屬片150，金屬片150的一端1501設置在第一晶片130的頂部源極上，其另一端1502設置在基座凹槽153內靠近第二晶片140的位置。在現有封裝技術中，由於沒有設置基座凹槽，金屬片150的一端1502與第二晶片140共同設置在第二晶片安裝區域1152上。為防止金屬片150的一端1502下部的粘合物與第二晶片140下部的粘合物產生溢出而堆積，甚至造成粘合物的攀爬而影響晶片表面的電路性能，金屬片150的一端1502與第二晶片140之間具有一定的設置距離的需要。而在本實施例中，金屬片150的一端1502設置在基座凹槽1153內，基座凹槽1153具有一定的高度，再加上第二晶片140本身的厚度，金屬片的一端1502下部及第二晶片140下部的粘合物的溢出產 生攀爬至第二晶片140表面而影響電路性能的可能性降低。因此金屬片的一端1502與第二晶片140之間的距離可縮短，第一晶片1501與第二晶片1502之間的距離也可縮短。在本實施例中，晶片邊緣到晶片邊緣的距離大於5mils即可適合封裝，而在傳統的封裝中，晶片邊緣到晶片邊緣的距離需大於20mils，由此可見，本實施例中的凹槽結構提高了封裝體中晶片的利用率，節約了成本。此外金屬片150也可由引線或帶狀連接線替代。
如第7圖所示，提供引線160用於晶片電極的連接，第一晶片130與引腳111導電連接；第一晶片130的頂部柵極通過引線160與引腳113連接；第二晶片140的頂部源極通過引線160與引腳112連接；第二晶片140的頂部柵極通過引線160與引腳114連接。
如第8圖所示，引線連接結束後，採用塑封體170對該封裝結構進行封裝。
如第9圖所示，塑封結束後，從塑封體170的底部切斷基座凹槽1153的底部，從而分割第一晶片安裝區域1151及第二晶片安裝區域1152，以完成晶片的封裝。凹槽底部斷開寬度應小於凹槽寬度，以保留足夠的底部接納金屬片150的一個終端。
在本實施例中，第一晶片130及第二晶片140分別為MOSFET晶片。第一晶片130及第二晶片140也可分別是一積體電路控制晶片和一MOSFET晶片，或其他積體電路晶片的組合。晶片的底部可設電極也可不設電極，同時根據不同的晶片可選用不同的導電或絕緣粘合物。第一晶片可選用第一粘合物，第二晶片可選用第二粘合物。第一粘合物和第二粘合物可以相同也可以不同。
實施例二、本發明提供一種金屬片鍵接的封裝方法，該封裝結構包括引線框架210、粘合物220、晶片 230、金屬片240、引線250及塑封體260，本發明的半導體封裝方法流程圖如第10圖所示，其具體封裝步驟如下：如第11圖所示，提供一引線框架210，引線框架210包括引腳及晶片基座211。引腳包括兩組與晶片基座211連接在一起並分別設置在晶片基座211兩邊的引腳212、引腳213以及與晶片基座211斷開設置的引腳214。如圖1所示，在晶片基座211與引腳213之間還設有一個基座與引腳間凹槽215，基座與引腳間凹槽215將晶片基座211與引腳213之間區分開來。
如第12圖所示，提供一晶片230，將晶片230通過粘合物220設置在晶片基座211上，溢出的粘合物220可流入基座與引腳間凹槽215，並累積在基座與引腳間凹槽靠近基座的底部角落，從而避免了對晶片安裝設備的連接，晶片230的邊緣亦可盡可能的靠近晶片基座211的邊緣。同時根據不同的晶片可選用不同的導電或絕緣粘合物。
如第13圖所示，用金屬片240連接晶片的頂部電極及引腳，晶片以功率金屬氧化物半導體為例，該頂部電極為源極，金屬片240的一端2401設置在晶片的頂部源極上，金屬片240的另一端2401設置在凹槽內靠近引腳的部位，與引腳導電連接。此外金屬片240也可由引線或帶狀連接線替代。
如第14圖所示，用引線250連接晶片230的頂部柵極與引腳214。如第15圖所示，接著用塑封體260塑封引線框架、晶片、金屬片及引腳。塑封完畢後，如第16圖所示，在塑封體底部，切斷基座與引腳間凹槽215的底邊，從而斷開晶片基座211與引腳213之間的連接，以完成整個封裝工藝。凹槽底部斷開寬度應小於凹槽寬度，以保留足夠的底部以接納金屬片240的終端2401。在本實 施例中，塑封之前將晶片基座及引腳連接在一起，並通過基座與引腳間凹槽區分，基座與引腳間凹槽保護晶片安裝設備不受粘合物的污染，從而允許減小晶片基座與引腳之間的距離，提高了封裝中晶片的利用率。在本實施例中，晶片230可以是MOSFET晶片或其他任何積體電路晶片。晶片的底部可設電極也可不設電極，同時根據不同的晶片可選用不同的導電或絕緣粘合物。
實施例三、上述實施例一是封裝結構在塑封之前將晶片基座上的每個晶片安裝區域連接在一起，以基座凹槽加以區分，塑封結束後，對基座凹槽進行切割以完成整個封裝過程。實施例二是封裝結構在塑封之前將晶片基座與引腳連接在一起，以基座與引腳間凹槽加以區分，塑封結束後，對基座與引腳間凹槽進行切割以完成整個封裝過程。在具體的封裝過程中，可將實施例一和實施例二結合起來。如第17圖所示，用金屬片代替引線連接晶片電極與引腳，引線框架310中的晶片基座311之間以及晶片基座311與引腳312之間都連接在一起，並分別以基座凹槽313、基座與引腳間凹槽314區分，在晶片安裝完畢以及塑封體塑封完畢後，再將基座凹槽313、基座與引腳間凹槽314切斷以完成整個封裝。凹槽底部斷開寬度應小於凹槽寬度。
在該實施例的晶片安裝過程中，同樣避免由粘合物的溢出而引起晶片安裝設備的污染，並且更大限度的提高了封裝體內可封裝的晶片的面積，或者更大限度的減小了晶片的封裝尺寸，降低了封裝成本。
當然，必須認識到，上述介紹是有關本發明優選實施例的說明，只要不偏離隨後所附申請專利範圍所顯示的精神和範圍，本發明還存在著許多修改。
本發明決不是僅局限於上述說明或附圖所顯 示的細節和方法。本發明能夠擁有其他的實施例，並可採用多種方式予以實施。另外，大家還必須認識到，這裏所使用的措辭和術語以及文摘只是為了實現介紹的目的，決不是僅僅局限於此。
正因為如此，本領域的技術人員將會理解，本發明所基於的觀點可隨時用來作為實施本發明的幾種目標而設計其他結構、方法和系統。所以，至關重要的是，所附的申請專利範圍將被視為包括了所有這些等價的建構，只要它們不偏離本發明的精神和範圍。
111、112、113、114‧‧‧引腳
115‧‧‧晶片基座
1151‧‧‧第一晶片安裝區域
1152‧‧‧第二晶片安裝區域
1153‧‧‧基座凹槽
120‧‧‧粘合物
130、140‧‧‧晶片
150‧‧‧金屬片
1501‧‧‧金屬片的一端
1502‧‧‧金屬片的另一端
160‧‧‧引線
170‧‧‧塑封體

Claims (26)

  1. 一種金屬鍵接的半導體封裝，包括：一引線框架，所述引線框架包括一晶片基座及一引腳，所述晶片基座上表面設置至少一個基座凹槽，所述基座凹槽將整個晶片基座區分為多個晶片安裝區域，所述引腳設置在所述晶片基座附近；多個晶片，所述多個晶片通過一粘合物對應設置在所述晶片基座的各個晶片安裝區域，所述晶片包括多個頂部電極；至少一個金屬片，用於晶片之間的連接，所述金屬片的一端設置在所述基座凹槽內；一塑封體，塑封所述晶片基座、所述引腳、所述晶片及所述金屬片。
  2. 如申請專利範圍第1項所述的一種金屬鍵接的半導體封裝，其中，所述基座凹槽底部斷開將所述晶片基座上的多個晶片安裝區域分割為互不連接的晶片安裝區域，凹槽底部斷開寬度小於凹槽寬度。
  3. 如申請專利範圍第1項所述的一種金屬鍵接的半導體封裝，其中，所述多個晶片包括一第一晶片和一第二晶片，所述多個晶片安裝區域包括一第一晶片安裝區域和一第二晶片安裝區域，所述第一晶片設置在所述第一晶片安裝區域上，所述第二晶片設置在所述第二晶片安裝區域上，所述第二晶片包括一底部電極並電連接至所述第二晶片安裝區域。
  4. 如申請專利範圍第3項所述的一種金屬鍵接的半導體封裝，其中，所述金屬片的另一端電連接所述第一晶片的頂部電極，其一端設置在所述基座凹槽內靠近所述第二晶片安裝區域的位置。
  5. 如申請專利範圍第4項所述的一種金屬鍵接的半導體封裝，其中，所述基座凹槽底部斷開將所述第一晶片安裝區域和所述第二晶片安裝區域分割為互不連接的晶片安裝區域，凹槽底部斷開寬度小於凹槽寬度。
  6. 如申請專利範圍第3項所述的一種金屬鍵接的半導體封裝，其中，所述粘合物從所述第一晶片安裝區域上溢出到靠近所述第一晶片安裝區域的基座凹槽的底部角落。
  7. 如申請專利範圍第6項所述的一種金屬鍵接的半導體封裝，其中，所述粘合物為導電粘合物。
  8. 一種金屬鍵接的半導體封裝，包括：一引線框架，所述引線框架包括一晶片基座及一引腳，所述引腳設置在所述晶片基座附近，且所述引腳與所述晶片基座之間設有一基座與引腳間凹槽，所述基座與引腳間凹槽底部斷開將所述晶片基座及所述引腳分割為互不連接的晶片基座及引腳，凹槽底部斷開寬度小於凹槽寬度，所述晶片基座上設有一晶片安裝區域；通過粘合劑設置在所述晶片安裝區域上的一晶片，所述晶片包括數個頂部電極；一金屬連接用於連接所述晶片的頂部電極及引腳， 所述金屬連接包括一金屬片，所述金屬片的一端設置在所述基座與引腳間凹槽內；一塑封體，用以塑封所述晶片基座、所述引腳、所述晶片及所述金屬連接。
  9. 如申請專利範圍第8項所述的一種金屬鍵接的半導體封裝，其中，所述金屬片的另一端連接所述晶片的所述頂部電極，其一端設置在所述基座與所述引腳間凹槽內靠近所述引腳的位置，用於所述晶片的所述頂部電極與所述引腳的連接。
  10. 如申請專利範圍第8項所述的一種金屬鍵接的半導體封裝，其中，所述粘合劑從所述晶片安裝區域上溢出到靠近所述晶片安裝區域的所述基座與所述引腳間凹槽的底部角落。
  11. 一種金屬鍵接的半導體封裝，包括：一引線框架，所述引線框架包括一晶片基座及一引腳，所述晶片基座上設有至少一個基座凹槽，所述基座凹槽將所述晶片基座區分為多個晶片安裝區域，所述基座凹槽底部斷開將所述晶片基座上的所述多個晶片安裝區域分割為互不連接的晶片安裝區域，所述引腳設置在所述晶片基座的附近，且所述引腳與所述晶片基座之間設有一基座與引腳間凹槽，所述基座與引腳間凹槽底部斷開將所述基座及所述引腳分割為互不連接的晶片基座及引腳，凹槽底部斷開寬度小於凹槽寬度；多個晶片，所述晶片通過一粘合劑設置在其對應的 晶片安裝區域上；多個金屬連接用於所述晶片之間的連接及所述晶片與所述引腳之間的連接，所述金屬連接包括一金屬片，所述金屬片一端設置在所述晶片基座與所述引腳間凹槽內；一塑封體，用以塑封所述晶片基座、所述引腳、所述晶片及所述金屬連接。
  12. 如申請專利範圍第11項所述的一種金屬鍵接的半導體封裝，其中，所述粘合劑從所述晶片基座區上溢出到靠近所述晶片基座區之所述基座與引腳間凹槽的底部角落。
  13. 如申請專利範圍第11項所述的一種金屬鍵接的半導體封裝，其中，所述的金屬片一端設置在所述基座與引腳間凹槽內靠近所述引腳的位置，用於所述晶片的頂部電極與所述引腳的連接。
  14. 如申請專利範圍第11項所述的一種金屬鍵接的半導體封裝，其中，所述多個金屬連接還包括一另一個金屬片，該另一個金屬片的一端電連接所述晶片的頂部電極，該另一金屬片的另一端設置在所述基座凹槽內靠近安裝有另一個晶片的所述晶片安裝區域的位置。
  15. 一種金屬鍵接的半導體封裝方法，包括以下步驟：步驟1：提供一引線框架，所述引線框架包括一晶片基座及一引腳，在所述晶片基座上表面設置至少一個基座凹槽，所述基座凹槽將整個晶片基座區分為多個晶片 安裝區域，所述引腳設置在所述晶片基座的附近；步驟2：提供多個晶片，通過一粘合物將所述多個晶片安裝在對應的晶片基座的各個晶片安裝區域，所述晶片包括多個頂部電極；步驟3：提供至少一個金屬連接，用於連接所述晶片的所述多個頂部電極；步驟4：提供一塑封體，塑封所述晶片基座、所述引腳、所述晶片及所述金屬連接；步驟5：將所述基座凹槽底部斷開，從而將相互連接的晶片安裝區域分割為互不連接的各個晶片安裝區域，所述凹槽底部斷開寬度小於所述凹槽寬度。
  16. 如申請專利範圍第15項所述的一種金屬鍵接的半導體封裝方法，其中，在步驟2中，通過一第一粘合物安裝一第一晶片在一第一晶片安裝區域上，所述第一粘合物從所述第一晶片安裝區域上溢出到靠近所述第一晶片安裝區域的所述基座凹槽的底部角落，通過一第二粘合物安裝一第二晶片在一第二晶片安裝區域上，所述第二晶片包括一底部電極與所述第二晶片安裝區域電學連接，所述第二粘合物從所述第二晶片安裝區域上溢出到靠近所述第二晶片安裝區域的所述基座凹槽的底部角落。
  17. 如申請專利範圍第16項所述的一種金屬鍵接的半導體封裝方法，其中，在步驟3中，所述提供至少一個金屬連接包括提供一第一金屬片，其一端連接所述第一晶片的一個頂部電極，其另一端設置在所述基座凹槽內靠 近所述第二晶片安裝區的位置，與所述第二晶片的底部電極電學連接。
  18. 如申請專利範圍第17項所述的一種金屬鍵接的半導體封裝方法，其中，在步驟1中，所述引腳與所述晶片基座之間設有一基座與引腳間凹槽。
  19. 如申請專利範圍第18項所述的一種金屬鍵接的半導體封裝方法，其中，在步驟5中，還包括從所述塑封體底部將所述基座與引腳間凹槽的底部斷開，以分割所述晶片基座及所述引腳。
  20. 如申請專利範圍第18項所述的一種金屬鍵接的半導體封裝方法，其中，在步驟3中，提供一第二金屬片一端連接所述第二晶片的一個頂部電極，其另一端設置在所述基座與引腳間凹槽內靠近所述引腳的位置與所述引腳電學連接。
  21. 一種金屬鍵接的半導體封裝方法，包括以下步驟：步驟1：提供一引線框架，所述引線框架包括一晶片基座及一引腳，所述引腳設置在所述晶片基座的附近，所述引腳與所述晶片基座連接在一起，且所述引腳與所述晶片基座之間設有一基座與引腳間凹槽，所述晶片基座上設有一晶片安裝區域；步驟2：提供至少一晶片，通過一粘合劑將所述晶片設置在所述晶片安裝區域上，所述晶片包括數個頂部電極；步驟3：提供一金屬連接以連接所述晶片的所述數個 頂部電極與所述引腳；步驟4：提供一塑封體，用以塑封所述晶片基座、所述引腳、所述晶片及所述金屬連接；步驟5：從所述塑封體底部將所述基座與引腳間凹槽的底部斷開，以分割所述晶片基座及所述引腳。
  22. 如申請專利範圍第21項所述的一種金屬鍵接的半導體封裝方法，其中，在步驟2中，通過所述粘合物安裝所述晶片在所述晶片基座上，所述粘合物從基座上溢出到靠近所述晶片基座的所述基座與引腳間凹槽的底部角落。
  23. 如申請專利範圍第21項所述的一種金屬鍵接的半導體封裝方法，其中，在步驟3中，所述提供金屬連接包括提供一第一金屬片一端連接所述第一晶片的一個頂部電極，其另一端設置在所述基座與引腳間凹槽內靠近所述引腳的位置，與所述引腳電學連接。
  24. 如申請專利範圍第23項所述的一種金屬鍵接的半導體封裝方法，其中，在步驟1中，所述晶片基座上設有至少一個基座凹槽，所述基座凹槽將所述晶片基座區分為多個晶片安裝區域。
  25. 如申請專利範圍第24項所述的一種金屬鍵接的半導體封裝方法，其中，在步驟5中，還包括從所述塑封體底部將所述基座與引腳間凹槽的底部斷開，以分割所述晶片基座及所述引腳。
  26. 一種金屬鍵接的半導體封裝方法，包括以下步驟：步驟1：提供一引線框架，所述引線框架包括一晶片基座及一引腳，所述晶片基座上設有至少一個基座凹槽，所述基座凹槽將所述晶片基座區分為多個晶片安裝區域，所述引腳設置在所述晶片基座的周圍，所述引腳與所述晶片基座連接在一起，且所述引腳與所述晶片基座之間設有一基座與引腳間凹槽，所述基座與引腳間凹槽用以區分所述引腳與所述晶片基座；步驟2：提供至少一個晶片，所述晶片通過一粘合劑設置在其對應的晶片安裝區域上，所述晶片包括一底部電極及多個頂部電極；步驟3：提供多個金屬片，所述金屬片一端與所述晶片頂部電極連接，其另一端設置在所述基座凹槽內，用於所述晶片之間的連接，所述金屬片一端與所述晶片頂部電極連接，其另一端設置在所述基座與引腳間凹槽內，用於所述晶片與所述引腳之間的連接；步驟4：提供一引線，所述引線連接所述晶片的頂部電極及所述引腳；步驟5：一塑封體，用以塑封所述晶片基座、所述引腳、所述多個晶片及所述金屬片；步驟6：從所述塑封體底部將所述基座凹槽的底部切斷，以將所述晶片基座分割為互不連接的晶片安裝區域，從所述塑封體底部將所述基座與引腳間凹槽的底部切斷，以分割所述晶片基座及所述引腳。
TW099130194A 2010-09-07 2010-09-07 金屬鍵接的半導體封裝及其方法 TWI459528B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW099130194A TWI459528B (zh) 2010-09-07 2010-09-07 金屬鍵接的半導體封裝及其方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099130194A TWI459528B (zh) 2010-09-07 2010-09-07 金屬鍵接的半導體封裝及其方法

Publications (2)

Publication Number Publication Date
TW201212193A TW201212193A (en) 2012-03-16
TWI459528B true TWI459528B (zh) 2014-11-01

Family

ID=46764525

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099130194A TWI459528B (zh) 2010-09-07 2010-09-07 金屬鍵接的半導體封裝及其方法

Country Status (1)

Country Link
TW (1) TWI459528B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI497670B (zh) * 2012-12-21 2015-08-21 Alpha & Omega Semiconductor 基於鋁合金引線框架的半導體元件及製備方法
TWI689020B (zh) * 2014-12-17 2020-03-21 美商阿爾發金屬化工公司 用於晶粒及夾扣附著之方法
US9870985B1 (en) * 2016-07-11 2018-01-16 Amkor Technology, Inc. Semiconductor package with clip alignment notch
CN216054684U (zh) * 2019-03-25 2022-03-15 新电元工业株式会社 半导体装置、引线框及电源装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060035414A1 (en) * 2004-08-11 2006-02-16 Park Hyungjun Process and lead frame for making leadless semiconductor packages
US20060151889A1 (en) * 2005-01-07 2006-07-13 Ryouichi Kajiwara Semiconductor apparatus and manufacturing method
US20070052070A1 (en) * 2005-09-06 2007-03-08 Shafidul Islam Die pad for semiconductor packages and methods of making and using same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060035414A1 (en) * 2004-08-11 2006-02-16 Park Hyungjun Process and lead frame for making leadless semiconductor packages
US20060151889A1 (en) * 2005-01-07 2006-07-13 Ryouichi Kajiwara Semiconductor apparatus and manufacturing method
US20070052070A1 (en) * 2005-09-06 2007-03-08 Shafidul Islam Die pad for semiconductor packages and methods of making and using same

Also Published As

Publication number Publication date
TW201212193A (en) 2012-03-16

Similar Documents

Publication Publication Date Title
TWI421998B (zh) Semiconductor device, lead frame and semiconductor device manufacturing method
TWI502665B (zh) Semiconductor device and manufacturing method thereof
KR101587561B1 (ko) 리드프레임 어레이를 구비하는 집적회로 패키지 시스템
US9287202B2 (en) Resin-encapsulated semiconductor device and its manufacturing method
US8163601B2 (en) Chip-exposed semiconductor device and its packaging method
US8722468B2 (en) Semiconductor encapsulation method
JP5479247B2 (ja) 半導体装置の製造方法
US20140242755A1 (en) Making an integtated circuit module with dual leadframes
TWI395316B (zh) 多晶片模組封裝件
JP2012015202A (ja) 半導体装置およびその製造方法
TWI459528B (zh) 金屬鍵接的半導體封裝及其方法
US20160379917A1 (en) Power semiconductor package device having locking mechanism, and preparation method thereof
JP3660854B2 (ja) 半導体装置の製造方法
US10964627B2 (en) Integrated electronic device having a dissipative package, in particular dual side cooling package
CN113496977A (zh) 共源共栅半导体装置和制造方法
TWI382503B (zh) 四方扁平無引腳封裝
JP2008235859A (ja) 半導体装置とその製造方法
TW200409315A (en) Semiconductor package with stilts for supporting dice
TW202120292A (zh) 樹脂成形後的引線框的製造方法、樹脂成形品的製造方法及引線框
TW201403762A (zh) 底部源極的功率裝置及製備方法
US8878070B2 (en) Wiring board and method of manufacturing a semiconductor device
TWI466199B (zh) 具有晶圓尺寸貼片的封裝方法
TWI353664B (en) Back-to-back stacked multi-chip package and method
TW201521158A (zh) 超薄半導體器件及製備方法
JP2005175512A (ja) 半導体装置