JP5264797B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5264797B2
JP5264797B2 JP2010026664A JP2010026664A JP5264797B2 JP 5264797 B2 JP5264797 B2 JP 5264797B2 JP 2010026664 A JP2010026664 A JP 2010026664A JP 2010026664 A JP2010026664 A JP 2010026664A JP 5264797 B2 JP5264797 B2 JP 5264797B2
Authority
JP
Japan
Prior art keywords
resin package
thick
semiconductor device
conductors
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2010026664A
Other languages
English (en)
Other versions
JP2010103577A (ja
Inventor
雅秀 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2010026664A priority Critical patent/JP5264797B2/ja
Publication of JP2010103577A publication Critical patent/JP2010103577A/ja
Application granted granted Critical
Publication of JP5264797B2 publication Critical patent/JP5264797B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本願発明は、樹脂パッケージ型の半導体装置に関する。
従来の半導体装置の具体例としては、本願出願人が提案したものとして、特開平11−345917号公報に記載のものがあり、その構成を本願の図10に示す。同図に示す半導体装置Bは、半導体チップ90と、一対の導体91A,91Bと、これらを封止する樹脂パッケージ92とを具備して構成されている。導体91Aは、半導体チップ90を支持しており、この導体91Aと半導体チップ90の下面の電極(図示略)とは導通している。半導体チップ90の上面の電極(図示略)と導体91Bとは、ワイヤWを介して導通している。これら一対の導体91A,91Bは、たとえば一定の厚みを有する金属板からなり、その一部分に折り曲げ加工が施されていることにより、樹脂パッケージ92の内方から底面92eに向けて延びる一対の立ち下がり部93と、それらの先端に繋がった一対の水平部94とを有している。各水平部94は、樹脂パッケージ92の外部に露出しており、かつこの樹脂パッケージ92の底面92eに重なっている。
この半導体装置Bは、リードフレームと称される製造用フレーム、すなわち金属プレートに打ち抜き加工などを施すことによって一対の導体91A,91Bの原型となる複数のリード部が形成されているフレームを利用して製造することができる。この半導体装置Bにおいては、一対の導体91A,91Bの各水平部94が面実装用の端子部であり、この半導体装置Bは、ハンダリフローの手法を用いて所望の個所に面実装することができる。一対の導体91A,91Bは、樹脂パッケージ92の外部に大きな寸法で突出していないために、半導体装置Bの全体のサイズを小さくし、その実装密度を高めるのにも好適となる。リードフレームを用いて製造される従来の伝統的な半導体装置は、たとえば図11に示すように、一対の導体91C,91Dの一部が樹脂パッケージ95の外部に大きく突出しており、この突出部分の先端部96が面実装用の端子部とされている。このような構成を有する半導体装置と比較すると、図10に示した半導体装置Bはその全体の幅を小さくすることができ、実装密度を高めるのに有利となる。
上記従来の半導体装置Bにおいては、導体91A,91Bの一部を樹脂パッケージ92の外部に露出させる手段として、これらの導体91A,91Bに折り曲げ加工を施している。したがって、上記従来の半導体装置Bを製造用フレームを利用して製造する場合には、この製造用フレームの各リード部に折り曲げ加工を施す必要がある。しかしながら、製造用フレームは、多数の半導体装置を能率良く一括して製造することができるように、多数のリード部を有しているのが一般的であり、それら多数のリード部に対して上記したような折り曲げ加工を一括して施すことは難しく、その作業が煩雑となっていた。
また、従来においては、導体91A,91Bに立ち下がり部93を形成する必要があるために、これら導体91A,91Bの高さは、立ち下がり部93の高さSの分だけ嵩張ったものとなる。したがって、半導体装置全体の厚みも、それに伴って大きくなっていた。
特開平11−345917号公報
本願発明は、このような事情のもとで考え出されたものであって、製造が容易であるとともに、全体の薄型化を図ることができる面実装可能な半導体装置を提供することをその課題としている。
上記の課題を解決するため、本願発明では、次の技術的手段を講じている。
本願発明によって提供される半導体装置は、下面電極と2つの上面電極とを有する半導体チップと、上記半導体チップがその下面電極を接するように上面に搭載され、かつ上記下面電極と電気的に直接接続された1つの第1導体と、上記半導体チップの上記2つの上面電極にワイヤを介して電気的に接続された2つの第2導体と、上記半導体チップ、上記第1導体および上記第2導体を、長手方向一方側に上記第1導体および上記半導体チップが位置し、長手方向他方側に上記2つの第2導体が短手方向に並んで位置するようにして封止する平面視長矩形状の樹脂パッケージとを含み、上記第1導体は、上記樹脂パッケージの短手方向に離間した、相対的に厚みが厚く、上記樹脂パッケージの底面から露出する2つの第1厚肉部と、相対的に厚みが薄く、上面が上記厚肉部の上面と連続する第1薄肉部と、を有するとともに、上記第1薄肉部は、上記2つの第1厚肉部をつなぐ連結部と、上記2つの第1厚肉部からそれらの樹脂パッケージの短手方向の幅と同幅で延出し、端面が上記樹脂パッケージの長手方向一方側の側面にそれぞれ露出する2つの第1延出部と、端面が上記樹脂パッケージの短手方向の一方側および他方側にそれぞれ露出する2つの第2延出部と、を含んでおり、上記2つの第2導体は、それぞれ、相対的に厚みが厚く、上記樹脂パッケージの底面から露出し、互いに上記樹脂パッケージの短手方向に離間して位置する第2厚肉部と、相対的に厚みが薄く、上面が上記第2厚肉部の上面と連続する第2薄肉部と、を有するとともに、上記第2薄肉部は、上記各第2厚肉部からそれらの樹脂パッケージの短手方向の幅と同幅で延出し、端面が上記樹脂パッケージの長手方向他方側の側面にそれぞれ露出する第3延出部と、上記各第2厚肉部から上記樹脂パッケージの短手方向に他方の上記第2厚肉部に向かってそれぞれ延出する第4延出部と、を含んでおり、かつ、上記第2延出部の幅は、上記第1延出部の幅より狭幅であるとともに、平面視において、上記2つの第1厚肉部が占める面積は、上記半導体チップが占める面積より大であることを特徴とする。
好ましい実施形態では、上記ワイヤは上記第2厚肉部に接続されている。
好ましい実施形態では、上記樹脂パッケージの側面から露出する上記各端面は、上記樹脂パッケージの底面から間隔を隔てた高さに位置する。
好ましい実施形態では、上記樹脂パッケージの側面から露出する上記各端面は、上記樹脂パッケージの側面と同面とされている。
本願発明のその他の特徴および利点については、以下に行う発明の実施の形態の説明から、より明らかになるであろう。
本願発明に係る半導体装置の一例を示す断面図である。 図1に示す半導体装置の樹脂パッケージを透視した状態の平面図である。 図1および図2に示す半導体装置の導体の厚肉部を示す平面説明図である。 図1および図2に示す半導体装置の底面図である。 本願発明に係る半導体装置を製造するための製造用フレームの一例を示す要部平面図である。 図5に示す半導体装置製造用フレームの厚肉部と薄肉部とを示す要部説明図である。 半導体装置の製造過程を示す要部平面図である。 図1ないし図4に示す半導体装置との対比例を示す要部断面図である。 本願発明に係る半導体装置の他の例を示す断面図である。 従来技術の一例を示す断面図である。 従来技術の他の例を示す断面図である。
以下、本願発明の好ましい実施の形態について、図面を参照しつつ具体的に説明する。
図1〜図4は、本願発明に係る半導体装置の一例を示している。図1および図2によく表われているように、本実施形態の半導体装置Aは、半導体チップ1、3つの導体2A〜2C、および樹脂パッケージ3を具備して構成されている。
半導体チップ1は、その上下面のそれぞれに電極を有するものであり、これら複数の電極に電圧印加がなされると所望の機能を発揮するものである。本願発明でいう半導体チップとしては、種々のものを用いることが可能であり、その具体的な機能や内部の回路構成などは一切限定されるものではない。樹脂パッケージ3は、たとえばエポキシ樹脂からなり、半導体チップ1、これに接続された2本のワイヤW、および導体2A〜2Cを一纏めにして覆う直方体状である。
導体2A〜2Cのそれぞれは、銅板などの金属板からなり、これらは後述するように、所定形状の半導体装置製造用フレームを加工することにより形成される。導体2Aは、その上面に半導体チップ1を搭載しており、半導体チップ1の下面の電極(図示略)と導通している。導体2B,2Cは、半導体チップ1の上面の2つの電極10とワイヤWを介して導通接続されている。これらの導体2A〜2Cは、いずれも樹脂パッケージ3内の底面3e寄りに配置されている。これらの導体2A〜2Cは、その上面が面一状の平面とされているのに対し、それらの下面には段差が形成されるように、その厚みは不均一とされている。
より具体的には、導体2Aは、図2によく表われているように、半導体チップ1の搭載領域の周辺部から樹脂パッケージ3の側面3a〜3cに向けて延びた複数の端部20a〜20cを有している。これらの端部20a〜20cの端面20a'〜20c'は、側面3a〜3cとそれぞれ略同面である。導体2Aのうち、端部20a〜20cを除く箇所の一部は、矩形状を有する2つの厚肉部21Aとして形成されている。導体2Aの他の部分は、各厚肉部21Aよりも厚みが小さい薄肉部とされている。導体2B,2Cのそれぞれは、ワイヤWの一端がボンディングされる部分の周辺部から樹脂パッケージ3の側面3dに向けて延びた端部20dを有しており、この端部20dの端面20d'は、側面3dと略同面である。導体2B,2Cのそれぞれのうち、端部20dを除く箇所の一部は、矩形状を有する厚肉部21B,21Cとして形成されている。導体2B,2Cの他の部分は、厚肉部21B,21Cよりも厚みが小さい薄肉部とされている。図3のクロスハッチングで示す部分が、厚肉部21A〜21Cに相当する部分である。
厚肉部21A〜21Cのそれぞれは、図1によく表われているように、導体2A〜2Cの他の部分(薄肉部)よりも適当な寸法Saだけ下方に突出した凸部22を有している。各凸部22の底面22aは、本願発明でいう面実装用の端子部の一例に相当する部分であり、樹脂パッケージ3の底面3eと面一または略面一とされ、かつ樹脂パッケージ3の外部に露出している(図4も参照)。各凸部22の全周囲は樹脂パッケージ3の樹脂によって囲まれており、各凸部22の複数の起立状の側面22bは、いずれも樹脂パッケージ3の樹脂と密着している。導体2A〜2Cの端部20a〜20dは、いずれも薄肉部とされていることにより、それらの端面20a'〜20d'の下端は樹脂パッケージ3の底面3eから適当な高さHだけ上方に位置している。
次に、半導体装置Aの製造に用いられる半導体装置製造用フレーム、およびこれを用いた半導体装置Aの製造方法の具体例について説明する。
図5は、半導体装置製造用フレームの一例を示している。図示されたフレーム4は、一定の厚みを有する長尺帯状または矩形状などの銅板を所定形状に打ち抜きプレスするとともに、その銅板にエッチング処理を施すことにより、所定部分を薄肉にし、各部に薄肉部と厚肉部とを形成して製造されたものである。
より具体的には、このフレーム4には、同図の左右横方向に一連に繋がった所定形状の孔部40,41のそれぞれが1列または複数列に設けられていることにより、細幅状の複数対のリード部2B',2C'と、半導体チップを搭載可能な複数の幅広状のリード部2A'とが縦横の複数列に並ぶようにして形成されている。各リード部2B',2C'は、半導体装置Aの導体2B,2Cの原型となる部分であるのに対し、各リード部2A'は、導体2Aの原型となる部分であり、これら各リード部2B',2C'と各リード部2A'とはフレーム4の縦方向に交互に並んでいる。孔部40によってかたち取られた最上列のリード部2B',2C'は、孔部40の上縁部40aに繋がっているのに対し、孔部41によってかたち取られた他の列のリード部2B',2C'は、リード部2A'に繋がって形成されている。複数列のリード部2A'のうち、最下列に位置するリード部2A'(2A") については、リード部2B',2C'を繋げて形成する必要はない。したがって、最下列のリード部2A'(2A") については、フレーム4に2種類の矩形状の孔部42a,42bを設けることによってその外形がかたち取られている。
このフレーム4の裏面には、このフレーム4の所定箇所を薄肉にするためのエッチング処理が施されており、このフレーム4にはエッチングがなされていない厚肉部と、エッチングがなされた薄肉部とが設けられている。図6のクロスハッチングで示す部分が厚肉部であり、リード部2A'〜2C'には、厚肉部21A〜21Cが形成されている。各厚肉部の厚みは、フレーム4の元の厚みのままである。フレーム4のエッチング方法としては、フレーム4の所定箇所をレジストで覆ってから、フレーム4をエッチング液に浸漬させる一般的な方法を用いることができる。
半導体装置Aを製造するには、まず図7に示すように、複数の半導体チップ1をフレーム4の各リード部2A'上に搭載し、各半導体チップ1の電極とリード部2B',2C'とをワイヤWを用いて接続する。次いで、各半導体チップ1や各ワイヤWを覆うようにフレーム4の全体または略全体を、たとえばエポキシ樹脂(図示略)を用いて樹脂封止する。この樹脂封止作業は、金型を用いたトランスファモールド成形法により、あるいは所望の樹脂をフレーム4上に印刷することにより行うことができる。ただし、この樹脂封止に際しては、フレーム4の裏面のうち、半導体チップ1の導体2A〜2Cの各端子部に相当する箇所(各凸部22の底面22aに相当する箇所)が、樹脂によって覆われないようにする。樹脂封止作業が終了した後には、封止樹脂およびフレーム4を図7の仮想線Na,Nbで示す箇所で切断する。これにより、図1〜図4に示した半導体装置Aが一括して複数得られることとなる。フレーム4の各切断面が、導体2A〜2Cの端面20a'〜20d'となる。
以上の製造方法から理解されるように、本実施形態の半導体装置Aの製造に際しては、フレーム4の複数のリード部2A'〜2C'のそれぞれに曲げ加工を施す必要はない。フレーム4には、所定の箇所を薄肉にするためのエッチング処理を施す必要はあるものの、この処理はフレーム4の各所に対して一括して行うことができる。したがって、半導体装置製造用フレームの複数箇所に曲げ加工を施すことにより製造されていた従来の半導体装置と比較すると、本実施形態の半導体装置Aの製造は容易となり、その製造コストを廉価にすることができる。
次に、半導体装置Aの使用例ならびに作用について説明する。
図1に示したように、この半導体装置Aは、導体2A〜2Cの各凸部22の底面22aを利用して所望の基板5に面実装可能である。より具体的には、この半導体装置Aは、ハンダリフローの手法を採用することにより、導体2A〜2Cの各底面22aをハンダ60を介して基板5の各導体パッド50に電気的および機械的に接続することができる。各底面22aは、樹脂パッケージ3の底面3eと面一または略面一であるために、樹脂パッケージ3の底面3eが基板5の表面から大きく浮き上がらないようにして、半導体装置Aを安定した姿勢で基板5に実装することができる。
半導体装置Aを基板5に実装する場合、ハンダ60の一部が各凸部22と各導体パッド50との間からはみ出す場合がある。これに対し、この半導体装置Aにおいては、導体2A〜2Cの端面20a'〜20d'の下端が樹脂パッケージ3の底面3eよりも適当な高さHだけ上方に位置しているために、上記のようにはみ出したハンダ60が端面20a'〜20d'に付着する虞れを少なくすることができる。たとえば、図8に示すように、導体2Aの凸部22が樹脂パッケージ3の側面3aまで延びていることにより、導体2Aの端面20a'の下端が樹脂パッケージ3の底面3eと同一高さにあると、ハンダ60の一部が端面20a'に付着する虞れが大きい。端面20a'にハンダ60が付着したのでは、半導体装置を他の半導体装置に接近させて基板5に面実装する場合に、ハンダ60の一部分が他の半導体装置に接触する虞れがあり、半導体装置の実装密度を高めるのに好ましくない場合がある。ところが、本実施形態の半導体装置Aによれば、端面20a'〜20d'にハンダ60が付着する虞れを少なくすることができるため、そのような不具合を解消することができる。
この半導体装置Aにおいては、導体2A〜2Cの端部20a〜20dが薄肉部とされていることによって、端面20a'〜20d'のそれぞれが樹脂パッケージ3の底面3eよりも上方に配置されている。したがって、端面20a'〜20d'のそれぞれを樹脂パッケージ3の底面3eよりも上方に離隔させる手段として、導体2A〜2Cを傾斜させたり、あるいはそれらに折り曲げ加工を施すような必要もない。また、端部20a〜20dが薄肉部とされている分だけ、端面20a'〜20d'の面積は小さくなるため、これら端面20a'〜20d'にハンダ60がより付着し難くなる。
導体2A〜2Cのうち、各凸部22以外の箇所は薄肉部とされており、この薄肉部の各部の下方には樹脂パッケージ3の樹脂が存在している。したがって、導体2A〜2Cを樹脂パッケージ3内に確実かつ適切に固定させることができ、導体2A〜2Cと樹脂パッケージ3との相対移動に起因するワイヤWの断線などを適切に防止することができる。とくに、各凸部22の複数の側面22bの全周囲が樹脂パッケージ3の樹脂によって囲まれているために、導体2A〜2Cの固定がより確実なものとなる。また、この半導体装置Aにおいては、導体2A〜2Cに折り曲げ加工を施しておらず、各凸部22の底面22aを面実装用の端子部としているために、導体に折り曲げ加工を施すことによって面実装用の端子部を形成していた従来のものと比較すると、導体2A〜2Cに折り曲げ加工を施していない分だけ、導体2A〜2Cの全体の高さを小さくすることができる。したがって、半導体装置Aの薄型化をも図ることができる。
本願発明は、上述の実施形態に限定されない。
上述の実施形態においては、導体2A〜2Cのそれぞれに厚肉部と薄肉部とを形成し、これらの導体を2種類の厚みを有するものとしているが、本願発明はこれに限定されない。本願発明においては、たとえば厚肉部や薄肉部に加えて、これら厚肉部と薄肉部との中間の厚みを有する部分がさらに設けられていてもかまわない。要は、導体の厚みが不均一とされていることにより、樹脂パッケージの底面方向に突出する凸部が導体の一部に形成されていればよい。
本願発明においては、たとえば図9に示すように、半導体チップ1の裏面に電極が形成されていない場合には、半導体チップ1が搭載された導体2Dの一部を樹脂パッケージ3の底面3eから露出させる必要はなく、半導体チップ1の上面の複数の電極とワイヤWを介して電気的に接続されている導体2E,2Fのそれぞれの一部を凸部22として、その一部を樹脂パッケージ3の底面3eから露出させればよい。このように、本願発明においては、半導体チップの電極に導通していない導体が樹脂パッケージ内に設けられていてもかまわず、このような導体については凸部22を形成する必要はない。本願発明に係る半導体装置の導体の数は、半導体チップの電極の数に対応して種々に増減変更されるものであり、その具体的な数値は限定されない。
その他、本願発明に係る半導体装置および半導体装置製造用フレームの各部の具体的な構成は種々に設計変更自在である。樹脂パッケージやフレームの具体的な材質などもとくに限定されるものではない。
A 半導体装置
1 半導体チップ
2(2A〜2C) 導体
3 樹脂パッケージ
3a〜3d 側面(樹脂パッケージの)
3e 底面(樹脂パッケージの)
20a〜20d 端部
20a'〜20d' 端面
22 凸部
22a 底面(凸部の)

Claims (4)

  1. 下面電極と2つの上面電極とを有する半導体チップと、
    上記半導体チップがその下面電極を接するように上面に搭載され、かつ上記下面電極と電気的に直接接続された1つの第1導体と、
    上記半導体チップの上記2つの上面電極にワイヤを介して電気的に接続された2つの第2導体と、
    上記半導体チップ、上記第1導体および上記第2導体を、長手方向一方側に上記第1導体および上記半導体チップが位置し、長手方向他方側に上記2つの第2導体が短手方向に並んで位置するようにして封止する平面視長矩形状の樹脂パッケージとを含み、
    上記第1導体は、上記樹脂パッケージの短手方向に離間した、相対的に厚みが厚く、上記樹脂パッケージの底面から露出する2つの第1厚肉部と、相対的に厚みが薄く、上面が上記厚肉部の上面と連続する第1薄肉部と、を有するとともに、上記第1薄肉部は、上記2つの第1厚肉部をつなぐ連結部と、上記2つの第1厚肉部からそれらの樹脂パッケージの短手方向の幅と同幅で延出し、端面が上記樹脂パッケージの長手方向一方側の側面にそれぞれ露出する2つの第1延出部と、端面が上記樹脂パッケージの短手方向の一方側および他方側にそれぞれ露出する2つの第2延出部と、を含んでおり、
    上記2つの第2導体は、それぞれ、相対的に厚みが厚く、上記樹脂パッケージの底面から露出し、互いに上記樹脂パッケージの短手方向に離間して位置する第2厚肉部と、相対的に厚みが薄く、上面が上記第2厚肉部の上面と連続する第2薄肉部と、を有するとともに、上記第2薄肉部は、上記各第2厚肉部からそれらの樹脂パッケージの短手方向の幅と同幅で延出し、端面が上記樹脂パッケージの長手方向他方側の側面にそれぞれ露出する第3延出部と、上記各第2厚肉部から上記樹脂パッケージの短手方向に他方の上記第2厚肉部に向かってそれぞれ延出する第4延出部と、を含んでおり、かつ、
    上記第2延出部の幅は、上記第1延出部の幅より狭幅であるとともに、平面視において、上記2つの第1厚肉部が占める面積は、上記半導体チップが占める面積より大であることを特徴とする、半導体装置。
  2. 記ワイヤは上記第2厚肉部に接続されている、請求項1に記載の半導体装置。
  3. 上記樹脂パッケージの側面から露出する上記各端面は、上記樹脂パッケージの底面から間隔を隔てた高さに位置する、請求項1または2に記載の半導体装置。
  4. 上記樹脂パッケージの側面から露出する上記各端面は、上記樹脂パッケージの側面と同面とされている、請求項1ないしのいずれか1項に記載の半導体装置。
JP2010026664A 2010-02-09 2010-02-09 半導体装置 Expired - Lifetime JP5264797B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010026664A JP5264797B2 (ja) 2010-02-09 2010-02-09 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010026664A JP5264797B2 (ja) 2010-02-09 2010-02-09 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2000141831A Division JP2001326295A (ja) 2000-05-15 2000-05-15 半導体装置および半導体装置製造用フレーム

Publications (2)

Publication Number Publication Date
JP2010103577A JP2010103577A (ja) 2010-05-06
JP5264797B2 true JP5264797B2 (ja) 2013-08-14

Family

ID=42293847

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010026664A Expired - Lifetime JP5264797B2 (ja) 2010-02-09 2010-02-09 半導体装置

Country Status (1)

Country Link
JP (1) JP5264797B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6352009B2 (ja) * 2013-04-16 2018-07-04 ローム株式会社 半導体装置
JP6718754B2 (ja) * 2016-06-16 2020-07-08 ローム株式会社 半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59227143A (ja) * 1983-06-07 1984-12-20 Dainippon Printing Co Ltd 集積回路パツケ−ジ
JP3209696B2 (ja) * 1996-03-07 2001-09-17 松下電器産業株式会社 電子部品の製造方法
JP3877401B2 (ja) * 1997-03-10 2007-02-07 三洋電機株式会社 半導体装置の製造方法
JPH10335566A (ja) * 1997-04-02 1998-12-18 Dainippon Printing Co Ltd 樹脂封止型半導体装置とそれに用いられる回路部材、および樹脂封止型半導体装置の製造方法
JP3947292B2 (ja) * 1998-02-10 2007-07-18 大日本印刷株式会社 樹脂封止型半導体装置の製造方法
JPH1174404A (ja) * 1997-08-28 1999-03-16 Nec Corp ボールグリッドアレイ型半導体装置
JP2000091488A (ja) * 1998-09-08 2000-03-31 Dainippon Printing Co Ltd 樹脂封止型半導体装置とそれに用いられる回路部材

Also Published As

Publication number Publication date
JP2010103577A (ja) 2010-05-06

Similar Documents

Publication Publication Date Title
JP2001326295A (ja) 半導体装置および半導体装置製造用フレーム
JP3475306B2 (ja) 樹脂封止型半導体装置の製造方法
CN102714201B (zh) 半导体封装和方法
JP4731021B2 (ja) 半導体装置の製造方法および半導体装置
US9779966B2 (en) Lead frame and semiconductor device
US10886203B2 (en) Packaging structure with recessed outer and inner lead surfaces
KR20050016130A (ko) 반도체 장치 및 그 제조 방법
JP4002476B2 (ja) 半導体装置
JP6357371B2 (ja) リードフレーム、半導体装置及びリードフレームの製造方法
KR20090005599A (ko) 리드 프레임 및 이를 구비한 반도체 패키지
JP4159348B2 (ja) 回路装置の製造方法
JP2006013001A (ja) 面実装型電子部品及びその製造方法
TW201836105A (zh) 導線架
US8680657B2 (en) Lead frame, semiconductor apparatus using this lead frame, intermediate product thereof and manufacturing method thereof
JP5264797B2 (ja) 半導体装置
JP5498604B1 (ja) 固体撮像素子用中空パッケージ
JP2000150702A (ja) 半導体装置の製造方法
JP5178648B2 (ja) パッケージの製造方法、及び半導体装置
JP2008270301A (ja) 半導体装置
JP2008227410A (ja) 半導体装置およびその製造方法
JP3467410B2 (ja) リードフレームの製造方法
JP3766312B2 (ja) 半導体装置及びその製造方法
CN215988742U (zh) 引线框架及半导体器件
JP4458502B2 (ja) 面実装型半導体装置
CN211507621U (zh) 功率半导体组件

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100209

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120821

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120828

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121025

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121120

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130220

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130430

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130430

R150 Certificate of patent or registration of utility model

Ref document number: 5264797

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term