CN211507621U - 功率半导体组件 - Google Patents

Abstract

一种功率半导体组件，包括导电片、金氧半导体芯片、封装层、至少一第一导电插塞与汲极接触垫。其中，导电片具有芯片放置区与周围区，周围区是连接芯片放置区。金氧半导体芯片是放置于芯片放置区。此金氧半导体芯片包括闸极区、源极区与汲极区，闸极区与源极区是位于金氧半导体芯片的上表面，汲极区是位于金氧半导体芯片的下表面且连接芯片放置区。封装层是包覆金氧半导体芯片与导电片。第一导电插塞是贯穿封装层且连接周围区。汲极接触垫是设置于封装层的上表面且连接第一导电插塞。

Description

功率半导体组件

技术领域

本实用新型是关于一种功率半导体组件，尤其是关于一种功率半导体组件的封装结构。

背景技术

随着可携式电子装置的形状与尺寸日趋缩小，电子组件，如金氧半导体组件，也朝向体积小、高性能的方向发展。受限于半导体材料本身的特性与半导体制程的先天限制，缩小芯片尺寸的成本越来越高。也因此，如何缩减封装结构尺寸，已经成为半导体产业的一发展方向。

实用新型内容

本实用新型提供一种功率半导体组件。此功率半导体组件可缩减封装结构尺寸。

本实用新型提供一种功率半导体组件。此功率半导体组件包括导电片、金氧半导体芯片、封装层、至少一第一导电插塞与汲极接触垫。其中，导电片具有芯片放置区与周围区，周围区连接芯片放置区。金氧半导体芯片放置于芯片放置区。此金氧半导体芯片包括闸极区、源极区与汲极区，闸极区与源极区位于金氧半导体芯片的上表面，汲极区位于金氧半导体芯片的下表面且连接芯片放置区。封装层包覆金氧半导体芯片与导电片。第一导电插塞贯穿封装层且连接周围区。汲极接触垫设置于封装层的上表面且连接第一导电插塞。

在一实施例中，功率半导体组件更包括至少一第二导电插塞与闸极接触垫。第二导电插塞贯穿封装层，且连接闸极区。闸极接触垫设置于封装层的上表面且连接第二导电插塞。

在一实施例中，功率半导体组件更包括至少一第三导电插塞与源极接触垫。第三导电插塞贯穿封装层，且连接源极区。源极接触垫设置于封装层的上表面且连接第三导电插塞。

在一实施例中，第一导电插塞、第二导电插塞与第三导电插塞的截面尺寸相同。

在一实施例中，第一导电插塞呈圆柱状或四方柱状。

在一实施例中，封装层的上表面大致齐平于金氧半导体芯片的上表面。

在一实施例中，闸极区与源极区裸露于外。

在一实施例中，导电片是铜片。

在一实施例中，导电片是方形导电片。

在一实施例中，周围区是非对称地环绕芯片放置区。

在一实施例中，周围区包括第一部分与第二部分。第一部分的宽度大于第二部分的宽度，且第一导电插塞连接第一部分。

在一实施例中，周围区位于芯片放置区的一侧。

相较于传统技术，本实用新型所提供的功率半导体组件利用导电片与第一导电插塞取代传统的导线架，并将汲极接触垫移动至封装层上，使闸极、源极与汲极位于封装层的同一侧，以利于后续组件安装制程。此外，由于导电片通常具有良好的导热性，且其下表面是裸露于外，因此，导电片的设置亦有助于提升功率半导体组件的整体散热效果。

本实用新型所采用的具体实施例，将通过以下的实施例及图式作进一步的说明。

附图说明

图1至11显示本实用新型功率半导体组件的制造方法的第一实施例。

图12显示本实用新型的功率半导体组件的导电片另一实施例的示意图。

图13是本实用新型功率半导体组件的导电片又一实施例的示意图。

图14至19显示本实用新型功率半导体组件的制造方法的第二实施例。

具体实施方式

下面将结合示意图对本案的具体实施方式进行更详细的描述。根据下列描述和申请专利范围，本案的优点和特征将更清楚。需说明的是，图式均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本案实施例的目的。

图1至图11显示本实用新型功率半导体组件的制造方法的第一实施例。其中，图2是对应于图1的结构的剖面示意图，图4是对应于图3的半导体结构的剖面示意图，图7是对应于图6的半导体结构的剖面示意图，图9是对应于图8的半导体结构的剖面示意图，图11是对应于图10的半导体结构的剖面示意图。

首先，如图1与2所示，提供导电片120。此导电片120是呈方形。导电片120上定义有芯片放置区A1与周围区A2，芯片放置区A1是用以放置金氧半导体芯片（请一并参照图3与4），芯片放置区A1的尺寸是对应于金氧半导体芯片140的尺寸。周围区A2是连接芯片放置区A1。在一实施例中，此导电片120是具有高导电散热率的铜片。

接下来，如图3与4所示，将金氧半导体芯片140放置于芯片放置区A1。此金氧半导体芯片140包括闸极区144、源极区146与汲极区142，闸极区144与源极区146是位于金氧半导体芯片140的上表面140a，汲极区142是位于金氧半导体芯片140的下表面140b且连接芯片放置区A1。换言之，此金氧半导体芯片140是垂直式金氧半导体芯片。在一实施例中，此金氧半导体芯片140是金氧半导体场效晶体管芯片。不过亦不限于此。其他具有多个电极分别位于芯片的上表面与下表面的金氧半导体芯片，均可适用于此。

随后，如图5所示，形成封装层160包覆金氧半导体芯片140与导电片120。此封装层160是形成于导电片120的上方，且覆盖金氧半导体芯片140与导电片120的周围区A2。导电片120的下表面则是裸露于外。

然后，如图6与7所示，形成多个穿孔162, 164, 166于封装层160内，以裸露金氧半导体芯片140的闸极区144、金氧半导体芯片140的源极区146以及导电片120的周围区A2。

随后，如图8与9所示，在这些穿孔162, 164, 166中形成至少一第一导电插塞182、至少一第二导电插塞184与至少一第三导电插塞186。第一导电插塞182是贯穿封装层160且连接周围区A2。第二导电插塞184是贯穿封装层160且连接闸极区144。第三导电插塞186是贯穿封装层160且连接源极区146。如图中所示，本实施例是于封装层160内形成三个第一导电插塞182，一个第二导电插塞184与三个第三导电插塞186。就一较佳实施例而言，为有效降低此金氧半导体芯片的导通阻抗，第一导电插塞182的数量是多于第二导电插塞184的数量，第三导电插塞186的数量亦是多于第二导电插塞184的数量。

接下来，如图10与11所示，在封装层160的上表面160a形成汲极接触垫192、闸极接触垫194与源极接触垫196。汲极接触垫192连接第一导电插塞182。闸极接触垫194连接第二导电插塞184。源极接触垫196连接第三导电插塞186。藉此即可将闸极接触垫194、源极接触垫196与汲极接触垫192设置于封装层160的同一侧，以利于将功率半导体组件安装于电路板。

在本实施例中，为简化制程的复杂度，图6与7所示的多个穿孔162, 164, 166具有相同的截面尺寸，形成于这些穿孔162, 164, 166内的第一导电插塞182、第二导电插塞184与第三导电插塞186也会具有相同的截面尺寸。不过亦不限于此。依据实际需求，第一导电插塞182、第二导电插塞184与第三导电插塞186亦可具有不同的截面尺寸，以调整此功率半导体组件的闸极、源极与汲极间的阻抗。在一实施例中，前述第一导电插塞182、第二导电插塞184与第三导电插塞186是呈圆柱状或四方柱状。

本实施例是将第一导电插塞182、第二导电插塞184与第三导电插塞186，以及汲极接触垫192、闸极接触垫194与源极接触垫196区分为二个步骤进行制造。不过亦不限于此。在一实施例中，第一导电插塞182、第二导电插塞184与第三导电插塞186，以及汲极接触垫192、闸极接触垫194与源极接触垫196亦可以在同一个步骤中完成。

本实施例是于形成封装层160后，再形成第二导电插塞184与第三导电插塞186与封装层160内。不过亦不限于此。在一实施例中，亦可先形成第二导电插塞184与第三导电插塞186于金氧半导体芯片140上，再形成封装层160包覆第二导电插塞184与第三导电插塞186。在一实施例中，长度较短的第二导电插塞184与第三导电插塞186可直接利用锡球制作。

请参照图10与11，透过前述制造方法所制造的功率半导体组件100包括导电片120、金氧半导体芯片140、封装层160、至少一第一导电插塞182、至少一第二导电插塞184、至少一第三导电插塞186、汲极接触垫192、闸极接触垫194与源极接触垫196。

其中，导电片120具有芯片放置区A1与周围区A2，周围区A2是连接芯片放置区A1。金氧半导体芯片140是放置于芯片放置区A1。此金氧半导体芯片140包括闸极区144、源极区146与汲极区142，闸极区144与源极区146是位于金氧半导体芯片140的上表面140a，汲极区142是位于金氧半导体芯片140的下表面140b且连接芯片放置区A1。

封装层160是包覆金氧半导体芯片140与导电片120。第一导电插塞182贯穿封装层160且连接周围区A2。汲极接触垫192设置于封装层160的上表面160a且连接第一导电插塞182。第二导电插塞184贯穿封装层160且连接金氧半导体芯片140的闸极区144。闸极接触垫194设置于封装层160的上表面160a且连接第二导电插塞184。第三导电插塞186贯穿封装层160且连接金氧半导体芯片140的源极区146。源极接触垫196设置于封装层160的上表面160a且连接第三导电插塞186。

请参照图1所示，在本实施例中，周围区A2是非对称地环绕芯片放置区A1。具体来说，周围区A2包括第一部分A21与第二部分A22，第一部分A21的宽度w1大于第二部分A22的宽度w2。第一导电插塞184是贯穿封装层160且连接周围区A2的第一部分A21。

在前述实施例中，周围区A2是非对称地环绕芯片放置区A1。不过，本实用新型并不限于此。图12显示本实用新型的功率半导体组件的导电片另一实施例的示意图。图13显示本实用新型功率半导体组件的导电片又一实施例的示意图。在图12的实施例中，导电片220的周围区B2是位于芯片放置区B1的一侧，而非环绕芯片放置区B1。在图13的实施例中，导电片320的周围区C2则是对称地环绕芯片放置区C1，而使金氧半导体芯片（未图标）放置于导电片320的中央位置。

图14至图19显示本实用新型功率半导体组件的制造方法的第二实施例。其中，图15是对应于图14的半导体结构的剖面示意图，图17是对应于图16的半导体结构的剖面示意图，图19是对应于图18的半导体结构的剖面示意图。图14接续图5的制造步骤。

如图14与15所示，在形成封装层160包覆金氧半导体芯片140与导电片120的步骤后，利用研磨等方式薄化封装层160’，并使金氧半导体芯片140的源极区146与闸极区144裸露于外。在一实施例中，此封装层160’的厚度是大致相同于金氧半导体芯片140的厚度。

接下来，如图16与17所示，形成至少一穿孔462于封装层160’内，以裸露导电片120的周围区A2。如图中所示，本实施例是于封装层160’内形成三个穿孔462以裸露导电片120的周围区A2。

随后，如图18与19所示，在穿孔462中形成至少一第一导电插塞482，并在封装层160’上形成汲极接触垫492连接第一导电插塞482。第一导电插塞482贯穿封装层160’且连接周围区A2，如图中所示，本实施例是于封装层160’内形成三个第一导电插塞482。

透过前述制造方法所完成的功率半导体组件200，可进一步降低封装层160’的厚度，以利于后续组件组装程序。此结构并可将金氧半导体芯片140的闸极区144与源极区146裸露于外，亦有助于提升其散热效果。

相较于传统技术，本实用新型所提供的功率半导体组件100, 200利用导电片120与第一导电插塞182, 482取代传统的导线架，并将汲极接触垫192, 492移动至封装层160上，使闸极、源极与汲极位于封装层160的同一侧，以利于后续组件安装制程。此外，由于导电片120通常具有良好的导热性，且其下表面是裸露于外，因此，导电片120的设置亦有助于提升功率半导体组件100, 200的整体散热效果。

上述仅为本实用新型较佳的实施例而已，并不对本实用新型进行任何限制。任何所属技术领域的技术人员，在不脱离本实用新型的技术手段的范围内，对本实用新型揭露的技术手段和技术内容做任何形式的等同替换或修改等变动，均属未脱离本实用新型的技术手段的内容，仍属于本实用新型的保护范围内。

Claims (12)

1.一种功率半导体组件，其特征是，包括：

导电片，具有芯片放置区与周围区，上述周围区连接上述芯片放置区；

金氧半导体芯片，放置于上述芯片放置区，上述金氧半导体芯片包括闸极区、源极区与汲极区，上述闸极区与上述源极区位于上述金氧半导体芯片的上表面，上述汲极区位于上述金氧半导体芯片的下表面且连接上述芯片放置区；

封装层，包覆上述金氧半导体芯片与上述导电片；

至少一第一导电插塞，贯穿上述封装层，且连接上述周围区；

汲极接触垫，设置于上述封装层的上表面且连接上述第一导电插塞。

2.根据权利要求1所述的功率半导体组件，其特征是，更包括至少一第二导电插塞与闸极接触垫，上述第二导电插塞贯穿上述封装层，且连接上述闸极区，上述闸极接触垫设置于上述封装层的上表面且连接上述第二导电插塞。

3.根据权利要求2所述的功率半导体组件，其特征是，更包括至少一第三导电插塞与源极接触垫，上述第三导电插塞贯穿上述封装层，且连接上述源极区，上述源极接触垫设置于上述封装层的上表面且连接上述第三导电插塞。

4.根据权利要求3所述的功率半导体组件，其中，上述第一导电插塞、上述第二导电插塞与上述第三导电插塞的截面尺寸相同。

5.根据权利要求1所述的功率半导体组件，其中，上述第一导电插塞呈圆柱状或四方柱状。

6.根据权利要求1所述的功率半导体组件，其中，上述封装层的上表面大致齐平于上述金氧半导体芯片的上表面。

7.根据权利要求1所述的功率半导体组件，其中，上述闸极区与上述源极区裸露于外。

8.根据权利要求1所述的功率半导体组件，其中，上述导电片是铜片。

9.根据权利要求1所述的功率半导体组件，其中，上述导电片是方形导电片。

10.根据权利要求1所述的功率半导体组件，其中，上述周围区是非对称地环绕上述芯片放置区。

11.根据权利要求10所述的功率半导体组件，其中，上述周围区包括第一部分与第二部分，上述第一部分的宽度大于上述第二部分的宽度，且上述第一导电插塞连接上述第一部分。

12.根据权利要求1所述的功率半导体组件，其中，上述周围区位于上述芯片放置区的一侧。

Images