JPS59227143A - 集積回路パツケ−ジ - Google Patents
集積回路パツケ−ジInfo
- Publication number
- JPS59227143A JPS59227143A JP58101317A JP10131783A JPS59227143A JP S59227143 A JPS59227143 A JP S59227143A JP 58101317 A JP58101317 A JP 58101317A JP 10131783 A JP10131783 A JP 10131783A JP S59227143 A JPS59227143 A JP S59227143A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- lead
- chip
- terminal
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は集積@I@ #Rツケージに関する。
近年電子回路の代名詞的存在となった集積回路は、半導
体素子等により構成されたICチップ、このICチップ
の端子を外部に接続するため及び集積回路を機械的に支
持するためのリード、ならびKICチップの封止および
ICチップとリードとの接続部分の封止、さらに集積回
路全体のノ・ウジングとしてのpRツケージからなって
いる。
体素子等により構成されたICチップ、このICチップ
の端子を外部に接続するため及び集積回路を機械的に支
持するためのリード、ならびKICチップの封止および
ICチップとリードとの接続部分の封止、さらに集積回
路全体のノ・ウジングとしてのpRツケージからなって
いる。
このパッケージには樹脂タイプのものとセラミックタイ
プのものがあり、まず樹脂タイプのものは第1図または
第2図に示すような構造となってaeツケージ(DIP
)と呼ばれ、ICチップ1をリードフレーム2上に設置
してICチップの端子とリードフレーム2のリードとを
ワイヤメンディングした上でICチップ1およびICチ
ップ1とリードとの接続部分を樹脂モールド3により封
止してなる。また第2図のものはフラット/ぞツヶージ
と呼ばれ、リードフレーム2のリードが平面内に引き出
されている。
プのものがあり、まず樹脂タイプのものは第1図または
第2図に示すような構造となってaeツケージ(DIP
)と呼ばれ、ICチップ1をリードフレーム2上に設置
してICチップの端子とリードフレーム2のリードとを
ワイヤメンディングした上でICチップ1およびICチ
ップ1とリードとの接続部分を樹脂モールド3により封
止してなる。また第2図のものはフラット/ぞツヶージ
と呼ばれ、リードフレーム2のリードが平面内に引き出
されている。
一方セラミックタイプのものは第3図(a) 、 (b
)K示すように、ICチップ1をセラミック基板4上忙
設置してICチップ1の端子をセラミック基板4の周縁
に設けたメタライズ電極5&Cワイヤボンデイングし蓋
6t−被せてなるものである。
)K示すように、ICチップ1をセラミック基板4上忙
設置してICチップ1の端子をセラミック基板4の周縁
に設けたメタライズ電極5&Cワイヤボンデイングし蓋
6t−被せてなるものである。
これら樹脂タイプおよびセラミックタイプの集積回路は
それぞれ一長一短があるが、コスト的に見た場合忙は樹
脂タイプのものが遥か忙利用し易い。
それぞれ一長一短があるが、コスト的に見た場合忙は樹
脂タイプのものが遥か忙利用し易い。
しかしながら、樹脂タイプのものはリードが集積回路の
側方に出るため、いくつかの集積回路を所定面領域内に
並置しようとする場合に実装密度が上げられないという
欠点がある。
側方に出るため、いくつかの集積回路を所定面領域内に
並置しようとする場合に実装密度が上げられないという
欠点がある。
本発明は上述の点を考慮してなされたもので、リードを
頂面、底面の少くとも一方に設けてなる樹脂モールド型
巣積回路pRツケージを提供するものである。
頂面、底面の少くとも一方に設けてなる樹脂モールド型
巣積回路pRツケージを提供するものである。
以下第4図乃至第11図を参照して本発明を実施例につ
き説明する。
き説明する。
第4図は本発明の集積回路忙用いるリードフレームの一
例を平面形状で示したものであり、中央部KICチップ
1を設置するためのICチッゾマウント部2aが設けら
れ、このマウント部2m’%7取囲んでリード2bが8
個設けられている。リード2bの1つはマウント部2色
に連結されている。
例を平面形状で示したものであり、中央部KICチップ
1を設置するためのICチッゾマウント部2aが設けら
れ、このマウント部2m’%7取囲んでリード2bが8
個設けられている。リード2bの1つはマウント部2色
に連結されている。
そして、各リード2bの中央部には端子2cが設けられ
ている。この端子2cはリードフレーム2の平面に対し
垂直方向に突出していて、後に樹脂モールド3が施され
た状態で樹脂表面から露出するよ5になっている。
ている。この端子2cはリードフレーム2の平面に対し
垂直方向に突出していて、後に樹脂モールド3が施され
た状態で樹脂表面から露出するよ5になっている。
そして切断線CLで切断されることにより1つの集積回
路が出来上る。
路が出来上る。
第5図(a) 、 (b)は本発明に係る集積回路ノe
ツケージの外観形状を示したもので、同図(a)はリー
ド12、bの樹脂モールド側方への突出部分を切断した
もの、同図(b)は適当の長さだけり−ド2bt残した
ものを示している。これらは何れも外部回路等との接続
を主として端子2eKより行うからり−ド2bの長さは
せいぜい集積回路を固定するために必要な程度でよく、
また固定全接着等の他の手段によって行うことにより集
積回路の実装密度を向上し得る。なお、リード2bを集
積回路の同定に利用すれば剥落防止効果が得られる。
ツケージの外観形状を示したもので、同図(a)はリー
ド12、bの樹脂モールド側方への突出部分を切断した
もの、同図(b)は適当の長さだけり−ド2bt残した
ものを示している。これらは何れも外部回路等との接続
を主として端子2eKより行うからり−ド2bの長さは
せいぜい集積回路を固定するために必要な程度でよく、
また固定全接着等の他の手段によって行うことにより集
積回路の実装密度を向上し得る。なお、リード2bを集
積回路の同定に利用すれば剥落防止効果が得られる。
第6図(a) 、 (b) 、 (e)は第4図のリー
ドフレームを用いて構成した本発明に係る集積回路の側
断面形状を示したもので、同図(a)は端子Cが樹脂モ
ールド3の樹脂表面から突出した例、同図(b)は端子
Cが樹脂表面と同一面をなす場合、同図(e)は端子C
が樹脂表面より窪んでいる場合をそれぞれ示している。
ドフレームを用いて構成した本発明に係る集積回路の側
断面形状を示したもので、同図(a)は端子Cが樹脂モ
ールド3の樹脂表面から突出した例、同図(b)は端子
Cが樹脂表面と同一面をなす場合、同図(e)は端子C
が樹脂表面より窪んでいる場合をそれぞれ示している。
各場合とも端子2Cの表面には金メッキ等を施しておく
ことが好ましい。
ことが好ましい。
これら各場合ともICテップ1はリードフレーム2に対
し端子2eと反対側に設けである。これは、ICチップ
1會端子2cと同−例に設けた場合、端子2cの突出寸
法をICチップ1の高さよりも大としなければならず、
それ忙はリードフレーム2の板厚をかなり大にする等の
対策が必要なためである。したがってマウント部2aを
リード2bより一段下げる等のICチッゾlの頂部がよ
り低くなる手段を講じるか、あるいは端子2cをリード
フレーム2とは別個[Jlli作しリードフレーム2上
に付着させる方法を採るかすれば、ICチップ1と端子
2cとをリードフレーム2の同−例に配しても差支えな
い。
し端子2eと反対側に設けである。これは、ICチップ
1會端子2cと同−例に設けた場合、端子2cの突出寸
法をICチップ1の高さよりも大としなければならず、
それ忙はリードフレーム2の板厚をかなり大にする等の
対策が必要なためである。したがってマウント部2aを
リード2bより一段下げる等のICチッゾlの頂部がよ
り低くなる手段を講じるか、あるいは端子2cをリード
フレーム2とは別個[Jlli作しリードフレーム2上
に付着させる方法を採るかすれば、ICチップ1と端子
2cとをリードフレーム2の同−例に配しても差支えな
い。
第7図(a) 、 (b)はリードフレーム2を折曲げ
成形すること釦より端子2ef形成した場合の集積回路
の側断面形状を示したもので、同図(a)が端子2cの
突出したもの、同図(b)が端子2cが突出しないもの
を示している。
成形すること釦より端子2ef形成した場合の集積回路
の側断面形状を示したもので、同図(a)が端子2cの
突出したもの、同図(b)が端子2cが突出しないもの
を示している。
第8図(a) 、 (b)は上述のワイヤボンディング
と異なり、ギヤングダンディングによりICチップ1と
リード2bとを接続してなる集積回路の例を示しており
、同図(&)の場合は端子2cが樹脂モールド3の樹脂
表面から突出した例、同図(b)の場合は同一面をなす
例である。図示しないが96図(c)の例のように端子
2cが樹脂表面より窪んだものも勿論可能である、 第9図(a) 、 (b)はギヤングボンディングによ
る第7図(a) 、 (b)に相当する構造の側断面形
状を示したものであり、ICチップ1が直接リード2b
に接続される外は第7図と同様である。
と異なり、ギヤングダンディングによりICチップ1と
リード2bとを接続してなる集積回路の例を示しており
、同図(&)の場合は端子2cが樹脂モールド3の樹脂
表面から突出した例、同図(b)の場合は同一面をなす
例である。図示しないが96図(c)の例のように端子
2cが樹脂表面より窪んだものも勿論可能である、 第9図(a) 、 (b)はギヤングボンディングによ
る第7図(a) 、 (b)に相当する構造の側断面形
状を示したものであり、ICチップ1が直接リード2b
に接続される外は第7図と同様である。
第1(1図(a3 、 (b)は第9図(a) 、 (
b)の集積回路の平面形状を示したもので、リード2b
のICチップ1寄りの端SはICチップ1の端子に位置
合わせできるように端部同士が接近し且つ尖っており、
ICチップ1の端子に直接接続される。そしてリード2
bの・ぞツケージから突出した部分は短(成形されてい
る。
b)の集積回路の平面形状を示したもので、リード2b
のICチップ1寄りの端SはICチップ1の端子に位置
合わせできるように端部同士が接近し且つ尖っており、
ICチップ1の端子に直接接続される。そしてリード2
bの・ぞツケージから突出した部分は短(成形されてい
る。
第11図(a) 、 (b)は上述の集積回路なICカ
ードすなわちプラスチックカードに集積回路を組込んだ
もので、例えば銀行の自動支払機等において使用される
ものに#I込んだ例を示している。上述の集積回路IO
はプラスチックカード加の表面所定領域に同図(a)に
示すように配される。そして組込構造を断面で示したの
が同図(b)であり、集積回路】0は接着剤等によりカ
ードかの一方のオーバーレイ5に固着される。カード加
は一対のセンターコア4゜4が貼り合わせたもの又は一
枚のセンターコアに一対のオーバーレイ5.5が貼着さ
れてなり、センターコア4とオーバーレイ5との間に印
刷が施されている。カードかの全厚みは0.6〜0.8
言禦であり、集積回路lOはそれよりも薄く製作でき
るから、カードかの面と集積回路10の面を同一面とす
ることは容易である。
ードすなわちプラスチックカードに集積回路を組込んだ
もので、例えば銀行の自動支払機等において使用される
ものに#I込んだ例を示している。上述の集積回路IO
はプラスチックカード加の表面所定領域に同図(a)に
示すように配される。そして組込構造を断面で示したの
が同図(b)であり、集積回路】0は接着剤等によりカ
ードかの一方のオーバーレイ5に固着される。カード加
は一対のセンターコア4゜4が貼り合わせたもの又は一
枚のセンターコアに一対のオーバーレイ5.5が貼着さ
れてなり、センターコア4とオーバーレイ5との間に印
刷が施されている。カードかの全厚みは0.6〜0.8
言禦であり、集積回路lOはそれよりも薄く製作でき
るから、カードかの面と集積回路10の面を同一面とす
ることは容易である。
このカードは所定のカード処理機に挟入されると端子2
cを介してカード処理機と集積回路との間での信号授受
が行われ、カード処理される。
cを介してカード処理機と集積回路との間での信号授受
が行われ、カード処理される。
本発明は上述のように、集積回路の頂面等に端子金有す
るようにしたため、%に、ICカード組込み忙適した集
積回路が得られる。そして、このICカードの組込み時
にはリード2bが集積回路制御から突出したものを用い
れば剥落防止のための補強が行われる。またカード以外
に適用しても集積回路の実装密度を向上することがr:
ぎる。
るようにしたため、%に、ICカード組込み忙適した集
積回路が得られる。そして、このICカードの組込み時
にはリード2bが集積回路制御から突出したものを用い
れば剥落防止のための補強が行われる。またカード以外
に適用しても集積回路の実装密度を向上することがr:
ぎる。
第1図(a) 、 (b)および第2図は従来の樹脂タ
イプ集積回路の構造説明図、第3図(a) 、 (b)
は同じくセラミックタイプ集積回路の構造説明図、第4
図は本発明に係る集積回路製作に用いるエツチングで端
子を設けたリードフレームの一例を示す平面図、第5図
(a) 、 (b)は本発明に係る集積回路の外観形状
を示す図、第6図(a) 、 (b) 、 (c)は第
4図のリードフレームを用いて構成した集積回路の断面
構造を示す図、第7図(a) 、 (b)は折曲げによ
り端子を形成したリードフレームによる集積回路の断面
構造を示す図、第8図(a) 、 (b)および第9図
(a) 、 (b)はギヤングボンディングによる集積
回路の断面構造を示す図、第1O図(a) 、 (b)
はギヤングボンディングによる集積回路の平面構造を示
す図、第11図(ω、(b)は本発明に係る集積回路を
ICカードに適用した場合の説明図である。 1・・・ICチップ、2・・・リードフレーム、21L
・・・ICチップマクント部、2b−リード、2c・・
・端子、3・・・樹脂モールド、4・・・セラミック基
板、5・・・メタライズ電極、6・・−蓋、IO・・・
集積回路、Δ)・・・カード。 出願人代理人 猪 股 清 (。) 第5図 O 第6図 (C) C 1 第7図 第8図 C 第9図 (a) (b) C 第1O図 b b− 手続補正書 昭和閏年7月2日 特許庁長官 若 杉 和 夫 殿 1、事件の表示 昭和閏年特許願第101317号 2、発明の名称 一積回路パッケージ 3、補正をする者 事件との関係 特許出願人 (289)大日本印刷株式会社 7、補正の対象 明細書および図面 8、補正の内容
イプ集積回路の構造説明図、第3図(a) 、 (b)
は同じくセラミックタイプ集積回路の構造説明図、第4
図は本発明に係る集積回路製作に用いるエツチングで端
子を設けたリードフレームの一例を示す平面図、第5図
(a) 、 (b)は本発明に係る集積回路の外観形状
を示す図、第6図(a) 、 (b) 、 (c)は第
4図のリードフレームを用いて構成した集積回路の断面
構造を示す図、第7図(a) 、 (b)は折曲げによ
り端子を形成したリードフレームによる集積回路の断面
構造を示す図、第8図(a) 、 (b)および第9図
(a) 、 (b)はギヤングボンディングによる集積
回路の断面構造を示す図、第1O図(a) 、 (b)
はギヤングボンディングによる集積回路の平面構造を示
す図、第11図(ω、(b)は本発明に係る集積回路を
ICカードに適用した場合の説明図である。 1・・・ICチップ、2・・・リードフレーム、21L
・・・ICチップマクント部、2b−リード、2c・・
・端子、3・・・樹脂モールド、4・・・セラミック基
板、5・・・メタライズ電極、6・・−蓋、IO・・・
集積回路、Δ)・・・カード。 出願人代理人 猪 股 清 (。) 第5図 O 第6図 (C) C 1 第7図 第8図 C 第9図 (a) (b) C 第1O図 b b− 手続補正書 昭和閏年7月2日 特許庁長官 若 杉 和 夫 殿 1、事件の表示 昭和閏年特許願第101317号 2、発明の名称 一積回路パッケージ 3、補正をする者 事件との関係 特許出願人 (289)大日本印刷株式会社 7、補正の対象 明細書および図面 8、補正の内容
Claims (1)
- 【特許請求の範囲】 1、リードフレームのリード部にICチップが接続され
た上で樹脂モールドが施され、次いで前記リードフレー
ムの不要部分が切断されることにより構成される集積回
路において、前記リードフレームのリード部を樹脂モー
ルドの表面に露出させたことを特徴とする集積回路。 2、特許請求の範囲第1項記載の集積回路において、前
記リード露出部分は金メッキ層で被われてなる集積回路
。 3、特許請求の範囲第1項記載の集積回路忙おいて、前
記リード露出部分はニッケルメッキ層および金メッキ層
の2層メッキ層で被われてなる集積回路。 4、特許請求の範囲第1項記載の集積回路においワイヤ
ダンディングにより接続されてなる集積回路。 5、特許請求の範囲第1項記載の集積回路におい文、前
記リードフレームと前記ICチップとはイヤングゲンデ
インダにより接続されてなる集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58101317A JPS59227143A (ja) | 1983-06-07 | 1983-06-07 | 集積回路パツケ−ジ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58101317A JPS59227143A (ja) | 1983-06-07 | 1983-06-07 | 集積回路パツケ−ジ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS59227143A true JPS59227143A (ja) | 1984-12-20 |
Family
ID=14297431
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58101317A Pending JPS59227143A (ja) | 1983-06-07 | 1983-06-07 | 集積回路パツケ−ジ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59227143A (ja) |
Cited By (50)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61128548A (ja) * | 1984-11-27 | 1986-06-16 | Matsushita Electronics Corp | 半導体装置 |
JPH0774277A (ja) * | 1994-07-11 | 1995-03-17 | Matsushita Electron Corp | 半導体装置 |
JP2519332B2 (ja) * | 1988-07-08 | 1996-07-31 | 沖電気工業株式会社 | 半導体装置 |
JPH0997868A (ja) * | 1995-09-28 | 1997-04-08 | Dainippon Printing Co Ltd | リードフレーム部材及びその製造方法 |
US6433277B1 (en) | 1998-06-24 | 2002-08-13 | Amkor Technology, Inc. | Plastic integrated circuit package and method and leadframe for making the package |
US6448633B1 (en) | 1998-11-20 | 2002-09-10 | Amkor Technology, Inc. | Semiconductor package and method of making using leadframe having lead locks to secure leads to encapsulant |
US6455356B1 (en) | 1998-10-21 | 2002-09-24 | Amkor Technology | Methods for moding a leadframe in plastic integrated circuit devices |
US6476478B1 (en) | 1999-11-12 | 2002-11-05 | Amkor Technology, Inc. | Cavity semiconductor package with exposed leads and die pad |
US6605865B2 (en) | 2001-03-19 | 2003-08-12 | Amkor Technology, Inc. | Semiconductor package with optimized leadframe bonding strength |
US6608366B1 (en) | 2002-04-15 | 2003-08-19 | Harry J. Fogelson | Lead frame with plated end leads |
US6611047B2 (en) | 2001-10-12 | 2003-08-26 | Amkor Technology, Inc. | Semiconductor package with singulation crease |
US6627977B1 (en) | 2002-05-09 | 2003-09-30 | Amkor Technology, Inc. | Semiconductor package including isolated ring structure |
US6686651B1 (en) | 2001-11-27 | 2004-02-03 | Amkor Technology, Inc. | Multi-layer leadframe structure |
US6700187B2 (en) | 2001-03-27 | 2004-03-02 | Amkor Technology, Inc. | Semiconductor package and method for manufacturing the same |
US6713322B2 (en) | 2001-03-27 | 2004-03-30 | Amkor Technology, Inc. | Lead frame for semiconductor package |
US6756658B1 (en) | 2001-04-06 | 2004-06-29 | Amkor Technology, Inc. | Making two lead surface mounting high power microleadframe semiconductor packages |
US6798046B1 (en) | 2002-01-22 | 2004-09-28 | Amkor Technology, Inc. | Semiconductor package including ring structure connected to leads with vertically downset inner ends |
US6803645B2 (en) | 2000-12-29 | 2004-10-12 | Amkor Technology, Inc. | Semiconductor package including flip chip |
US6833609B1 (en) | 1999-11-05 | 2004-12-21 | Amkor Technology, Inc. | Integrated circuit device packages and substrates for making the packages |
US6841414B1 (en) | 2002-06-19 | 2005-01-11 | Amkor Technology, Inc. | Saw and etch singulation method for a chip package |
US6847103B1 (en) | 1999-11-09 | 2005-01-25 | Amkor Technology, Inc. | Semiconductor package with exposed die pad and body-locking leadframe |
US6847099B1 (en) | 2003-02-05 | 2005-01-25 | Amkor Technology Inc. | Offset etched corner leads for semiconductor package |
US6858919B2 (en) | 2000-03-25 | 2005-02-22 | Amkor Technology, Inc. | Semiconductor package |
US6867071B1 (en) | 2002-07-12 | 2005-03-15 | Amkor Technology, Inc. | Leadframe including corner leads and semiconductor package using same |
US6885086B1 (en) | 2002-03-05 | 2005-04-26 | Amkor Technology, Inc. | Reduced copper lead frame for saw-singulated chip package |
US6927478B2 (en) | 2001-01-15 | 2005-08-09 | Amkor Technology, Inc. | Reduced size semiconductor package with stacked dies |
US7042068B2 (en) | 2000-04-27 | 2006-05-09 | Amkor Technology, Inc. | Leadframe and semiconductor package made using the leadframe |
US7102216B1 (en) | 2001-08-17 | 2006-09-05 | Amkor Technology, Inc. | Semiconductor package and leadframe with horizontal leads spaced in the vertical direction and method of making |
JP2010103577A (ja) * | 2010-02-09 | 2010-05-06 | Rohm Co Ltd | 半導体装置 |
US7906855B1 (en) | 2008-01-21 | 2011-03-15 | Amkor Technology, Inc. | Stacked semiconductor package and method of making same |
US8072050B1 (en) | 2008-11-18 | 2011-12-06 | Amkor Technology, Inc. | Semiconductor device with increased I/O leadframe including passive device |
US8154111B2 (en) | 1999-12-16 | 2012-04-10 | Amkor Technology, Inc. | Near chip size semiconductor package |
US8691632B1 (en) | 2002-11-08 | 2014-04-08 | Amkor Technology, Inc. | Wafer level package and fabrication method |
US8866278B1 (en) | 2011-10-10 | 2014-10-21 | Amkor Technology, Inc. | Semiconductor device with increased I/O configuration |
US8900995B1 (en) | 2010-10-05 | 2014-12-02 | Amkor Technology, Inc. | Semiconductor device and manufacturing method thereof |
US8937381B1 (en) | 2009-12-03 | 2015-01-20 | Amkor Technology, Inc. | Thin stackable package and method |
US8981572B1 (en) | 2011-11-29 | 2015-03-17 | Amkor Technology, Inc. | Conductive pad on protruding through electrode semiconductor device |
US9048298B1 (en) | 2012-03-29 | 2015-06-02 | Amkor Technology, Inc. | Backside warpage control structure and fabrication method |
US9082833B1 (en) | 2011-01-06 | 2015-07-14 | Amkor Technology, Inc. | Through via recessed reveal structure and method |
US9129943B1 (en) | 2012-03-29 | 2015-09-08 | Amkor Technology, Inc. | Embedded component package and fabrication method |
US9159672B1 (en) | 2010-08-02 | 2015-10-13 | Amkor Technology, Inc. | Through via connected backside embedded circuit features structure and method |
US9184118B2 (en) | 2013-05-02 | 2015-11-10 | Amkor Technology Inc. | Micro lead frame structure having reinforcing portions and method |
US9184148B2 (en) | 2013-10-24 | 2015-11-10 | Amkor Technology, Inc. | Semiconductor package and method therefor |
US9275939B1 (en) | 2011-01-27 | 2016-03-01 | Amkor Technology, Inc. | Semiconductor device including leadframe with a combination of leads and lands and method |
US9324614B1 (en) | 2010-04-06 | 2016-04-26 | Amkor Technology, Inc. | Through via nub reveal method and structure |
US9631481B1 (en) | 2011-01-27 | 2017-04-25 | Amkor Technology, Inc. | Semiconductor device including leadframe with a combination of leads and lands and method |
US9673122B2 (en) | 2014-05-02 | 2017-06-06 | Amkor Technology, Inc. | Micro lead frame structure having reinforcing portions and method |
US9691734B1 (en) | 2009-12-07 | 2017-06-27 | Amkor Technology, Inc. | Method of forming a plurality of electronic component packages |
US9704725B1 (en) | 2012-03-06 | 2017-07-11 | Amkor Technology, Inc. | Semiconductor device with leadframe configured to facilitate reduced burr formation |
US10811341B2 (en) | 2009-01-05 | 2020-10-20 | Amkor Technology Singapore Holding Pte Ltd. | Semiconductor device with through-mold via |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5667761A (en) * | 1979-11-08 | 1981-06-08 | Toshiba Corp | Time axis extender for high frequency signal wave-form |
-
1983
- 1983-06-07 JP JP58101317A patent/JPS59227143A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5667761A (en) * | 1979-11-08 | 1981-06-08 | Toshiba Corp | Time axis extender for high frequency signal wave-form |
Cited By (74)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61128548A (ja) * | 1984-11-27 | 1986-06-16 | Matsushita Electronics Corp | 半導体装置 |
JP2519332B2 (ja) * | 1988-07-08 | 1996-07-31 | 沖電気工業株式会社 | 半導体装置 |
JPH0774277A (ja) * | 1994-07-11 | 1995-03-17 | Matsushita Electron Corp | 半導体装置 |
JPH0997868A (ja) * | 1995-09-28 | 1997-04-08 | Dainippon Printing Co Ltd | リードフレーム部材及びその製造方法 |
US8963301B1 (en) | 1998-06-24 | 2015-02-24 | Amkor Technology, Inc. | Integrated circuit package and method of making the same |
US8853836B1 (en) | 1998-06-24 | 2014-10-07 | Amkor Technology, Inc. | Integrated circuit package and method of making the same |
US6433277B1 (en) | 1998-06-24 | 2002-08-13 | Amkor Technology, Inc. | Plastic integrated circuit package and method and leadframe for making the package |
US6684496B2 (en) | 1998-06-24 | 2004-02-03 | Amkor Technology, Inc. | Method of making an integrated circuit package |
US6630728B2 (en) | 1998-06-24 | 2003-10-07 | Amkor Technology, Inc. | Plastic integrated circuit package and leadframe for making the package |
US9224676B1 (en) | 1998-06-24 | 2015-12-29 | Amkor Technology, Inc. | Integrated circuit package and method of making the same |
US6521987B1 (en) | 1998-10-21 | 2003-02-18 | Amkor Technology, Inc. | Plastic integrated circuit device package and method for making the package |
US6455356B1 (en) | 1998-10-21 | 2002-09-24 | Amkor Technology | Methods for moding a leadframe in plastic integrated circuit devices |
US6448633B1 (en) | 1998-11-20 | 2002-09-10 | Amkor Technology, Inc. | Semiconductor package and method of making using leadframe having lead locks to secure leads to encapsulant |
US6825062B2 (en) | 1998-11-20 | 2004-11-30 | Amkor Technology, Inc. | Semiconductor package and method of making using leadframe having lead locks to secure leads to encapsulant |
US6833609B1 (en) | 1999-11-05 | 2004-12-21 | Amkor Technology, Inc. | Integrated circuit device packages and substrates for making the packages |
US6847103B1 (en) | 1999-11-09 | 2005-01-25 | Amkor Technology, Inc. | Semiconductor package with exposed die pad and body-locking leadframe |
US6476478B1 (en) | 1999-11-12 | 2002-11-05 | Amkor Technology, Inc. | Cavity semiconductor package with exposed leads and die pad |
US8154111B2 (en) | 1999-12-16 | 2012-04-10 | Amkor Technology, Inc. | Near chip size semiconductor package |
US6858919B2 (en) | 2000-03-25 | 2005-02-22 | Amkor Technology, Inc. | Semiconductor package |
US9362210B2 (en) | 2000-04-27 | 2016-06-07 | Amkor Technology, Inc. | Leadframe and semiconductor package made using the leadframe |
US7042068B2 (en) | 2000-04-27 | 2006-05-09 | Amkor Technology, Inc. | Leadframe and semiconductor package made using the leadframe |
US6803645B2 (en) | 2000-12-29 | 2004-10-12 | Amkor Technology, Inc. | Semiconductor package including flip chip |
US6927478B2 (en) | 2001-01-15 | 2005-08-09 | Amkor Technology, Inc. | Reduced size semiconductor package with stacked dies |
US6605865B2 (en) | 2001-03-19 | 2003-08-12 | Amkor Technology, Inc. | Semiconductor package with optimized leadframe bonding strength |
US6713322B2 (en) | 2001-03-27 | 2004-03-30 | Amkor Technology, Inc. | Lead frame for semiconductor package |
US6700187B2 (en) | 2001-03-27 | 2004-03-02 | Amkor Technology, Inc. | Semiconductor package and method for manufacturing the same |
US6756658B1 (en) | 2001-04-06 | 2004-06-29 | Amkor Technology, Inc. | Making two lead surface mounting high power microleadframe semiconductor packages |
US7102216B1 (en) | 2001-08-17 | 2006-09-05 | Amkor Technology, Inc. | Semiconductor package and leadframe with horizontal leads spaced in the vertical direction and method of making |
US6611047B2 (en) | 2001-10-12 | 2003-08-26 | Amkor Technology, Inc. | Semiconductor package with singulation crease |
US6686651B1 (en) | 2001-11-27 | 2004-02-03 | Amkor Technology, Inc. | Multi-layer leadframe structure |
US6798046B1 (en) | 2002-01-22 | 2004-09-28 | Amkor Technology, Inc. | Semiconductor package including ring structure connected to leads with vertically downset inner ends |
US6885086B1 (en) | 2002-03-05 | 2005-04-26 | Amkor Technology, Inc. | Reduced copper lead frame for saw-singulated chip package |
US6608366B1 (en) | 2002-04-15 | 2003-08-19 | Harry J. Fogelson | Lead frame with plated end leads |
US6627977B1 (en) | 2002-05-09 | 2003-09-30 | Amkor Technology, Inc. | Semiconductor package including isolated ring structure |
US6841414B1 (en) | 2002-06-19 | 2005-01-11 | Amkor Technology, Inc. | Saw and etch singulation method for a chip package |
US6867071B1 (en) | 2002-07-12 | 2005-03-15 | Amkor Technology, Inc. | Leadframe including corner leads and semiconductor package using same |
US9406645B1 (en) | 2002-11-08 | 2016-08-02 | Amkor Technology, Inc. | Wafer level package and fabrication method |
US9871015B1 (en) | 2002-11-08 | 2018-01-16 | Amkor Technology, Inc. | Wafer level package and fabrication method |
US10665567B1 (en) | 2002-11-08 | 2020-05-26 | Amkor Technology, Inc. | Wafer level package and fabrication method |
US8691632B1 (en) | 2002-11-08 | 2014-04-08 | Amkor Technology, Inc. | Wafer level package and fabrication method |
US9054117B1 (en) | 2002-11-08 | 2015-06-09 | Amkor Technology, Inc. | Wafer level package and fabrication method |
US8952522B1 (en) | 2002-11-08 | 2015-02-10 | Amkor Technology, Inc. | Wafer level package and fabrication method |
US6847099B1 (en) | 2003-02-05 | 2005-01-25 | Amkor Technology Inc. | Offset etched corner leads for semiconductor package |
US7906855B1 (en) | 2008-01-21 | 2011-03-15 | Amkor Technology, Inc. | Stacked semiconductor package and method of making same |
US8072050B1 (en) | 2008-11-18 | 2011-12-06 | Amkor Technology, Inc. | Semiconductor device with increased I/O leadframe including passive device |
US11869829B2 (en) | 2009-01-05 | 2024-01-09 | Amkor Technology Singapore Holding Pte. Ltd. | Semiconductor device with through-mold via |
US10811341B2 (en) | 2009-01-05 | 2020-10-20 | Amkor Technology Singapore Holding Pte Ltd. | Semiconductor device with through-mold via |
US8937381B1 (en) | 2009-12-03 | 2015-01-20 | Amkor Technology, Inc. | Thin stackable package and method |
US10546833B2 (en) | 2009-12-07 | 2020-01-28 | Amkor Technology, Inc. | Method of forming a plurality of electronic component packages |
US9691734B1 (en) | 2009-12-07 | 2017-06-27 | Amkor Technology, Inc. | Method of forming a plurality of electronic component packages |
JP2010103577A (ja) * | 2010-02-09 | 2010-05-06 | Rohm Co Ltd | 半導体装置 |
US9324614B1 (en) | 2010-04-06 | 2016-04-26 | Amkor Technology, Inc. | Through via nub reveal method and structure |
US9159672B1 (en) | 2010-08-02 | 2015-10-13 | Amkor Technology, Inc. | Through via connected backside embedded circuit features structure and method |
US8900995B1 (en) | 2010-10-05 | 2014-12-02 | Amkor Technology, Inc. | Semiconductor device and manufacturing method thereof |
US9082833B1 (en) | 2011-01-06 | 2015-07-14 | Amkor Technology, Inc. | Through via recessed reveal structure and method |
US9275939B1 (en) | 2011-01-27 | 2016-03-01 | Amkor Technology, Inc. | Semiconductor device including leadframe with a combination of leads and lands and method |
US9978695B1 (en) | 2011-01-27 | 2018-05-22 | Amkor Technology, Inc. | Semiconductor device including leadframe with a combination of leads and lands and method |
US9508631B1 (en) | 2011-01-27 | 2016-11-29 | Amkor Technology, Inc. | Semiconductor device including leadframe with a combination of leads and lands and method |
US9631481B1 (en) | 2011-01-27 | 2017-04-25 | Amkor Technology, Inc. | Semiconductor device including leadframe with a combination of leads and lands and method |
US8866278B1 (en) | 2011-10-10 | 2014-10-21 | Amkor Technology, Inc. | Semiconductor device with increased I/O configuration |
US8981572B1 (en) | 2011-11-29 | 2015-03-17 | Amkor Technology, Inc. | Conductive pad on protruding through electrode semiconductor device |
US11043458B2 (en) | 2011-11-29 | 2021-06-22 | Amkor Technology Singapore Holding Pte. Ltd. | Method of manufacturing an electronic device comprising a conductive pad on a protruding-through electrode |
US9947623B1 (en) | 2011-11-29 | 2018-04-17 | Amkor Technology, Inc. | Semiconductor device comprising a conductive pad on a protruding-through electrode |
US9431323B1 (en) | 2011-11-29 | 2016-08-30 | Amkor Technology, Inc. | Conductive pad on protruding through electrode |
US10410967B1 (en) | 2011-11-29 | 2019-09-10 | Amkor Technology, Inc. | Electronic device comprising a conductive pad on a protruding-through electrode |
US9704725B1 (en) | 2012-03-06 | 2017-07-11 | Amkor Technology, Inc. | Semiconductor device with leadframe configured to facilitate reduced burr formation |
US10090228B1 (en) | 2012-03-06 | 2018-10-02 | Amkor Technology, Inc. | Semiconductor device with leadframe configured to facilitate reduced burr formation |
US9129943B1 (en) | 2012-03-29 | 2015-09-08 | Amkor Technology, Inc. | Embedded component package and fabrication method |
US10014240B1 (en) | 2012-03-29 | 2018-07-03 | Amkor Technology, Inc. | Embedded component package and fabrication method |
US9048298B1 (en) | 2012-03-29 | 2015-06-02 | Amkor Technology, Inc. | Backside warpage control structure and fabrication method |
US9184118B2 (en) | 2013-05-02 | 2015-11-10 | Amkor Technology Inc. | Micro lead frame structure having reinforcing portions and method |
US9543235B2 (en) | 2013-10-24 | 2017-01-10 | Amkor Technology, Inc. | Semiconductor package and method therefor |
US9184148B2 (en) | 2013-10-24 | 2015-11-10 | Amkor Technology, Inc. | Semiconductor package and method therefor |
US9673122B2 (en) | 2014-05-02 | 2017-06-06 | Amkor Technology, Inc. | Micro lead frame structure having reinforcing portions and method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS59227143A (ja) | 集積回路パツケ−ジ | |
USRE35109E (en) | Semiconductor device and method for fabricating the same | |
JP2875139B2 (ja) | 半導体装置の製造方法 | |
US6225146B1 (en) | Lead frame, method of manufacturing lead frame, semiconductor device and method of manufacturing semiconductor device | |
US7011251B1 (en) | Die down multi-media card and method of making same | |
JP3207738B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
KR100299384B1 (ko) | 볼 그리드 어레이 패키지 | |
JP2000294719A (ja) | リードフレームおよびそれを用いた半導体装置ならびにその製造方法 | |
US5929513A (en) | Semiconductor device and heat sink used therein | |
US7851902B2 (en) | Resin-sealed semiconductor device, manufacturing method thereof, base material for the semiconductor device, and layered and resin-sealed semiconductor device | |
JP3540793B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
US6753597B1 (en) | Encapsulated semiconductor package including chip paddle and leads | |
JPH0719859B2 (ja) | Icカード用モジュールの製造方法 | |
TWI249834B (en) | Semiconductor device and its manufacturing method | |
JP3495566B2 (ja) | 半導体装置 | |
JPS58178544A (ja) | リ−ドフレ−ム | |
US5343615A (en) | Semiconductor device and a process for making same having improved leads | |
KR100537893B1 (ko) | 리드 프레임과 이를 이용한 적층 칩 패키지 | |
JPS59227148A (ja) | 集積回路用リ−ドフレ−ム | |
JP4569048B2 (ja) | 面実装型半導体パッケージおよびその製造方法 | |
KR100290783B1 (ko) | 반도체 패키지 | |
KR100252862B1 (ko) | 반도체 패키지 및 그의 제조방법 | |
KR100253708B1 (ko) | 반도체 패키지 및 그 제조방법 | |
JPS6334510B2 (ja) | ||
JPH0595018A (ja) | 半導体装置の製造方法 |