JPS59227148A - 集積回路用リ−ドフレ−ム - Google Patents
集積回路用リ−ドフレ−ムInfo
- Publication number
- JPS59227148A JPS59227148A JP58101318A JP10131883A JPS59227148A JP S59227148 A JPS59227148 A JP S59227148A JP 58101318 A JP58101318 A JP 58101318A JP 10131883 A JP10131883 A JP 10131883A JP S59227148 A JPS59227148 A JP S59227148A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- integrated circuit
- resin
- chip
- leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は集積回路用リードフレームに関する。
近年電子回路の代名詞的存在となった集積回路は、半導
体素子等により構成されたＩＣチップ、このＩＣチップ
の端子を外部に接続するため及び集積回路を機械的に支
持するためのリード、ならびにＩＣチップの封止および
ＩＣチップとリードとの接続部分の封止、さらに集積回
路全体のハウジングとしてのパッケージから１．仁って
いる。。
体素子等により構成されたＩＣチップ、このＩＣチップ
の端子を外部に接続するため及び集積回路を機械的に支
持するためのリード、ならびにＩＣチップの封止および
ＩＣチップとリードとの接続部分の封止、さらに集積回
路全体のハウジングとしてのパッケージから１．仁って
いる。。
このパッケージには樹脂タイプのものと＋＝ラミツクタ
イプのものがあり、まず樹脂タイプのものは第１図また
は第２図に示すよ５な構造とｔｃつている。第１図（ａ
） 、 （ｂ）のものはデュ°アルインラインパッケー
ジ（ＤＩＰ）と呼ばれ、ＩＣチップ１をリードフレーム
２上に設置してＩＣチップの端子とリードフレーム２の
リードとをワイヤボンディングした上でＩＣチップｌお
よびＩＣチップｌとリードとの接続部分を樹脂モールド
３により封止してなる。また第２図のものはフラツドノ
くツケージと呼ばれ、リードフレーム２のリードか平面
内に引き出されている。
イプのものがあり、まず樹脂タイプのものは第１図また
は第２図に示すよ５な構造とｔｃつている。第１図（ａ
） 、 （ｂ）のものはデュ°アルインラインパッケー
ジ（ＤＩＰ）と呼ばれ、ＩＣチップ１をリードフレーム
２上に設置してＩＣチップの端子とリードフレーム２の
リードとをワイヤボンディングした上でＩＣチップｌお
よびＩＣチップｌとリードとの接続部分を樹脂モールド
３により封止してなる。また第２図のものはフラツドノ
くツケージと呼ばれ、リードフレーム２のリードか平面
内に引き出されている。
これらは倒れも第３図に示す多連型のリードフレーム２
を用いて製造される。このリードフレーム２は多数の集
積回路を一括製造するために一点鎖線で囲んだ部分を１
単位とする多数のユニットを持っており、各ユニット毎
にＩＣチップを設置し、ワイヤボンディングを施し、更
に樹脂モールドした後に一点鎖線部分で切断し、集積回
路を形成する。
を用いて製造される。このリードフレーム２は多数の集
積回路を一括製造するために一点鎖線で囲んだ部分を１
単位とする多数のユニットを持っており、各ユニット毎
にＩＣチップを設置し、ワイヤボンディングを施し、更
に樹脂モールドした後に一点鎖線部分で切断し、集積回
路を形成する。
一方セラミックタイプのものは第４図ｔａ） ｅ ＜ｂ
）に示すように、ＩＣチップ１をセラミック基板４上に
設置してＩＣチップ１の端子をセラミック基板４０周縁
に設けたメタライズ電極５にワイヤボンディングし蓋６
を被せてなるものである。
）に示すように、ＩＣチップ１をセラミック基板４上に
設置してＩＣチップ１の端子をセラミック基板４０周縁
に設けたメタライズ電極５にワイヤボンディングし蓋６
を被せてなるものである。
これら樹脂タイプおよびセラミックタイプの集積回路は
それぞれ一長一短があるが、コスト的に見た場合には樹
脂タイプのものが遥かに利用し易い。
それぞれ一長一短があるが、コスト的に見た場合には樹
脂タイプのものが遥かに利用し易い。
しかしながら、樹脂タイプのものはリードが集積回路の
側方に出るため、いくつかの集積回路を所定平面領域内
に並置しようとする場合に実装密度が上げられないとい
う欠点がある。
側方に出るため、いくつかの集積回路を所定平面領域内
に並置しようとする場合に実装密度が上げられないとい
う欠点がある。
本発明は上述の点を考慮してなされたもので、リードを
集積回路の頂面、底面の少くとも一方に設は得る樹脂モ
ールド型集積回路用のリードフレームを提供するもので
ある。
集積回路の頂面、底面の少くとも一方に設は得る樹脂モ
ールド型集積回路用のリードフレームを提供するもので
ある。
以下第５図乃至第１３図を参照して本発明を実施例につ
き説明する。
き説明する。
第５図は本発明の一実施例の平面図であり、ＣＬは第３
図の１点鎖線に対応する切断線であり、この切断線ＣＬ
間の部分に１つの集積回路を構成するための一要素が設
けられている。
図の１点鎖線に対応する切断線であり、この切断線ＣＬ
間の部分に１つの集積回路を構成するための一要素が設
けられている。
すなわち中央部にＩＣチップ１を設置するためのＩＣチ
ップマウント部２ａが設けられ、このマウント部２ａを
取囲んでリード２ｂが８個設けられている。リード２１
）の１つはマウント部２ａに連結されている。そして、
各リー ド２＋）の中央部には端子２Ｃ７！ｌ″−設げ
られている。この端子２Ｃはリードフレーム２の平面に
対し垂直方向に突出していて、後に樹脂モールド３が施
された状態で樹脂表面から露出するようになっている。
ップマウント部２ａが設けられ、このマウント部２ａを
取囲んでリード２ｂが８個設けられている。リード２１
）の１つはマウント部２ａに連結されている。そして、
各リー ド２＋）の中央部には端子２Ｃ７！ｌ″−設げ
られている。この端子２Ｃはリードフレーム２の平面に
対し垂直方向に突出していて、後に樹脂モールド３が施
された状態で樹脂表面から露出するようになっている。
なお、リード２ｂにおける端子２Ｃ近傍位置に設けられ
た小孔は樹脂モールド時に樹脂が入り込み、リード２ｂ
と樹脂モールド３とを強固に固定する機能を果す。
た小孔は樹脂モールド時に樹脂が入り込み、リード２ｂ
と樹脂モールド３とを強固に固定する機能を果す。
第６図（Ｒ） ｅ （ｂ） ＃ （Ｃ）は第５図のリー
ドフレームを用いて構成した集積回路の側断面形状を示
したもので、同図（ａ）は端子Ｃが樹脂モールド３の樹
脂表面から突出した例、同図（ｂ）は端子Ｃが樹脂表面
と同一面をなす場合、同図（Ｃ）は端子Ｃが樹脂表面よ
り窪んでいる場合をそれぞれ示している。各場合とも端
子２Ｃの表面に金メッキ等を施してお（ことが好ましい
。
ドフレームを用いて構成した集積回路の側断面形状を示
したもので、同図（ａ）は端子Ｃが樹脂モールド３の樹
脂表面から突出した例、同図（ｂ）は端子Ｃが樹脂表面
と同一面をなす場合、同図（Ｃ）は端子Ｃが樹脂表面よ
り窪んでいる場合をそれぞれ示している。各場合とも端
子２Ｃの表面に金メッキ等を施してお（ことが好ましい
。
これら各場合とも■ｑデツプ１はリードフレーム２に対
し端子２Ｃと反対側に設けである。これは、ＩＣチップ
ｌを端子２Ｃと同一側に設けた場合、端子２Ｃの突出寸
法をＩＣチップ１の高さよりも犬としなければならず、
それにはリードフレーム２の板厚をかなり大にする等の
対策が必要なためである。したがって、マウント部２ａ
を１１−ド２ｂより一段下げる等のＩＣチップｊの頂部
がより低くなる手段を講じるか、あるいは端子２Ｃをリ
ードフレーム２とは別個に製作し、リードフレーム２上
に付着させる方法を採るかすれば、ＩＣチップ１と端子
２Ｃとをリードフレーム２０同一側に配しても差支えな
い。
し端子２Ｃと反対側に設けである。これは、ＩＣチップ
ｌを端子２Ｃと同一側に設けた場合、端子２Ｃの突出寸
法をＩＣチップ１の高さよりも犬としなければならず、
それにはリードフレーム２の板厚をかなり大にする等の
対策が必要なためである。したがって、マウント部２ａ
を１１−ド２ｂより一段下げる等のＩＣチップｊの頂部
がより低くなる手段を講じるか、あるいは端子２Ｃをリ
ードフレーム２とは別個に製作し、リードフレーム２上
に付着させる方法を採るかすれば、ＩＣチップ１と端子
２Ｃとをリードフレーム２０同一側に配しても差支えな
い。
第７図１８）〜（ｄ）は第６図に示した端子部２ｃを構
成する一方法の工程を示したもので、この場合エツチン
グ法によっている。
成する一方法の工程を示したもので、この場合エツチン
グ法によっている。
まず同図（ａ）に示すように、所定厚たとえば旧〜０．
２朋厚の鉄・ニッケル合金（鉄５８チ、ニッケル４２チ
）の板１１を脱脂、水洗、乾燥した後に、その両面にカ
ゼイン系ネガ型のホトレジスト１２を塗布Ｌ 乾燥ｆる
。ホトレジスト１２はたとえば富士薬品工業社製ル゛Ｒ
−１５を用いる。
２朋厚の鉄・ニッケル合金（鉄５８チ、ニッケル４２チ
）の板１１を脱脂、水洗、乾燥した後に、その両面にカ
ゼイン系ネガ型のホトレジスト１２を塗布Ｌ 乾燥ｆる
。ホトレジスト１２はたとえば富士薬品工業社製ル゛Ｒ
−１５を用いる。
次いで同図（ｂ）に示すように、インナーリード側の第
１厚版１３および端子２ｃ （第６図）用突起部側の第
２Ｊｉ版１４を、合金板１１の表裏に配置してホトレジ
ストの塗膜１２に第１厚版およびｆ、 ２厚版のパター
ンを焼付けた。
１厚版１３および端子２ｃ （第６図）用突起部側の第
２Ｊｉ版１４を、合金板１１の表裏に配置してホトレジ
ストの塗膜１２に第１厚版およびｆ、 ２厚版のパター
ンを焼付けた。
これを現像、乾燥すると同図（Ｃ）に示すようにパター
ン１５が形成される。そこで、合金板１１０表、裏から
同時に塩化第２鉄水溶液（ボーメ度４０〜４５、液温５
０〜６５℃）を５分間スプレィすると合金板１１は破線
で示す領域まで腐食除去される。この除去部分の残部の
厚みは合金板１１の厚みの半分程度である。
ン１５が形成される。そこで、合金板１１０表、裏から
同時に塩化第２鉄水溶液（ボーメ度４０〜４５、液温５
０〜６５℃）を５分間スプレィすると合金板１１は破線
で示す領域まで腐食除去される。この除去部分の残部の
厚みは合金板１１の厚みの半分程度である。
この後、合金板１１を３０％水酸化ナトリウム水溶液（
ｉ温８０〜γ）℃）に３分間浸漬してホトレジスト膜を
溶解除去した土で水洗、乾燥し、同図（ｄ）に示すよう
な突起部１６を有するリードフレーム２が完成する。
ｉ温８０〜γ）℃）に３分間浸漬してホトレジスト膜を
溶解除去した土で水洗、乾燥し、同図（ｄ）に示すよう
な突起部１６を有するリードフレーム２が完成する。
このエツチング法による方法の外に、印刷によっても同
様のリードフレームを構成できる。印刷は例えばシルク
スクリーン印刷等の盛上げ印刷が適当である。
様のリードフレームを構成できる。印刷は例えばシルク
スクリーン印刷等の盛上げ印刷が適当である。
第８図は第７図の工程により製作したリードフレーム２
を更に加工しより優れた特性を持たせたものである。
を更に加工しより優れた特性を持たせたものである。
すなわち、リードフレーム２の素拐が銅合金たとえばコ
バールの場合幾分軟かいことを考慮して端子２Ｃの頂面
にニッケルメッキを施して剛性を持たせ、このニッケル
メッキ層の上に金メッキを施す。一方、ボンディング部
分にも金メッオを飽す。これにより電気的特性は勿論、
機械的強度も優れたものとなる。
バールの場合幾分軟かいことを考慮して端子２Ｃの頂面
にニッケルメッキを施して剛性を持たせ、このニッケル
メッキ層の上に金メッキを施す。一方、ボンディング部
分にも金メッオを飽す。これにより電気的特性は勿論、
機械的強度も優れたものとなる。
第９図は上述のワイヤボンディング法によるＩＣチップ
とリードとの接続と異なりキーヤングボンディング法に
より接続を行う場合のリードフレーム形状を示したもの
である。この場合、ＩＣチップ１の端子は直接リード２
ｂＫ接続されるため、リード２１′）のＩＣチップ寄り
先端がＩＣチップ１の端子に位置合わせできるよりに屈
曲され且つ尖っている。他は第５図の場合と同じで力）
る。
とリードとの接続と異なりキーヤングボンディング法に
より接続を行う場合のリードフレーム形状を示したもの
である。この場合、ＩＣチップ１の端子は直接リード２
ｂＫ接続されるため、リード２１′）のＩＣチップ寄り
先端がＩＣチップ１の端子に位置合わせできるよりに屈
曲され且つ尖っている。他は第５図の場合と同じで力）
る。
第１０図１ａ） Ｉ （ｌＪ）および第１１図（”）
＊ （”）はｇＰ、９図のリードフレームを用いギーＶ
ングボンデイングによりＩＣチップ１とリード２ｂとを
接続した例を示しており、第１Ｏ図の場合は端子２Ｃが
樹脂モールド３の樹脂表面から突出し１こψ１４．第１
１図の場合は同一面をなす例である。図示しないが第６
図（Ｃ）の例のように端子２Ｃが樹脂表面より窪んだも
のも勿論可能である。
＊ （”）はｇＰ、９図のリードフレームを用いギーＶ
ングボンデイングによりＩＣチップ１とリード２ｂとを
接続した例を示しており、第１Ｏ図の場合は端子２Ｃが
樹脂モールド３の樹脂表面から突出し１こψ１４．第１
１図の場合は同一面をなす例である。図示しないが第６
図（Ｃ）の例のように端子２Ｃが樹脂表面より窪んだも
のも勿論可能である。
第１２図（ａ） 、 （ｂ）はリードフレーム２を折曲
げ成形することにより端子２Ｃを形成した場合の集積回
路の側断面形状を示したもので、同図（ａ）が端子２Ｃ
の突出したもの、同図（Ｉ））が端子２Ｃが突出しない
ものを示している。
げ成形することにより端子２Ｃを形成した場合の集積回
路の側断面形状を示したもので、同図（ａ）が端子２Ｃ
の突出したもの、同図（Ｉ））が端子２Ｃが突出しない
ものを示している。
第１３図（ａ） 、 （ｂ）は本発明に係るリードフレ
ームを用いて製作した集積回路の外観形状を示したもの
で、同図（Ｒ１＆Ｘ ＩＪ−ド２ｂの樹脂モールド側方
への突出部分を切断したもの、同図（ｂ）は適当の長さ
だけり−ド２ｂを残したものを示している。これらは何
れも外部回路等との接続を端子２Ｃにより行うからり−
ド２ｂの長さはせいぜい集積回路を固定するために必要
な程度でよく、また固定を接着等の他の手段によって行
うことにより集積回路の実装密度を向上し得る。
ームを用いて製作した集積回路の外観形状を示したもの
で、同図（Ｒ１＆Ｘ ＩＪ−ド２ｂの樹脂モールド側方
への突出部分を切断したもの、同図（ｂ）は適当の長さ
だけり−ド２ｂを残したものを示している。これらは何
れも外部回路等との接続を端子２Ｃにより行うからり−
ド２ｂの長さはせいぜい集積回路を固定するために必要
な程度でよく、また固定を接着等の他の手段によって行
うことにより集積回路の実装密度を向上し得る。
本発明は上述のように、リードを集積回路の頂面とか底
面に設は得るようなリードフレームを提供するものであ
るから、このリードフレームを用いて集積回路を製造す
れば実装密度の高い集積回路を提供することができる。
面に設は得るようなリードフレームを提供するものであ
るから、このリードフレームを用いて集積回路を製造す
れば実装密度の高い集積回路を提供することができる。
特にＩＣカードと呼ばれるプラスチックカードに集積回
路を塔載した銀行カード、クレジットカード等に用いる
集積回路としては外部端子がそのまま取出せる点で極め
て好都合である。
路を塔載した銀行カード、クレジットカード等に用いる
集積回路としては外部端子がそのまま取出せる点で極め
て好都合である。
第１図（ａ） 、 （ｂ）および第２図は従来の樹脂タ
イプパッケージによる集積回路の構造を示す説明図、第
３図は樹脂タイプ集積回路に用いられるリードフレーム
の平面図、第４図（、Ｉ） 、 （＋３）は従来のセラ
ミックタイプ集積回路の構造を示す説明図、第５図は本
発明に係るワイヤボンディング用リードフレームの一例
を示す平面図、第６図（ａ） Ｉ （ｂ） Ｉ （ｅ）
は第５図のリードフレームを用いて構成した集積回路の
側断面図、第７図（ａ）〜（ｄ）は本発明に係るリード
フレームの製造工程を示す図、第８図は第７図の工程等
により製作されたリードフレームを更に加工して得られ
るリー ドフレームの構造を示す側断面図、第９図は本
発明に係るギヤングボンディング用リードフレームの例
を示ず平面図、第１θ図（ａ）、（ｂ）および第１１図
（ａ） 、 （ｂ）はギヤングボンディング法による集
積回路の例を示す側断面図および平面図、第１２図（ａ
） 、 （ｂ）は本発明に係る他のリードフレームを用
いた集積回路の側断面図、第１３図（、Ｉ） 、 （ｂ
）は本発明に係るリードフレームを用いて構成した集積
回路の外観形状を示ず図である。 １・・・ＩＣチップ、２・・・リードフレーム、２ａ・
・・ＩＣブーツブマウント部、２ｂ・・・リード、２ｃ
・・・端子、３・・・樹脂モールド、４・・・セラミッ
ク基板、５・・・メタライズ電極、６・・・蓋、１１・
・・合金板、１２・・・ホトレジスト、１３ 、１４・
・・原版、１５・・・パターン、１６・・・突起部。 出願人代理人 猪 股 清 第１０図 （ａ） Ｃ （ｂ） ｒ 第１１図 （ａ） Ｃ （ｂ） Ｃ 手続補正書 昭和閏年７月２日 特許庁長官 若 杉 和 夫 殿 １、事件の表示 昭和閏年７月２日１０１３１８号 ２、発明の名称 集積回路用リードフレーム ３、補正をする者 事件との関係 特許出願人 （２８９）大日本印刷株式会社 ７、補正の対象 明細書および図面 ８、補正の内容
イプパッケージによる集積回路の構造を示す説明図、第
３図は樹脂タイプ集積回路に用いられるリードフレーム
の平面図、第４図（、Ｉ） 、 （＋３）は従来のセラ
ミックタイプ集積回路の構造を示す説明図、第５図は本
発明に係るワイヤボンディング用リードフレームの一例
を示す平面図、第６図（ａ） Ｉ （ｂ） Ｉ （ｅ）
は第５図のリードフレームを用いて構成した集積回路の
側断面図、第７図（ａ）〜（ｄ）は本発明に係るリード
フレームの製造工程を示す図、第８図は第７図の工程等
により製作されたリードフレームを更に加工して得られ
るリー ドフレームの構造を示す側断面図、第９図は本
発明に係るギヤングボンディング用リードフレームの例
を示ず平面図、第１θ図（ａ）、（ｂ）および第１１図
（ａ） 、 （ｂ）はギヤングボンディング法による集
積回路の例を示す側断面図および平面図、第１２図（ａ
） 、 （ｂ）は本発明に係る他のリードフレームを用
いた集積回路の側断面図、第１３図（、Ｉ） 、 （ｂ
）は本発明に係るリードフレームを用いて構成した集積
回路の外観形状を示ず図である。 １・・・ＩＣチップ、２・・・リードフレーム、２ａ・
・・ＩＣブーツブマウント部、２ｂ・・・リード、２ｃ
・・・端子、３・・・樹脂モールド、４・・・セラミッ
ク基板、５・・・メタライズ電極、６・・・蓋、１１・
・・合金板、１２・・・ホトレジスト、１３ 、１４・
・・原版、１５・・・パターン、１６・・・突起部。 出願人代理人 猪 股 清 第１０図 （ａ） Ｃ （ｂ） ｒ 第１１図 （ａ） Ｃ （ｂ） Ｃ 手続補正書 昭和閏年７月２日 特許庁長官 若 杉 和 夫 殿 １、事件の表示 昭和閏年７月２日１０１３１８号 ２、発明の名称 集積回路用リードフレーム ３、補正をする者 事件との関係 特許出願人 （２８９）大日本印刷株式会社 ７、補正の対象 明細書および図面 ８、補正の内容
Claims (1)
- 【特許請求の範囲】 １、ＩＣチップが接続された上で樹脂モールドされ、次
いで不要部分が切断されることにより集積回路のリード
を形成する樹脂モールド型集積回路用リードフレームに
おいて、前記リードの樹脂封入される部分に、前記樹脂
モールド表面に露出するような突出部を設けたことを特
徴とする集積回路用リードフレーム。 ２、特許請求の範囲第１項記載のリードフレームにおい
て、前記突出部の樹脂モールド表面露出部は金メッキ層
で被われてなる集積回路用リードフレーム。 ３、特許請求の範囲第１項記載のリードフレームにおい
て、前記突出部の樹脂モールド表面露出部はニッケルメ
ッキ層および金メッキ層の２層メッキ層で被われてなる
集積回路用リードフレーム。 ４、特許請求の範囲第１項記載のリードフレームにおい
て、自■己リードフレームはワイーヤボンデングにより
ＩＣチップと接続される構造である集積回路用リードフ
レーム。 ５、特許請求の範囲第１項記載のリードフレームにおい
て、前記リードフレームはギヤングボンディングにより
ＩＣチップと接続される構造である集積回路用リードフ
レーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58101318A JPS59227148A (ja) | 1983-06-07 | 1983-06-07 | 集積回路用リ−ドフレ−ム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58101318A JPS59227148A (ja) | 1983-06-07 | 1983-06-07 | 集積回路用リ−ドフレ−ム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59227148A true JPS59227148A (ja) | 1984-12-20 |
Family
ID=14297458
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58101318A Pending JPS59227148A (ja) | 1983-06-07 | 1983-06-07 | 集積回路用リ−ドフレ−ム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59227148A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63204751A (ja) * | 1987-02-20 | 1988-08-24 | Toshiba Corp | リ−ドフレ−ムおよびこれを用いた半導体装置並びにこの半導体装置の製造方法 |
| JP2012165029A (ja) * | 2000-03-13 | 2012-08-30 | Dainippon Printing Co Ltd | 回路部材の製造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5025466B2 (ja) * | 1972-12-01 | 1975-08-23 | ||
| JPS525988A (en) * | 1975-07-03 | 1977-01-18 | Toshiba Corp | Lamp discharging metallic fumes |
| JPS57176751A (en) * | 1981-04-22 | 1982-10-30 | Toshiba Corp | Semiconductor device |
-
1983
- 1983-06-07 JP JP58101318A patent/JPS59227148A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5025466B2 (ja) * | 1972-12-01 | 1975-08-23 | ||
| JPS525988A (en) * | 1975-07-03 | 1977-01-18 | Toshiba Corp | Lamp discharging metallic fumes |
| JPS57176751A (en) * | 1981-04-22 | 1982-10-30 | Toshiba Corp | Semiconductor device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63204751A (ja) * | 1987-02-20 | 1988-08-24 | Toshiba Corp | リ−ドフレ−ムおよびこれを用いた半導体装置並びにこの半導体装置の製造方法 |
| JP2012165029A (ja) * | 2000-03-13 | 2012-08-30 | Dainippon Printing Co Ltd | 回路部材の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3609737B2 (ja) | 回路装置の製造方法 | |
| JPS59227143A (ja) | 集積回路パツケ−ジ | |
| US6800508B2 (en) | Semiconductor device, its manufacturing method and electrodeposition frame | |
| US7176062B1 (en) | Lead-frame method and assembly for interconnecting circuits within a circuit module | |
| TW486920B (en) | Electric circuit device and method for making the same | |
| JP3963655B2 (ja) | 回路装置の製造方法 | |
| JPH05129473A (ja) | 樹脂封止表面実装型半導体装置 | |
| JP2000294719A (ja) | リードフレームおよびそれを用いた半導体装置ならびにその製造方法 | |
| WO2003030259A1 (fr) | Dispositif semi-conducteur et son procede de fabrication | |
| JP6917010B2 (ja) | 半導体装置およびその製造方法 | |
| JP2000091488A (ja) | 樹脂封止型半導体装置とそれに用いられる回路部材 | |
| JP3561683B2 (ja) | 回路装置の製造方法 | |
| JPH11163024A (ja) | 半導体装置とこれを組み立てるためのリードフレーム、及び半導体装置の製造方法 | |
| JPS59227148A (ja) | 集積回路用リ−ドフレ−ム | |
| JPH0997868A (ja) | リードフレーム部材及びその製造方法 | |
| JPH01208847A (ja) | 集積回路装置 | |
| JP3992877B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP3568249B2 (ja) | 半導体装置及びそれに使用されるチップキャリアの製造方法 | |
| JP2654032B2 (ja) | 半導体ｉｃ装置の製造方法 | |
| JP3569642B2 (ja) | 半導体装置用キャリア基板及びその製造方法及び半導体装置の製造方法 | |
| KR100643333B1 (ko) | 초박막 금속 반사컵을 가지는 발광다이오드 패키지 및 그제조방법 | |
| JP2609863B2 (ja) | Ｉｃカード用リードフレーム | |
| JP3884552B2 (ja) | 半導体装置とそれに用いられる回路部材および半導体装置の製造方法 | |
| JPS6030105B2 (ja) | 表面処理方法 | |
| JP3778783B2 (ja) | 回路装置およびその製造方法 |