JPS63204751A - リ−ドフレ−ムおよびこれを用いた半導体装置並びにこの半導体装置の製造方法 - Google Patents

リ−ドフレ−ムおよびこれを用いた半導体装置並びにこの半導体装置の製造方法

Info

Publication number
JPS63204751A
JPS63204751A JP62037316A JP3731687A JPS63204751A JP S63204751 A JPS63204751 A JP S63204751A JP 62037316 A JP62037316 A JP 62037316A JP 3731687 A JP3731687 A JP 3731687A JP S63204751 A JPS63204751 A JP S63204751A
Authority
JP
Japan
Prior art keywords
lead
external
frame
semiconductor device
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62037316A
Other languages
English (en)
Other versions
JPH0831556B2 (ja
Inventor
Masamichi Shindo
進藤　政道
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP62037316A priority Critical patent/JPH0831556B2/ja
Priority to KR1019880001744A priority patent/KR910000018B1/ko
Priority to EP88301405A priority patent/EP0279683A3/en
Publication of JPS63204751A publication Critical patent/JPS63204751A/ja
Publication of JPH0831556B2 publication Critical patent/JPH0831556B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H05K3/3426—Leaded components characterised by the leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明はリードフレームに関するもので、特にピン数の
多い表面実装用の半導体パッケージに用いられるもので
ある。また本発明はこのリードフレームを用いた半導体
装置およびその製造方法に関する。
（従来の技術） 従来多用されている半導体パッケージのうち表面実装用
のものとしてはフラットバックおよびＰＬＣＣ（Ｐｔａ
ｓｔｉｃ　　ＬｅａｄｅｄＣｈｉｐ　　Ｃａｒｒｉｅｒ
）等が知られている。
フラットバックはパッケージの周囲からまず横方向に延
出し、続いて下方に曲り、さらに再び横方向に曲がるよ
うに成形された、ガチョウの羽根状（ガルウィング）の
外部リードを有するものであり、このガルウィングリー
ドはモールド後に外部リード先端部を枠体より切断し、
プレス等により形成する。
また、ＰＬＣＣはパッケージの周囲から下方に延び下端
部で円弧を描いて曲げられたいわゆるＪリードと称され
る外部リードを有するものであり、この場合も外部リー
ド先端部を枠体から切断した後に形成される。
第９図はこれらフラットバックおよびＰＬＣＣで用いら
れるリードフレームの平面図であって、枠体１の中央部
に半導チップを搭載するためのベッド２がタイバー３に
より枠体１に支持されて位置しており、ベッド部２の周
囲には内部リード４が放射状に配設されている。この内
部リード４の延長部は外部リード５をなしており、その
先端は枠体１に結合されている。また、内部リードの変
形を防止するために外部リードの一部がダムバー６によ
って枠体１に固定されている。
このようなリードフレームでは外部リードが枠体１とダ
ムバー６により支持されているため、外部リードの成形
を行うためには外部リードの先端を枠体１から切離す必
要があり、この結果逆に外部リードの成形の際には外部
リードの先端部が自由に移動できる状態となっている。
（発明が解決しようとする問題点） このように、従来のリードフレームの場合、各外部リー
ドはその先端部でリードフレーム枠体に固定されている
ため樹脂封止後外部リード先端部を枠体から切離した後
でなければ外部リードの成形を行うことができない。こ
のため、枠体を切離した後の成形時およびこれに先立っ
て行われるはんだ付は性向上のためのはんだめっき等の
作業時、並びにハンドリング時に小さな外力で変形が生
じ、ユーザの要求するリードピッチ等についての仕様を
満足することが非常に困難となっている。このため、ガ
ルウィングリードの場合にはリードピッチが０．６５ｍ
ｍ５４辺全体で１５０ビン程度が限界となっており、ビ
ン数の増加を妨げて高密度化の障害となっている。これ
はＪ−リードの場合でもほぼ同じであるが、外部リード
を内方へ曲げるため外力の影響を受けにくい反面、外部
リードをより大きく変形させるためビン数は更に少なく
なっている。
本発明はこのような問題点を解決するためなされたもの
で、高密度の樹脂封止型半導体装置に最適なリードフレ
ームおよびこれを用いた半導体装置ならびにその製造方
法を提供することを目的とする。
〔発明の構成〕
（問題点を解決するための手段） 本発明にかかるリードフレームによれば、半導体チップ
搭載領域の周囲に放射状に配設された内部リード部と、
この内部リード部の外方に延びた外部リード部と、これ
ら各部を安定的に支持する枠体とを備え、外部リードの
先端部が前記半導体チップの一辺に対応した単位で枠体
からは離隔した位置で連結されたことを特徴としている
。
また、本発明によればリードフレーム中央部に半導体チ
ップを搭載し取付用の外部リードが露出るように樹脂封
止された半導体装置において、外部リードの環中部分が
接合用の所定形状をなしており、その内方部分および先
端部分が対土用樹脂内に埋め込まれていることを特徴と
している。
さらに本発明にかかる半導体装置の製造方法によれば、
半導体チップ搭載領域の周囲に放射状に配設された内部
リード部と、この内部リード部の外方に延びた外部リー
ド部と、これら各部を安定的に支持する枠体とを備え、
外部リードの先端部が半導体チップの一辺に対応した単
位で枠体からは離隔した位置で連結されたリードフレー
ムを用いて半導体チップを搭載する工程と、内部リード
と半導体チップ間の配線を行う工程と、樹脂封止を行う
工程と、樹脂部より突出した外部リードを必要に応じ表
面処理する工程と、外部リードの先端部の連結部分を切
断する工程とを備えたことを特徴としている。
（作　用） 本発明にかかるリードフレームによれば、外部リードの
先端部がリードフレーム枠から離れた位置で連結されて
いるため、樹脂封止に先立ってリード部のみを成形する
ことができ、しかもリード先端部の切断は最後に行えば
十分であるから、外力によるリード変形、ピッチ誤差の
増加を招くことがない。
また、本発明にかかる半導体装置においては外部リード
は取付部を除いて封止樹脂内に埋め込まれているので、
取扱い時等に外部リード先端のピッチ変動やリード変形
等を招かない。
さらに、本発明にかかる半導体装置の製造方法は上述し
たように製造が行われるので製造時にリード変形やピッ
チ誤差を招かない。
（実施例） 以下、図面を参照して本発明の実施例を詳細に説明する
。
第１図は本発明にかかるリードフレームの構成を示す平
面図である。同図によれば外部リード５の先端部は枠体
１より離れており、ベッド部２の各辺に対応した単位で
連結部材７により連結されていることと、ダムバーを欠
いて代わりに各辺の両端のリードが枠体１に連結部材８
で連結されている点が従来のリードフレームと異なる点
である。
この様なリードフレームにおいては外部リードの先端部
が枠体１から離れているので、ベッド部への半導体チッ
プの搭載に先立って外部リードの成形を行うことが可能
となる。第２図はこのような成形が行われた一例を示す
もので、ｔＪ１図のＡ−Ａ’線にそった断面を示し、外
部リード５の途中において接合用部分を形成するために
断面路コ字形状の折り曲げがなされている。同図によれ
ば、外部リードの成形がリードフレーム状態のままで可
能となることがわかる。
第３図は本発明のリードフレームの他の実施例を示すも
ので、この実施例の場合には各辺の外部リードは先端部
の他に中間部でダムバー６により枠体１に連結されてい
る点で異なる。この実施例の場合は各リードはより安定
に支持されるので各リードの変形やピッチずれをより効
果的に防止することができる。ただし、後の工程でダム
バー６を切り離す必要がある。
第４図は本発明のリードフレームのさらに他の実施例を
示すもので第１図の実施例においてベッド部２およびタ
イバー３を欠いたものである。このようなベッドレスリ
ードフレームを使用する場合には樹脂製のテープ等が半
導体チップを支持するために用いられる。そしてベッド
部をなくすことによりリード数の増加による高密度化等
の効果が期待できる。
次に本発明にかかる半導体装置の製造方法について説明
する。
第２図に示されたような上あるいは下向きに凸状にする
ような外部リードの成形が例えばプレスにより行われた
後、リードフレームの半導体チップ搭載部としてのベッ
ド部２あるいはベッドレスリードフレームのテーピング
部に半導体チップが搭載される。この搭載は合金化や導
電性接着材の塗布による公知の手法が用いられる。
次に半導体チップ上の電極とリードフレームの内部リー
ド間の配線が公知のワイヤボンディング等の技術により
行われる。
配線が完了したリードフレームは樹脂封止用の金型に載
置され、トランスファモールド法等で樹脂封止が行われ
る。
樹脂封止が完了した後、プリント板等との接合部分には
んだめっき等の表面処理が行われ、はんだ付は性の向上
等が図られる。
最後に封止樹脂体から突出している不要リードおよび連
結部材７がプレス等を用いて切離されて半導体装置が完
成する。
このような半導体装置の製造方法では工程の最後に各辺
の外部リードを連結している連結部材を切離すので、リ
ード成形、半導体チップ搭載、ワイヤボンディング、樹
脂封止、表面処理、連結部切断の各工程で外力の影響を
受けにくく、リード変形やピッチ変動を生じにくい。
このようにして完成した本発明にかかる半導体装置の状
態は第５図ないし第８図に示される。第５図ではその中
央断面図である第６図によってより明確に示されるよう
にプリント板等との接合を行う部分として下向きの凸状
に成形された外部リードの接合部の底面１２が樹脂封止
体１１の底面よりわずかに突出し、接合が容易に行なえ
るようになっている。また、この外部リード接合部付近
では樹脂が充填されていない上下貫通溝部１３が設けら
れており、接合時にはんだのフィレット形成およびはん
だ付は状態の確認が容易に行なえるようになっている。
第７図の場合には第５図の場合とは表裏が逆になり外部
リードは上側に突出するようになっているが、第５図の
場合に設けられていた貫通溝はなく、突出した外部リー
ドのすぐ下の部分にも樹脂が充填されている。この場合
第８図の左側に示すように樹脂封止体表面と接合部内面
との間に隙間がある場合と、右側に示すように接合部の
表面が樹脂封止体と接している場合の双方が考えられる
が、後者では金型の構造がより簡単になるという特徴が
ある。
このような半導体装置では外部リードの接合部分を除き
その内方部分と先端部分が封止樹脂内に埋め込まれてい
るため、取扱い時や接合工程において外部リードの変形
やピッチ変動を招かない。
ちなみに本発明のリードフレームを用いて本発明の製造
方法により製造した半導体装置ではり一ドピッチを０．
４ｍｍ以下にすることができ、これにより装置外形を大
きくすることなく２００ピン以上の高密度化を達成する
ことができた。
なお、本発明における外部リード成形はリードフレーム
がプレスで行なわれる場合には同時に行うことができ、
工程の簡略化を行うことができる。
また、第５図の状態で、各コーナ部の樹脂は省略するこ
とができ、その場合金型により簡単になる。
〔発明の効果〕
以上のように本発明にかかるリードフレームにおいては
外部リードの先端部が各辺に対応して連結され、リード
フレーム枠体には連結されていないので、リード成形を
初めとする製造工程でのリード変形およびピッチ変動を
防止することができ、リードピッチの縮小化および多ビ
ン化を高精度で行うことが可能となる。
また、本発明にかかる半導体装置は外部リードが接合部
を除き樹脂内に埋め込まれているので、堰扱い時や接合
作業時にリード変形やピッチ変動を防止でき、部品不良
の発生が減少する。
さらに、本発明にかかる半導体装置の製造方法は上述し
た高品質の半導体装置を容易に製造することを可能とす
る。
【図面の簡単な説明】
第１図は本発明にかかるリードフレームの外観を示す平
面図、第２図はリード成形を行った様子を示す断面図、
第３図および第４図は本発明の他の実施例を示す平面図
、第５図は本発明にかかる製造方法により製造された本
発明の半導体装置の一実施例の外観を示す斜視図、第６
図はその断面図、第７図は同じ方法により製造された本
発明にかかる半導体装置の他の実施例の外観を示す斜視
図、第８図はその断面図、第９図は従来のリードフレー
ムを示す平面図である。 １・・・枠体、２・・・ベッド部、３・・・タイバー、
４・・・内部リード、５・・・外部リード、６・・・ダ
ムバー、７゜８・・・連結部材、１１・・・樹脂封止体
、１２・・・接合部、１３・・・溝部。 馬　１　に 島３　図　　　　　　　昆４　圀 芭６　囚 ６８　図

Claims (1)

  1. 【特許請求の範囲】 １、半導体チップ搭載領域の周囲に放射状に配設された
    内部リード部と、この内部リード部の外方に延びた外部
    リード部と、これら各部を安定的に支持する枠体とを備
    え、前記外部リードの先端部が前記半導体チップの一辺
    に対応した単位で前記枠体からは離隔した位置で連結さ
    れたリードフレーム。 ２、半導体チップ搭載領域に前記枠体に結合されたベッ
    ド部が形成された特許請求の範囲第１項記載のリードフ
    レーム。 ３、外部リードの途中で各辺ごとに外部リードを連結す
    るダムバーが設けられたことを特徴とする特許請求の範
    囲第１項または第２項記載のリードフレーム。 ４、リードフレーム中央部に半導体チップを搭載し取付
    用の外部リードが露出するように樹脂封止された半導体
    装置において、 外部リードの途中部分が接合用の所定形状をなしており
    、その内方部分および先端部分が封止用樹脂内に埋め込
    まれていることを特徴とする半導体装置。 ５、外部リードの接合用部分が上方が開放された断面ほ
    ぼコ字形状をなしていることを特徴とする特許請求の範
    囲第４項記載の半導体装置。 ６、封止樹脂が外部リードの接合用部分上方で開口され
    た貫通溝を有していることを特徴とする特許請求の範囲
    第４項記載の半導体装置。 ７、封止樹脂表面が外部リードの接合用部分の内面と一
    致していることを特徴とする特許請求の範囲第４項記載
    の半導体装置。 ８、半導体チップ搭載領域の周囲に放射状に配設された
    内部リード部と、この内部リード部の外方に延びた外部
    リード部と、これら各部を安定的に支持する枠体とを備
    え、前記外部リードの先端部が前記半導体チップの一辺
    に対応した単位で前記枠体からは離れた位置で連結され
    たリードフレームにおける前記外部リードを所定形状に
    成形する工程と、 前記リードフレームを用いて半導体チップを搭載する工
    程と、 前記内部リードと前記半導体チップ間の配線を行う工程
    と、 樹脂封止を行う工程と、 樹脂部より突出した外部リードを必要に応じ表面処理す
    る工程と、 前記外部リードの先端部の連結部分を切断する工程とを
    備えた半導体装置の製造方法。 ９、外部リード先端部の連結部分を切断する工程がプレ
    スで行われる特許請求の範囲第８項記載の半導体装置の
    製造方法 １０、外部リードを所定形状に成形する工程が外部リー
    ドの打抜き作業と同時に行われることを特徴とする特許
    請求の範囲第８項記載の半導体装置の製造方法。
JP62037316A 1987-02-20 1987-02-20 半導体装置用リードフレーム Expired - Fee Related JPH0831556B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP62037316A JPH0831556B2 (ja) 1987-02-20 1987-02-20 半導体装置用リードフレーム
KR1019880001744A KR910000018B1 (ko) 1987-02-20 1988-02-19 리이드프레임을 갖춘 반도체장치 및 그 제조방법
EP88301405A EP0279683A3 (en) 1987-02-20 1988-02-19 Semiconductor device and method of its manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62037316A JPH0831556B2 (ja) 1987-02-20 1987-02-20 半導体装置用リードフレーム

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP4058450A Division JPH0812898B2 (ja) 1992-03-16 1992-03-16 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPS63204751A true JPS63204751A (ja) 1988-08-24
JPH0831556B2 JPH0831556B2 (ja) 1996-03-27

Family

ID=12494273

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62037316A Expired - Fee Related JPH0831556B2 (ja) 1987-02-20 1987-02-20 半導体装置用リードフレーム

Country Status (3)

Country Link
EP (1) EP0279683A3 (ja)
JP (1) JPH0831556B2 (ja)
KR (1) KR910000018B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0395664U (ja) * 1990-01-11 1991-09-30

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19639025C2 (de) * 1996-09-23 1999-10-28 Siemens Ag Chipmodul und Verfahren zur Herstellung eines Chipmoduls
CN107046110B (zh) * 2016-02-05 2023-10-10 泰科电子(上海)有限公司 用于电池模组的引线框架、引线框架组件及电池模组

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5521128A (en) * 1978-08-02 1980-02-15 Hitachi Ltd Lead frame used for semiconductor device and its assembling
JPS59227148A (ja) * 1983-06-07 1984-12-20 Dainippon Printing Co Ltd 集積回路用リ−ドフレ−ム

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4477827A (en) * 1981-02-02 1984-10-16 Northern Telecom Limited Lead frame for leaded semiconductor chip carriers

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5521128A (en) * 1978-08-02 1980-02-15 Hitachi Ltd Lead frame used for semiconductor device and its assembling
JPS59227148A (ja) * 1983-06-07 1984-12-20 Dainippon Printing Co Ltd 集積回路用リ−ドフレ−ム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0395664U (ja) * 1990-01-11 1991-09-30

Also Published As

Publication number Publication date
EP0279683A2 (en) 1988-08-24
EP0279683A3 (en) 1989-12-20
KR910000018B1 (ko) 1991-01-19
KR880010492A (ko) 1988-10-10
JPH0831556B2 (ja) 1996-03-27

Similar Documents

Publication Publication Date Title
US6541702B2 (en) Semiconductor device
JP2890662B2 (ja) 樹脂封止型半導体装置の製造方法とそれに用いるリードフレーム
JP2002198482A (ja) 半導体装置およびその製造方法
JPS63204751A (ja) リ−ドフレ−ムおよびこれを用いた半導体装置並びにこの半導体装置の製造方法
JPH0653399A (ja) 樹脂封止型半導体装置
KR100337462B1 (ko) 에어리어 어레이 범프드 반도체 패키지 몰딩금형
JPH05166964A (ja) 半導体装置
JPH04184968A (ja) 電子部品およびその製造に用いるリードフレームならびに電子部品の実装方法
KR100247908B1 (ko) 반도체장치
JP2754875B2 (ja) 半導体装置
KR100206941B1 (ko) 버틈 리드 패키지 및 그 제조방법
JP2565115B2 (ja) 集積回路パッケージ
JP3224224B2 (ja) 半導体装置の製造方法
JPH0812898B2 (ja) 半導体装置およびその製造方法
JP3853235B2 (ja) リードフレーム
JPS59189662A (ja) 樹脂封止型半導体装置
JPS622560A (ja) 樹脂封止型半導体装置
JPH01255259A (ja) 樹脂封止型半導体装置
JPH08316397A (ja) 半導体装置およびその製造方法
JPH033354A (ja) 半導体装置
JPH02139954A (ja) リードフレーム及びこれを用いた樹脂封止型半導体装置
JPS61152031A (ja) 半導体装置
JPH04174548A (ja) リードフレーム
JPH03206651A (ja) 半導体パッケージ装置
JPS63110661A (ja) 半導体集積回路用樹脂封止形パツケ−ジ

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees