JPS61152031A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS61152031A
JPS61152031A JP59272832A JP27283284A JPS61152031A JP S61152031 A JPS61152031 A JP S61152031A JP 59272832 A JP59272832 A JP 59272832A JP 27283284 A JP27283284 A JP 27283284A JP S61152031 A JPS61152031 A JP S61152031A
Authority
JP
Japan
Prior art keywords
package
leads
inner leads
semiconductor device
shows
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59272832A
Other languages
English (en)
Inventor
Toshinori Hirashima
平島　利宣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP59272832A priority Critical patent/JPS61152031A/ja
Publication of JPS61152031A publication Critical patent/JPS61152031A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は半導体装置に関し、特に高集積度の半導体集積
回路に用いて有効な技術に関する。
〔背景技術〕
半導体集積回路は、小型かつ薄型化される傾向ニ、ｌＪ
、　（ｆｌ、ｔハｒＧＡ　Ｉ　ＮＪ　　（１９８０年３
月発行、発行者株式会社日立製作、所Ｐ１５）にもミニ
スクエアパッケージとして、その−例が記載されている
。
上記パッケージは、いわゆる面実装型と呼ばれているも
のであるが、パッケージの外周囲から多数のリード（外
部接続端子）が突出した構造であり、これらのリードは
変形し易いものである。
本発明者は、半導体集積回路に関する上記技術的傾向と
上記問題点とを検討し、リードレスが可能な半導体集積
回路技術に想到した。
〔発明の目的〕
本発明の目的は、パッケージの外周囲からリードを突出
させることなく１面実装を行い得る半導体装置を提供す
ることにある。
本発明の上記ならびにその他の目的と新規な特徴は１本
明細書の記述及び添付図面から明らかになるであろう。
〔発明の概要〕
本願において開示される発明の概要を簡単に述べれば、
下記の通りである。
すなわち、インナーリードの先端部をパッケージの表面
に沿うように変形し、その先端部をもって面実装を行う
ことにより、リードレスの半導体装置を得る、という本
発明の目的を達成するものである。
〔実施例−１〕 以下、第１図及び第２図を参照して本発明を適用した半
導体装置の第１実施例を説明する。なお。
本実施例は半導体集積回路への適用例を示すものであり
、第１図は半導体集積回路（以下においてＩＣという）
の断面図、第２図は上記ＩＣの斜視図を示すものである
。
本実施例の特徴は、インナーリードをパッケージの上面
に変形したことにある。
第１図に示すように、インナーリード１，２はパッケー
ジ３内において上方に折り曲げられ、その先端部１ａ、
２ａがパッケージ３の表面と同一平面になされている。
なお、４はタブ吊りリード。
５はＩＣチップであり、上記インナーリード１゜２とＩ
Ｃチップのタブ（図示せず）とはワイヤーボンディング
されている。
上記構成によると、ＩＣの外観は第２図に示すようにな
り、パッケージ３の表面から突出するリードは無い、し
かし、先端部１ｍ、２ａを利用して面実装を行うことが
できる。また、同図に鎖線１ａ′、２ａ′で示す様に、
リードを構成してもよい。
〔実施例−２〕　　− 次に、第１図と第３図を参照して本発明の第２実施例を
説明する。
本実施例の特徴は、上記先端部１ａ、２ａを延長してパ
ッケージ３の垂直側面に沿わせたことにある。
すなわち、先端部１ａ、２ａを第１図のＡ、　Ｂに示す
如く折りまげる。この結果、先端部１ａ。
２ａはパッケージ３の表面と側面とにおいてハンダ付け
が可能になり、ハンダ付けが確実になると同時に、実装
時の自由度が向上する。
〔実施例−３〕 次に、本発明の第３実施例を第４図を参照して説明する
。
本実施例の特徴は、先端部１ａ、２ａをパッケージ３の
表面に沿わせてパッケージ３外に延長したことにある。
この構成によれば、従来同様の面実装が行いえられ、パ
ーツとしてＩＣを交換する際に便利である。
〔実施例−４〕 次に、第５図から第１Ｏ図を用いて本発明の半導体装置
を形成するプロセスについて説明する。
まず、第５図に示されるように平板状のリードフレーム
９を用意する。１０はタブ、１１．１２はインナーリー
ドを示す。
次に、第６図に示されるように、タブ下げと同時に１回
のプレスでリード１１．１２を下方にまげる。この様に
すれば、工程が増加せず、低コスト化が計れる。他の方
法としては、タブ下げを行なったあとリード１１．１２
を下方にまげる方法であり、２回のプレスで行なっても
よい。
次に、第７図で示される如にタブ１０上にベレット（Ｉ
Ｃチップ）１３を固定し、ペレット１３上に設けられた
図示しないポンディングパッドと所望のリード１１．１
２の先端とを金ワイヤ（または、　Ａｌワイヤ）１４．
１５で電気的に接続する。
次に、第８図で示すようにモールド装置の上型１６、下
型１７の間に第７図で示す様なリードフレーム９を載置
する。そして上型１６と下型１７とで形成されるキャビ
ティ１８内にゲート（図示せず）からエポキシレジンの
如き樹脂が圧入される。そして第８図の如きＩＣパッケ
ージ１９が形成される。
次に、第１０図に示されるように、リード１１゜１２の
不要部分が切断されて、ＩＣ２０が形成される。同図で
はリードの切断部分がＩＣ２０の垂直側面に沿って切断
されているが、第４図の如く切断してもよい。
〔効果〕
（１）インナーリードの先端部をパッケージの表面に沿
わせたことにより、ＩＣのリードレス化を可能にするこ
とができる。
（２）上記（１）により、リードの折れや曲がりなどが
無くなり、ＩＣの信頼度が向上する。
以上に本発明者によってなされた発明を実施例にもとづ
き具体的に説明したが、本発明は上記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることは言うまでもない。
例えば、インナーリードの曲げ方向は、第１図に仮想線
で示した如く下方でもよい。
また、インナーリードの曲げ方は、図示の如く直角に限
定されず１曲げ角度は自由に設定することができる。
〔利用分野〕
以上の説明では、主として本発明によってなされた発明
をその背景となった面実装型のＩＣに適用した場合につ
いて説明したが、それに限定されるものではなく、他の
形状の各種ＩＣに利用することができる。
【図面の簡単な説明】
第１図は本発明を適用したＩＣの第１実施例を示す断面
図を示し、 第２は上記のＩＣの斜視を示し、 第３図は本発明の第２実施例を示すＩＣの斜視図を示し
。 第４１ｉｉ！ｌは本発明の第３実施例を示すＩＣの断面
図を示す。 第５図はリードフレームの断面図を示し。 第６図はタブ下げ、リード曲げが行なわれたリードフレ
ームの断面図を示し。 第７図はペレット付け、及びワイヤボンディングされた
リードフレームの断面図を示し。 第８図はモルード装置の上型、下型にリードフレームを
載置した状態の断面図を示し、第９１！ｌは樹脂により
封止されたＩＣの断面図を示し 第１Ｏ図はリードが切断されたＩＣの断面図を示す。 １．２・・・インナーリード、ｌａ、２ａ・・・先端部
。 ３・・・パッケージ、４・・・タブ、５・・・半導体チ
ップ第　　１　　図 第　　２　　図 第　　３　　図 第　　４　　図

Claims (1)

    【特許請求の範囲】
  1. １、インナーリードの先端部がパッケージと同一表面で
    露出するように構成したことを特徴とする半導体装置。
JP59272832A 1984-12-26 1984-12-26 半導体装置 Pending JPS61152031A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59272832A JPS61152031A (ja) 1984-12-26 1984-12-26 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59272832A JPS61152031A (ja) 1984-12-26 1984-12-26 半導体装置

Publications (1)

Publication Number Publication Date
JPS61152031A true JPS61152031A (ja) 1986-07-10

Family

ID=17519389

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59272832A Pending JPS61152031A (ja) 1984-12-26 1984-12-26 半導体装置

Country Status (1)

Country Link
JP (1) JPS61152031A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5454160A (en) * 1993-12-03 1995-10-03 Ncr Corporation Apparatus and method for stacking integrated circuit devices

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5454160A (en) * 1993-12-03 1995-10-03 Ncr Corporation Apparatus and method for stacking integrated circuit devices

Similar Documents

Publication Publication Date Title
US6777262B2 (en) Method of packaging a semiconductor device having gull-wing leads with thinner end portions
JPH08222681A (ja) 樹脂封止型半導体装置
JPH09129808A (ja) 樹脂封止型半導体装置およびその製造方法
JPS61152031A (ja) 半導体装置
JPS6086851A (ja) 樹脂封止型半導体装置
KR910000018B1 (ko) 리이드프레임을 갖춘 반도체장치 및 그 제조방법
JP2000349222A (ja) リードフレーム及び半導体パッケージ
JP2001267484A (ja) 半導体装置およびその製造方法
JPH05166964A (ja) 半導体装置
JPH0653399A (ja) 樹脂封止型半導体装置
JPH08279593A (ja) 高密度実装を可能にした半導体装置
JPH02278857A (ja) 樹脂封止型半導体装置
JPS6336699Y2 (ja)
JPS63160262A (ja) リ−ドフレ−ムおよびそれを用いた半導体装置
JPH0214558A (ja) 半導体集積回路装置
JPH05291460A (ja) 樹脂封止型半導体フラットパッケージ
JPS622560A (ja) 樹脂封止型半導体装置
JPH0828447B2 (ja) 半導体装置の製造方法
JPH0685141A (ja) 半導体装置
JP2005135938A (ja) 半導体装置およびその製造方法
JP2629461B2 (ja) 樹脂封止形半導体装置
JPH04171856A (ja) 樹脂封止型半導体装置およびその製造方法
KR970008508A (ko) 반도체 패키지 및 그 제조방법
JPH01255259A (ja) 樹脂封止型半導体装置
JPH04146659A (ja) 半導体装置およびその製造方法