JPH04171856A - 樹脂封止型半導体装置およびその製造方法 - Google Patents

樹脂封止型半導体装置およびその製造方法

Info

Publication number
JPH04171856A
JPH04171856A JP30085090A JP30085090A JPH04171856A JP H04171856 A JPH04171856 A JP H04171856A JP 30085090 A JP30085090 A JP 30085090A JP 30085090 A JP30085090 A JP 30085090A JP H04171856 A JPH04171856 A JP H04171856A
Authority
JP
Japan
Prior art keywords
package
resin
semiconductor device
pins
bent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30085090A
Other languages
English (en)
Inventor
Akihiko Fujita
藤田　昭彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP30085090A priority Critical patent/JPH04171856A/ja
Publication of JPH04171856A publication Critical patent/JPH04171856A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、高密度実装が可能な樹脂封止型半導体装置お
よびその製造方法に関する。
従来の技術 近年、電子回路素子の高集積化、大規模化に相反し、半
導体パッケージは小型化、軽量化が著しく、より高密度
な実装技術が求められている。
以下、従来の樹脂封止型半導体装置の構成について説明
する。
第、５図は従来の樹脂封止型半導体装置であり、１は電
子回路を形成した半導体チップ、２はダイパッド、３は
封止樹脂、４は半導体チップｌと外部プリント基板上の
回路とを電気的に導通させるためのリードピン、５は金
属ワイヤーを示す。
発明が解決しようとする課題 このような従来の樹脂封止型半導体装置では、実装工程
においてリードつきによるプリント基板上の回路との接
触不良や、リード曲りによって他端子と接触し、ショー
ト不良を起こすといった課題があった。
本発明は上記課題を解決するもので、リードピンの曲り
やリードのうきを抑制する構造の樹脂封止型半導体装置
およびその製造方法を提供することを目的とする。
課題を解決するための手段 本発明は上記目的を達成するために、リードピンがパッ
ケージ底面より外に出て、そのパッケージに沿ってパッ
ケージ側面で上側に曲った形状を有する構成よりなる。
作用 本発明は上記構成により、リードピンの曲りやうきを抑
えることができるため、実装工程においてプリント基板
上の回路との接触不良や他のり一ドビンとの接触不良が
削減される。
実施例 以下、本発明の一実施例について図面を参照しながら説
明する。
第１図は本発明の一実施例における樹脂封止型半導体装
置の断面図を示すものである。
第１図において従来例の第５図と同一部分には同一番号
を付し説明を省略する。
すなわち本発明の特徴はリードピン１１の構造にあり、
リードピン１１がパッケージ底面より外に出てパッケー
ジに沿ってパッケージ側面で上側に曲った構造を有して
いる。
このような構造にすることにより、リードピン１１の曲
りやうきを抑えることができる。
第２図〜第４図に第１図に示す樹脂封止型半導体装置を
製造する手段としての金型の形状を示す。
すなわち第２図および第３図に示すように、下金型１２
はリードピン１１の下面にあたる各々のリードピン１１
が入るように凹部１２ａを設け、封止樹脂３がリードピ
ン１１をおおうことがないようにする。
また上金型１３はリードピン１１が曲げられる部分に凸
部１３ａがつけられ、かつ第４図に示すようにパッケー
ジの側面に、各々のリードピン１１が入るような凹部３
ａが形成されるように内面に凸部１３ｂ（第２図）が形
成しである。
発明の効果 以上の実施例から明らかなように本発明によれば、リー
ドピンがパッケージ裏面より外側に出て、そのパッケー
ジに沿ってパッケージ側面で上側に曲げられた形状を有
する構成であるから、リードピンの曲りやうきを抑える
ことができる優れた樹脂封止型半導体装置を提供できる
。
【図面の簡単な説明】
第１図は本発明の一実施例における樹脂封止型半導体装
置の断面図、第２図および第３図は本発明の樹脂封止型
半導体装置とその半導体装置を製造する金型の正面断面
図および側面断面図、第４図は同金型による封止樹脂を
リードピンの製造途中における断面図、第５図は従来の
樹脂封止型半導体装置の断面図である。 １・・・・・・半導体チップ、３・・・・・・封止樹脂
、１１・・・・・・リードピン。

Claims (2)

    【特許請求の範囲】
  1. （１）電子回路を形成した半導体チップと、その半導体
    チップと外部プリント基板上の回路とを電気的に導通さ
    せるためのリードピンと、少なくとも前記半導体チップ
    を封止する封止樹脂等からなる樹脂封止型半導体装置に
    おいて、前記リードピンがパッケージ底面より外側に出
    て、そのパッケージに沿って、パッケージ側面で上側に
    曲げられていることを特徴とする樹脂封止型半導体装置
    。
  2. （２）リードピンをパッケージ底面より外側に取り出す
    ため、その底面に出た各々のリードピンが入る凹部を上
    面に設けた下金型と、パッケージ底面より外側に出たリ
    ードピンをパッケージに沿ってパッケージ側面で上側に
    曲げ、その上側に曲ったリードピンが入るための凹部を
    形成するための凸部を内面に設けた上金型とを少なくと
    も用いることを特徴とする樹脂封止型半導体装置の製造
    方法。
JP30085090A 1990-11-05 1990-11-05 樹脂封止型半導体装置およびその製造方法 Pending JPH04171856A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30085090A JPH04171856A (ja) 1990-11-05 1990-11-05 樹脂封止型半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30085090A JPH04171856A (ja) 1990-11-05 1990-11-05 樹脂封止型半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH04171856A true JPH04171856A (ja) 1992-06-19

Family

ID=17889874

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30085090A Pending JPH04171856A (ja) 1990-11-05 1990-11-05 樹脂封止型半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPH04171856A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6169323B1 (en) 1997-02-25 2001-01-02 Oki Electric Industry Co., Ltd. Semiconductor device with improved leads

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6169323B1 (en) 1997-02-25 2001-01-02 Oki Electric Industry Co., Ltd. Semiconductor device with improved leads
EP0860877A3 (en) * 1997-02-25 2001-02-28 Oki Electric Industry Co., Ltd. Semiconductor device and method for producing thereof
EP1577944A1 (en) * 1997-02-25 2005-09-21 Oki Electric Industry Co., Ltd. Semiconductor device and method for production thereof

Similar Documents

Publication Publication Date Title
US6130115A (en) Plastic encapsulated semiconductor device and method of manufacturing the same
US6028356A (en) Plastic-packaged semiconductor integrated circuit
JPH10200039A (ja) ボトムリードフレーム及びそれを用いたボトムリード半導体パッケージ
KR19980055817A (ko) 버텀리드 반도체 패키지 및 그 제조 방법
JPH05299530A (ja) 樹脂封止半導体装置及びその製造方法
JPH04171856A (ja) 樹脂封止型半導体装置およびその製造方法
KR100338225B1 (ko) 반도체장치
JP2000513505A (ja) 集積半導体回路
JPH03177055A (ja) 半導体素子搭載用基体
US20070267756A1 (en) Integrated circuit package and multi-layer lead frame utilized
KR910000018B1 (ko) 리이드프레임을 갖춘 반도체장치 및 그 제조방법
JPS60254646A (ja) 半導体装置
JP3174238B2 (ja) 半導体装置およびその製造方法
JPS62298146A (ja) 電子装置
JP2998726B2 (ja) 半導体装置及びその製造方法
JP2003197828A (ja) 樹脂封止型半導体装置
JPH08279593A (ja) 高密度実装を可能にした半導体装置
KR100206941B1 (ko) 버틈 리드 패키지 및 그 제조방법
KR200249560Y1 (ko) 비·엘·피 및 이를 이용한 패키지 스택
JP2567987B2 (ja) 半導体集積回路
JP2000277677A (ja) リードフレーム、半導体パッケージ及びその製造方法
JP2000114415A (ja) 電子部品
KR200313831Y1 (ko) 바텀리드패키지
KR200244925Y1 (ko) 몸체삽입실장형패키지및그실장구조
JPH01255259A (ja) 樹脂封止型半導体装置