JP2567987B2 - 半導体集積回路 - Google Patents

半導体集積回路

Info

Publication number
JP2567987B2
JP2567987B2 JP2284922A JP28492290A JP2567987B2 JP 2567987 B2 JP2567987 B2 JP 2567987B2 JP 2284922 A JP2284922 A JP 2284922A JP 28492290 A JP28492290 A JP 28492290A JP 2567987 B2 JP2567987 B2 JP 2567987B2
Authority
JP
Japan
Prior art keywords
semiconductor integrated
integrated circuit
resin body
hook
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2284922A
Other languages
English (en)
Other versions
JPH04159760A (ja
Inventor
武夫 三浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Kyushu Ltd
Original Assignee
NEC Kyushu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Kyushu Ltd filed Critical NEC Kyushu Ltd
Priority to JP2284922A priority Critical patent/JP2567987B2/ja
Publication of JPH04159760A publication Critical patent/JPH04159760A/ja
Application granted granted Critical
Publication of JP2567987B2 publication Critical patent/JP2567987B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路に関し、特に表面実装型の半
導体集積回路に関する。
〔従来の技術〕
従来の例えばQFP（Quad Flat Package）,SOP（Small
Outline Package）,PLCC（Plastic Leaded Chip Carrie
r）,SOJ（Small Outline J−lead）等の表面実装型の半
導体集積回路は回路基板上に設けたパッド電極に外部リ
ードをのせ半田槽に浸して外部リードをパット電極を半
田付けしていた。
〔発明が解決しようとする課題〕
上述した従来の半導体集積回路は小ピッチ多ピン化に
伴い回路基板上に実装する場合、特に自動機による自動
実装を行なう場合には、実装位置がずれたり外部リード
の平坦性不良による半田付け不良が発生するという問題
点があった。外部リードの平坦性は100μｍ以下に要求
される場合もある。
本発明の目的は簡単な構造のパッケージにより接触不
良を防止できる半導体集積回路を提供することにある。
〔課題を解決するための手段〕 本発明の半導体集積回路は、半導体チップを封止した
樹脂体と、前記半導体チップと電気的に接続して前記樹
脂体の側面より導出し樹脂体の底面側に向けて折り曲げ
た外部リードとを有する表面実装型の半導体集積回路に
おいて、前記樹脂体の底面に設けて前記半導体集積回路
を実装する回路基板と連結し、上記外部リードを回路基
板に圧接するためのフックを有する。
〔実施例〕
次に、本発明について図面を参照して説明する。
第１図（ａ），（ｂ）は本発明の第１の実施例を示す
底面図及びＡ−Ａ′線断面図である。
第１図（ａ），（ｂ）に示すように、アイランド１に
半導体チップ２をマウントし、半導体チップ２の電極と
内部リード３との間を金属細線４で接続し、アイランド
１及び内部リード３を含んで樹脂体５で封止し、内部リ
ード３に接続して樹脂体５の外部に導出した外部リード
６を樹脂体５の底面に向けて折り曲げたPLCC（Plastic
Leaded Chip Carrier）型の半導体集積回路の底面中央
部に樹脂体５と一体化して形成したフック７を有して構
成される。
なお、フック７は樹脂体５と一体化して形成されるだ
けでなく樹脂体５の底面に可撓性を有するプラスチック
のフックと接着して取付けても良い。
第２図は本発明の半導体集積回路の実装状態を示す断
面図である。
第２図に示すように、絶縁基板８のフック７を挿入す
る開孔部９を設け、開孔部９の周囲に外部リード６の配
置に対応して設けたパッド電極10を有する配線基板の開
孔部９にフック７を挿入し外部リード６をパッド電極10
に接触させた状態でロックする。
このとき、外部リード６はフック７のロックによりパ
ッド電極10との接触位置が自動的に整合され且つ圧接さ
れているので接触不良を防ぐことができる。
次に、溶融半田槽に浸して外部リード６とパッド電極
10を半田付けする。
第３図（ａ），（ｂ）は本発明の第２の実施例を示す
平面図及び正面図である。
第３図（ａ），（ｂ）に示すように、樹脂体５の対抗
する二つの側面に導出された外部リード６を有し、樹脂
体５の四隅の下部にフック７を設けている以外は第１の
実施例と同様の構成を有しており、フック７により外部
リード６を保護できるという利点を有する。
〔発明の効果〕
以上説明したように本発明は、樹脂体の下面に回路基
板と連結するためのフックを設けることにより、回路基
板に実装する際の外部リードと回路基板のパッドとの位
置整合が容易となり、接触不良を防止できるという効果
を有する。
【図面の簡単な説明】
第１図（ａ），（ｂ）は本発明の第１の実施例を示す底
面図及びＡ−Ａ′線断面図、第２図は本発明の半導体集
積回路の実装状態を示す断面図、第３図（ａ），（ｂ）
は本発明の第２の実施例を示す平面図及び正面図であ
る。 １……アイランド、２……半導体チップ、３……内部リ
ード、４……金属細線、５……樹脂体、６……外部リー
ド、７……フック、８……絶縁基板、９……開孔部、10
……パッド電極。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】半導体チップを封止した樹脂体と、前記半
    導体チップと電気的に接続して前記樹脂体の側面より導
    出し樹脂体の底面側に向けて折り曲げた外部リードとを
    有する表面実装型の半導体集積回路において、前記樹脂
    体の底面に設けて前記半導体集積回路を実装する回路基
    板と連結し、前記外部リードを前記回路基板に圧接する
    ためのフックを有することを特徴とする半導体集積回
    路。
JP2284922A 1990-10-23 1990-10-23 半導体集積回路 Expired - Fee Related JP2567987B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2284922A JP2567987B2 (ja) 1990-10-23 1990-10-23 半導体集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2284922A JP2567987B2 (ja) 1990-10-23 1990-10-23 半導体集積回路

Publications (2)

Publication Number Publication Date
JPH04159760A JPH04159760A (ja) 1992-06-02
JP2567987B2 true JP2567987B2 (ja) 1996-12-25

Family

ID=17684797

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2284922A Expired - Fee Related JP2567987B2 (ja) 1990-10-23 1990-10-23 半導体集積回路

Country Status (1)

Country Link
JP (1) JP2567987B2 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59161851A (ja) * 1983-03-07 1984-09-12 Hitachi Tokyo Electronics Co Ltd 電子部品
JPS6236541U (ja) * 1985-08-20 1987-03-04

Also Published As

Publication number Publication date
JPH04159760A (ja) 1992-06-02

Similar Documents

Publication Publication Date Title
US5250841A (en) Semiconductor device with test-only leads
US4797787A (en) Lead frame and electronic device
JPH04167457A (ja) 半導体装置
JPH10284873A (ja) 半導体集積回路装置およびｉｃカードならびにその製造に用いるリードフレーム
JP2567987B2 (ja) 半導体集積回路
JPH01191455A (ja) 半導体装置
JP2541532B2 (ja) 半導体モジュ―ル
JPH09129796A (ja) 半導体装置
JP3173308B2 (ja) 半導体集積回路装置
JPS6141246Y2 (ja)
KR100342812B1 (ko) 접지선및전원선을구비한에어리어어레이범프드반도체패키지
JP2652222B2 (ja) 電子部品搭載用基板
JP2774566B2 (ja) 半導体装置のリードフレーム
JPS63258048A (ja) 半導体装置
JP2505359Y2 (ja) 半導体搭載用基板
JPH08279593A (ja) 高密度実装を可能にした半導体装置
KR200172710Y1 (ko) 칩 크기의 패키지
JP2001319943A (ja) 半導体装置
JPH0582947A (ja) プリント基板
JPH0214558A (ja) 半導体集積回路装置
JPH038366A (ja) 半導体装置用パッケージ
JPH042478Y2 (ja)
JPS5923432Y2 (ja) 半導体装置
JP2818700B2 (ja) 半導体装置
JPH04171856A (ja) 樹脂封止型半導体装置およびその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees