JP2818700B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2818700B2 JP2818700B2 JP3082243A JP8224391A JP2818700B2 JP 2818700 B2 JP2818700 B2 JP 2818700B2 JP 3082243 A JP3082243 A JP 3082243A JP 8224391 A JP8224391 A JP 8224391A JP 2818700 B2 JP2818700 B2 JP 2818700B2
- Authority
- JP
- Japan
- Prior art keywords
- positioning
- semiconductor device
- substrate
- package
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、クワッドフラットパ
ッケージ（ＱＦＰ）形のＩＣをピングリッドアレイ（Ｐ
ＧＡ）形の搭載基板上に装着した半導体装置に関する。
ッケージ（ＱＦＰ）形のＩＣをピングリッドアレイ（Ｐ
ＧＡ）形の搭載基板上に装着した半導体装置に関する。
【０００２】
【従来の技術】図４は、従来の半導体装置の装着前の斜
視図である。１はクワッドフラットパッケージ（ＱＦ
Ｐ）形のＩＣで、樹脂封止体からなる四角形のパッケー
ジ２の四辺に、多数のリード３が出されている。パッケ
ージ２の上面には、パッケージ２の成形の際のノックア
ウトピン跡により方向識別の位置マーク2a,2bが形成さ
れている。４はピングリッドアレイ（ＰＧＡ）形の搭載
基板で、ガラスエポキシ材などからなる基板体５には、
多数の外部ピン端子６が貫通して配列され、下方に出さ
れている。７はＩＣ１の各リード３に対応し基板体５の
上面に形成された電極パッドで、印刷配線（図示しな
い）により対応するピン端子６に接続されている。８は
ＩＣ１のパッケージ２の４隅に対応し、基板体５上面に
施された４箇所の認識マークである。
視図である。１はクワッドフラットパッケージ（ＱＦ
Ｐ）形のＩＣで、樹脂封止体からなる四角形のパッケー
ジ２の四辺に、多数のリード３が出されている。パッケ
ージ２の上面には、パッケージ２の成形の際のノックア
ウトピン跡により方向識別の位置マーク2a,2bが形成さ
れている。４はピングリッドアレイ（ＰＧＡ）形の搭載
基板で、ガラスエポキシ材などからなる基板体５には、
多数の外部ピン端子６が貫通して配列され、下方に出さ
れている。７はＩＣ１の各リード３に対応し基板体５の
上面に形成された電極パッドで、印刷配線（図示しな
い）により対応するピン端子６に接続されている。８は
ＩＣ１のパッケージ２の４隅に対応し、基板体５上面に
施された４箇所の認識マークである。
【０００３】上記ＩＣ１を搭載基板４上に装着するに
は、次のようにしていた。まず、自動組立機（図示しな
い）に認識マーク８を認識させておき、基板体５上のＩ
Ｃ搭載位置を検出させ、ＩＣ１を実装していた。
は、次のようにしていた。まず、自動組立機（図示しな
い）に認識マーク８を認識させておき、基板体５上のＩ
Ｃ搭載位置を検出させ、ＩＣ１を実装していた。
【０００４】ＩＣ１を搭載基板４上に装着した状態を、
図５及び図６に平面図及び正面図で示す。搭載基板４の
各電極パッド７上にはあらかじめ、はんだ材を付着して
あり、はんだリフロー機により加熱しＩＣ１の各リード
３下端をはんだ接合している。
図５及び図６に平面図及び正面図で示す。搭載基板４の
各電極パッド７上にはあらかじめ、はんだ材を付着して
あり、はんだリフロー機により加熱しＩＣ１の各リード
３下端をはんだ接合している。
【０００５】
【発明が解決しようとする課題】上記のような従来の半
導体装置では、基板体５に設けられた認識マーク８を認
識するための、高精度の自動組立機を使用する必要があ
った。また、認識マーク８の精度が低いと、自動組立機
が認識できず、ＩＣ１を実装できない場合があった。さ
らに、ＩＣ１を基板体５の電極パッド７上に載置後、は
んだ溶融接合する前に外部から衝撃を受けると、ＩＣ１
の位置がずれるなどの問題点があった。
導体装置では、基板体５に設けられた認識マーク８を認
識するための、高精度の自動組立機を使用する必要があ
った。また、認識マーク８の精度が低いと、自動組立機
が認識できず、ＩＣ１を実装できない場合があった。さ
らに、ＩＣ１を基板体５の電極パッド７上に載置後、は
んだ溶融接合する前に外部から衝撃を受けると、ＩＣ１
の位置がずれるなどの問題点があった。
【０００６】この発明は、上記のような問題点を解決す
るためになされたもので、高精度の自動組立機を要せ
ず、また、基板体の各電極パッド上に載せたＩＣがはん
だリフロー機に置く前に、外部からの衝撃を受けても位
置ずれすることのない、半導体装置を得ることを目的と
している。
るためになされたもので、高精度の自動組立機を要せ
ず、また、基板体の各電極パッド上に載せたＩＣがはん
だリフロー機に置く前に、外部からの衝撃を受けても位
置ずれすることのない、半導体装置を得ることを目的と
している。
【０００７】
【課題を解決するための手段】この発明にかかる半導体
装置は、搭載基板の基板体の上面に複数の位置決めピン
を突出させ、ＩＣのパッケージの下部に上記位置決めピ
ンに対応し係合する位置決め係合部を設けたものであ
る。
装置は、搭載基板の基板体の上面に複数の位置決めピン
を突出させ、ＩＣのパッケージの下部に上記位置決めピ
ンに対応し係合する位置決め係合部を設けたものであ
る。
【０００８】
【作用】この発明においては、ＩＣのパッケージの各位
置決め係合部を基板体上面の対応する各位置決めピンに
係合させて載置することにより、外部からの衝撃を受け
ても位置ずれすることなく、高精度な自動組立機を要せ
ず、人手により簡単に実装される。
置決め係合部を基板体上面の対応する各位置決めピンに
係合させて載置することにより、外部からの衝撃を受け
ても位置ずれすることなく、高精度な自動組立機を要せ
ず、人手により簡単に実装される。
【０００９】
【実施例】図１は、この発明による半導体装置の１実施
例の装着前の斜視図であり、２，2a，2b，３，５〜７は
上記従来の図４と同様である。ＱＦＰ形のＩＣ10のパッ
ケージ２の各角部の下方には、位置決め係合部12が切欠
きにより設けられている。ＰＧＡ形の搭載基板14の基板
体５には、上面に上記各係合部12に対応し、位置決めピ
ン15が突出して設けられている。この位置決めピン15
は、外部ピン端子６のうち、位置決め係合部12に対応す
る位置の分を、基板体５の上面から突出させて形成して
いる。
例の装着前の斜視図であり、２，2a，2b，３，５〜７は
上記従来の図４と同様である。ＱＦＰ形のＩＣ10のパッ
ケージ２の各角部の下方には、位置決め係合部12が切欠
きにより設けられている。ＰＧＡ形の搭載基板14の基板
体５には、上面に上記各係合部12に対応し、位置決めピ
ン15が突出して設けられている。この位置決めピン15
は、外部ピン端子６のうち、位置決め係合部12に対応す
る位置の分を、基板体５の上面から突出させて形成して
いる。
【００１０】上記ＩＣ10を搭載基板14上に装着するに
は、次のようにする。ＩＣ10の各角部の位置決め係合部
12を、搭載基板14上の対応する位置決めピン15に係合さ
せ載置する。これによりＩＣ10の各リード３の下端部は
基板体５上面の対応する各電極パッド７上になる。こう
して、ＩＣ10は外部からの衝撃があってもずれることは
ない。この状態ではんだリフロー機上で加熱し、あらか
じめ、各電極パッド７上に付着されてあった、はんだ材
を溶融させ接合する。ＩＣ10を搭載基板14上に装着して
なる半導体装置を、図２に示す。
は、次のようにする。ＩＣ10の各角部の位置決め係合部
12を、搭載基板14上の対応する位置決めピン15に係合さ
せ載置する。これによりＩＣ10の各リード３の下端部は
基板体５上面の対応する各電極パッド７上になる。こう
して、ＩＣ10は外部からの衝撃があってもずれることは
ない。この状態ではんだリフロー機上で加熱し、あらか
じめ、各電極パッド７上に付着されてあった、はんだ材
を溶融させ接合する。ＩＣ10を搭載基板14上に装着して
なる半導体装置を、図２に示す。
【００１１】図３は、この発明の第２の実施例を示すＩ
Ｃの下面からの斜視図である。ＩＣ11のパッケージ２の
下面には、４隅に円形穴からなる位置決め係合部13が設
けられている。基板体５には上面に、各係合部13に対応
し差込まれ係合する位置決めピン15が設けられてある。
Ｃの下面からの斜視図である。ＩＣ11のパッケージ２の
下面には、４隅に円形穴からなる位置決め係合部13が設
けられている。基板体５には上面に、各係合部13に対応
し差込まれ係合する位置決めピン15が設けられてある。
【００１２】なお、上記実施例では、位置決めピンとし
て、外部ピン端子６を基板体５の上面から突出させるこ
とにより設けたが、外部ピン端子６とは別に、基板体５
にピンを立込み上方に突出させ、位置決めピンとしても
よい。
て、外部ピン端子６を基板体５の上面から突出させるこ
とにより設けたが、外部ピン端子６とは別に、基板体５
にピンを立込み上方に突出させ、位置決めピンとしても
よい。
【００１３】また、上記実施例では、位置決め係合部1
2,13と位置決めピン15は、４箇所設けたが、複数箇所で
あってもよい。
2,13と位置決めピン15は、４箇所設けたが、複数箇所で
あってもよい。
【００１４】
【発明の効果】以上のように、この発明によれば、ＩＣ
パッケージの下部に複数の位置決め係合部を設け、搭載
基板の基板体の上面に、上記各位置決め係合部に対応し
て係合される複数の位置決めピンを突出して設け、パッ
ケージと基板体自体に各々係合部を形成したので、特に
別部品を用いることなしに極めて簡単な加工と組合せに
より、しかも高精度の自動組立機を要せず、ＩＣの位置
決め装着が容易にでき、設備費が低減される。また、は
んだリフロー機に載せる前に、外部から衝撃を受けて
も、ＩＣの位置ずれを生じることがなくなる。
パッケージの下部に複数の位置決め係合部を設け、搭載
基板の基板体の上面に、上記各位置決め係合部に対応し
て係合される複数の位置決めピンを突出して設け、パッ
ケージと基板体自体に各々係合部を形成したので、特に
別部品を用いることなしに極めて簡単な加工と組合せに
より、しかも高精度の自動組立機を要せず、ＩＣの位置
決め装着が容易にでき、設備費が低減される。また、は
んだリフロー機に載せる前に、外部から衝撃を受けて
も、ＩＣの位置ずれを生じることがなくなる。
【図１】この発明による半導体装置の１実施例を示す装
着前の分解斜視図である。
着前の分解斜視図である。
【図２】図１の状態からＩＣが装着されてなる半導体装
置の斜視図である。
置の斜視図である。
【図３】この発明の第２の実施例を示すＩＣの下面斜視
図である。
図である。
【図４】従来の半導体装置の装着前の分解斜視図であ
る。
る。
【図５】図４の状態からＩＣが装着されてなる従来の半
導体装置の平面図である。
導体装置の平面図である。
【図６】図５の半導体装置の正面図である。
２ パッケージ ３ リード ５ 基板体 ６ 外部ピン端子 ７ 電極パッド 10,11 ＩＣ 12,13 位置決め係合部 14 搭載基板 15 位置決めピン
───────────────────────────────────────────────────── フロントページの続き (72)発明者 有田 隆 兵庫県川西市久代３丁目13番21号 株式 会社ケーディーエル内 (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 23/32
Claims (1)
- 【請求項１】 ＩＣを搭載基板上に位置決め装着する半
導体装置において、パッケージの四辺から下方に多数本
宛のリードが出されており、パッケージの下部に複数の
位置決め係合部が設けられたＩＣ、及び基板体の下面か
ら多数の外部ピン端子が出され、上面には搭載される上
記ＩＣの各リードに下方から対応し、はんだ接合される
多数の電極パッドが形成され、かつ、印刷配線が施され
てあり、上記パッケージの各位置決め係合部に下方から
対応し係合する複数の位置決めピンが、上記基板体の上
面に突出して設けられてなる搭載基板を備えたことを特
徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3082243A JP2818700B2 (ja) | 1991-04-15 | 1991-04-15 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3082243A JP2818700B2 (ja) | 1991-04-15 | 1991-04-15 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04315459A JPH04315459A (ja) | 1992-11-06 |
| JP2818700B2 true JP2818700B2 (ja) | 1998-10-30 |
Family
ID=13768982
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3082243A Expired - Fee Related JP2818700B2 (ja) | 1991-04-15 | 1991-04-15 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2818700B2 (ja) |
-
1991
- 1991-04-15 JP JP3082243A patent/JP2818700B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04315459A (ja) | 1992-11-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100608608B1 (ko) | 혼합형 본딩패드 구조를 갖는 반도체 칩 패키지 및 그제조방법 | |
| US5260601A (en) | Edge-mounted, surface-mount package for semiconductor integrated circuit devices | |
| US5446317A (en) | Single in-line package for surface mounting | |
| JPH1187427A (ja) | Ｂｇａ型半導体装置 | |
| US5105261A (en) | Semiconductor device package having particular lead structure for mounting multiple circuit boards | |
| JP2819433B2 (ja) | 集積回路をベースに装着する装置 | |
| JP2818700B2 (ja) | 半導体装置 | |
| JPH05226803A (ja) | 実装回路基板 | |
| JP2866465B2 (ja) | 電子部品 | |
| JP2687493B2 (ja) | 半導体装置の表面実装構造 | |
| JPH08340164A (ja) | Ｂｇａ型パッケージの面実装構造 | |
| JPH021829Y2 (ja) | ||
| JPS635248Y2 (ja) | ||
| JP2567987B2 (ja) | 半導体集積回路 | |
| JPH0222886A (ja) | 混成集積回路 | |
| JPH0536843U (ja) | 集積回路用パツケージ | |
| JP2777114B2 (ja) | テープキャリア | |
| JPS5923432Y2 (ja) | 半導体装置 | |
| JPH0751794Y2 (ja) | 半導体の実装構造 | |
| JPH07176681A (ja) | 半導体回路パッケージ | |
| KR19980016775A (ko) | 클립 리드(clip lead)가 체결된 칩 스케일 패키지 | |
| JPS614436U (ja) | 半導体装置用パツケ−ジ | |
| JPH04309255A (ja) | 半導体装置 | |
| JPS62210689A (ja) | リ−ド付きチツプ部品の固定構造 | |
| JPS62226690A (ja) | 配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |