JPS62226690A - 配線基板 - Google Patents
配線基板Info
- Publication number
- JPS62226690A JPS62226690A JP61071796A JP7179686A JPS62226690A JP S62226690 A JPS62226690 A JP S62226690A JP 61071796 A JP61071796 A JP 61071796A JP 7179686 A JP7179686 A JP 7179686A JP S62226690 A JPS62226690 A JP S62226690A
- Authority
- JP
- Japan
- Prior art keywords
- terminals
- wiring board
- package
- terminal
- sectional
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003780 insertion Methods 0.000 description 17
- 230000037431 insertion Effects 0.000 description 17
- 238000010586 diagram Methods 0.000 description 5
- 238000005452 bending Methods 0.000 description 4
- 241000026407 Haya Species 0.000 description 3
- 238000005476 soldering Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 210000003127 knee Anatomy 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は配線基板、特に複数の電子回路パッケージを装
着するための配線基板に関する。
着するための配線基板に関する。
[従来の技術1
まず、従来の技術について図面を参照して説明する。
第3図(a>は従来の配線基板の第1の例の一部を示す
平面図、第3図(b)は第3図(a)のA−A’線断面
図、第3図(C)は第3図[’l−B’線断面図、第3
図(d)は第3図(a)のに−C′線断面図、第4図(
a)は第3図(a>の例において電子回路パ・ソケージ
5を取り付けた状態を示す平面図、第4図(b)は第4
図(a>の7〜−A′線断面図、第4図(c)は第4図
(a >のB−B’線断面図、第4図(d)は第4図(
a>の(ニー(’:’線断面図、第5図(a>は従来の
配線基板の第2の例の一部を示す平面図、第5図(b)
は第5図(a)のA−A′線及びC−C’線断面図、第
5図(C)は第5図(a)の8−13’線断面図、第6
図(a>は第511u(a)の例において電−r−回路
パッケージ5を取り付けた状態を示す平面図、第6図(
b)は第6図(a >のA−A’線断面IA、第6図(
c)は第6図(a)のB−Pi゛線断面図である。
平面図、第3図(b)は第3図(a)のA−A’線断面
図、第3図(C)は第3図[’l−B’線断面図、第3
図(d)は第3図(a)のに−C′線断面図、第4図(
a)は第3図(a>の例において電子回路パ・ソケージ
5を取り付けた状態を示す平面図、第4図(b)は第4
図(a>の7〜−A′線断面図、第4図(c)は第4図
(a >のB−B’線断面図、第4図(d)は第4図(
a>の(ニー(’:’線断面図、第5図(a>は従来の
配線基板の第2の例の一部を示す平面図、第5図(b)
は第5図(a)のA−A′線及びC−C’線断面図、第
5図(C)は第5図(a)の8−13’線断面図、第6
図(a>は第511u(a)の例において電−r−回路
パッケージ5を取り付けた状態を示す平面図、第6図(
b)は第6図(a >のA−A’線断面IA、第6図(
c)は第6図(a)のB−Pi゛線断面図である。
第3図においては配線lS板(以下に板という)IOの
表面に、電子回路バ・・Iケージ(1″)、下パ・Iケ
−ジと云う)5を装着するために、基板10にパッケー
ジ5に設けられた複数の挿通端子6と対応してスルーホ
ール端子1が設けられていて、パッケージ5を基板10
に挿入して全てのスルーホール端子1と挿通端子6とが
半田付けされて固着されている、 第5図においては基
板10の表面にバ・・Iケージ5を装着するために、基
板10にパ・・Iケージ5に設けられた複数の屈曲端子
7と対応して表面端子2が設けられていて、パッケージ
5を基板10に定置して、全ての屈曲端子7と表面端子
2とが半Iff付けされて固着されている。
表面に、電子回路バ・・Iケージ(1″)、下パ・Iケ
−ジと云う)5を装着するために、基板10にパッケー
ジ5に設けられた複数の挿通端子6と対応してスルーホ
ール端子1が設けられていて、パッケージ5を基板10
に挿入して全てのスルーホール端子1と挿通端子6とが
半田付けされて固着されている、 第5図においては基
板10の表面にバ・・Iケージ5を装着するために、基
板10にパ・・Iケージ5に設けられた複数の屈曲端子
7と対応して表面端子2が設けられていて、パッケージ
5を基板10に定置して、全ての屈曲端子7と表面端子
2とが半Iff付けされて固着されている。
r発明が解決しようとする間開点〕
しかしながら、上述の第1の例においては、多数の挿通
端子6を同時に基板10のスルーホール端子1に挿入す
るので、自動部品搭載ロボット等分用いてこの挿入作業
を行なう場合に、一部の端子を曲げるとか折損するとか
の障害が生じ、また基板10をzR/i基配線基土線構
成する場合には、多zkのスルーホール端子1により内
層配線4に配線上の制限を受けると云う欠点がある。さ
らにまた第2の例においては基板10の上にパッケージ
5を定置する際に、パッケージ5のずれによる定置ミス
が起き易く、そのため表面端子2とパッケージ5の屈曲
端子7との半田付けにおける接続障害が発生し易いと云
う欠点がある。
端子6を同時に基板10のスルーホール端子1に挿入す
るので、自動部品搭載ロボット等分用いてこの挿入作業
を行なう場合に、一部の端子を曲げるとか折損するとか
の障害が生じ、また基板10をzR/i基配線基土線構
成する場合には、多zkのスルーホール端子1により内
層配線4に配線上の制限を受けると云う欠点がある。さ
らにまた第2の例においては基板10の上にパッケージ
5を定置する際に、パッケージ5のずれによる定置ミス
が起き易く、そのため表面端子2とパッケージ5の屈曲
端子7との半田付けにおける接続障害が発生し易いと云
う欠点がある。
本発明の目的は、上記欠点を解決し電子回路パ・ソケー
ジが配線基板に容易に、かつ確実に装着される配線基板
を提供することにある。
ジが配線基板に容易に、かつ確実に装着される配線基板
を提供することにある。
1問題点を解決するための手段〕
本発明の配線基板は、複数個の端子を有する電子回路パ
ッケージを取り付ける配線基板において、前記電子回路
パッケージの少なくとも1個の端子を該配線基板に挿通
して接続する端子と、前記電子回路パッケージの残余の
端子を+’+f記配線基板の表面に接続する端子とを備
えて構成される。
ッケージを取り付ける配線基板において、前記電子回路
パッケージの少なくとも1個の端子を該配線基板に挿通
して接続する端子と、前記電子回路パッケージの残余の
端子を+’+f記配線基板の表面に接続する端子とを備
えて構成される。
し実施例〕
以下、本発明について図面を参照して説明する。
第1図(a>は本発明の一実施例を示す平面図、第1図
(1))は第1図(a>のA−A’線断面図、第1図(
C)は第1図(a>のB−8’線断面図。
(1))は第1図(a>のA−A’線断面図、第1図(
C)は第1図(a>のB−8’線断面図。
第1図(d)は第1図(a)のC−C’線断面図、第2
図(a>は第1図(a)の実施例において電子回路パッ
ケージ5を収り付けた状態を示す平面、図、第2図(b
)は第2図(a)のA−A′線断面図、第2図(c)は
第2図(a>のB−B′線断面図、第2図((」)は第
2図(a)のC−C’線断面図である。
図(a>は第1図(a)の実施例において電子回路パッ
ケージ5を収り付けた状態を示す平面、図、第2図(b
)は第2図(a)のA−A′線断面図、第2図(c)は
第2図(a>のB−B′線断面図、第2図((」)は第
2図(a)のC−C’線断面図である。
次に第1図および第2図について構成を中心に説明する
と、第1図(a)〜(d)は多層配線により構成した+
5板10に、1個のパ・ソケージに対応して2個のスル
ーホール端子1と残余の表面端子2を備え、さらに表面
端子2と内層4とを接続する貫通端子3とを備えており
、表面端子2と貫通端子3とはJS板表面の回路パター
ンにより接続され、スルーホール端子1およびぼ道端子
3は基板表面もしくは内層4において基板の回路パター
ンに接、崗されている。第2図(a)〜(d)はこのl
!板10に一つのパッケージを取り付けた状!ぶを示し
たらのである。バ・ソゲージ5は基板の端子(14成に
対応した2(IMの挿通端子6と残余の屈曲端そ7とを
有し、バ・1ケージ5の挿通端子6を基板10のスルー
ホール端子1に挿通して定置され、残金の屈曲端子7と
表面端子2とのや田付けに合せて半田付され機械的およ
び電気的に固定されている。
と、第1図(a)〜(d)は多層配線により構成した+
5板10に、1個のパ・ソケージに対応して2個のスル
ーホール端子1と残余の表面端子2を備え、さらに表面
端子2と内層4とを接続する貫通端子3とを備えており
、表面端子2と貫通端子3とはJS板表面の回路パター
ンにより接続され、スルーホール端子1およびぼ道端子
3は基板表面もしくは内層4において基板の回路パター
ンに接、崗されている。第2図(a)〜(d)はこのl
!板10に一つのパッケージを取り付けた状!ぶを示し
たらのである。バ・ソゲージ5は基板の端子(14成に
対応した2(IMの挿通端子6と残余の屈曲端そ7とを
有し、バ・1ケージ5の挿通端子6を基板10のスルー
ホール端子1に挿通して定置され、残金の屈曲端子7と
表面端子2とのや田付けに合せて半田付され機械的およ
び電気的に固定されている。
次に本発明の基板にパッケージを装着する動作について
説明を進めると、上記の実施例においては1個のパッケ
ージ5の挿通端子1もスルーホール端子も共に2個の場
合であり、このときはバ・・Iケージ5を自動部品搭載
ロボ・ソトにより挿入してら人手により挿入しても、位
置が的確に定まり、屈曲端子7は確実に表面端子2と合
致する。r;c −)で半田付も確実に行なわれる。
説明を進めると、上記の実施例においては1個のパッケ
ージ5の挿通端子1もスルーホール端子も共に2個の場
合であり、このときはバ・・Iケージ5を自動部品搭載
ロボ・ソトにより挿入してら人手により挿入しても、位
置が的確に定まり、屈曲端子7は確実に表面端子2と合
致する。r;c −)で半田付も確実に行なわれる。
また1個のパッケージ5について、スルーホール端子1
は2個あるが挿通端子6が1個の場αには、第1+7)
動作として挿通端子6の挿入を行ない。
は2個あるが挿通端子6が1個の場αには、第1+7)
動作として挿通端子6の挿入を行ない。
第2の動作としてパッケージ5のケースを予め定められ
た方向に方向付けのみを行い、この状態を保持して半田
付けすることにより固定されろ。
た方向に方向付けのみを行い、この状態を保持して半田
付けすることにより固定されろ。
さらにまた11固のパッケージについて、スフレ−ホー
ル端子lは2個あるが挿通端子6が多数個ある場合には
、パッケージ5の挿通端子6のうちスルーホール端子1
に対応するもの以外は屈曲端子2として使用し、本発明
の実施例に示したごとく着装してもよい。
ル端子lは2個あるが挿通端子6が多数個ある場合には
、パッケージ5の挿通端子6のうちスルーホール端子1
に対応するもの以外は屈曲端子2として使用し、本発明
の実施例に示したごとく着装してもよい。
なおまた、パッケージ5が重量物で2個の挿通端子6で
強度的に不足する場合には、強度を保証できる最小限の
挿通端子6とスルーホール端子1とを設け、残余は屈曲
端子7と表面端子2として挿入を容易としてもよい。
強度的に不足する場合には、強度を保証できる最小限の
挿通端子6とスルーホール端子1とを設け、残余は屈曲
端子7と表面端子2として挿入を容易としてもよい。
(発明の効果]
以上説明したように本発明の配線基板では電子回路パッ
ケージを取り付ける際に、あらかじめ定められた小数の
挿通端子のみを配線基板の機械的な穴に挿通して取り付
けて他の端子を半田付けできるので、多数の端子を有す
る電子回路バ・ソケーシ′を配線基板に取り付けるとき
はその端子の折損がなくなり、配線基板上に定置してそ
の端子を半1■1付けするものでは電子回路パッケージ
の定置ミスがなくなるという効果がある。さらに、3層
配線基板の場合にはd通穴が必要な最小限度の数となる
ために内層での回路配線に村する制限を削減できるとい
う効果がある。
ケージを取り付ける際に、あらかじめ定められた小数の
挿通端子のみを配線基板の機械的な穴に挿通して取り付
けて他の端子を半田付けできるので、多数の端子を有す
る電子回路バ・ソケーシ′を配線基板に取り付けるとき
はその端子の折損がなくなり、配線基板上に定置してそ
の端子を半1■1付けするものでは電子回路パッケージ
の定置ミスがなくなるという効果がある。さらに、3層
配線基板の場合にはd通穴が必要な最小限度の数となる
ために内層での回路配線に村する制限を削減できるとい
う効果がある。
第1図(a)は本発明の一実施例の平面図、第1図(b
)、(c)および(d)はそれぞれ第1図(a)の断面
図、第2図(a>は第1図に電子回路パ・1ケージを着
装した状態を示す平面IA、第2図(b)、(c)およ
び(d)はそれぞれ第2図(a>の断面図、第3図(a
)および第5図(a)はそれぞれ従来の配線基板の第1
および第2の例を示す平面図、第3図(b)、lc)な
らびに(d)および第5図(F))ならび(c>はそれ
ぞれ第3図(a)および第5図(a>の断面図、第4図
(a)および第6図(a、)はそれぞれ第3図および第
5図に電子回路パッケージを着装した状態を示す平面図
、第4図(b)、(c)ならびに(d>および第6図(
b)ならびに(c)はそれぞれ第4図(a)および第6
図(a>の断面図である。 1・・・スルーホール端子、2・・・表面端子、5・・
・電子回路パ・ソケージ、6・・・挿通端子、7・・・
屈曲端子、10・・・配線基板。 牛 l 図(2) 祖 ! 凹(d、) 早 2 図(2) 牢 2 vJ(む 早 3 図(〔 単3 口<b> 早 3 で4 (こ) 早 3 凹(f) 秦 4 図 (α) 串4 図ζC) (C−C′断11 牛 4 口(cL) 牟5 図(0L) 隼S 凹(し) 宇 S 回 (C)
)、(c)および(d)はそれぞれ第1図(a)の断面
図、第2図(a>は第1図に電子回路パ・1ケージを着
装した状態を示す平面IA、第2図(b)、(c)およ
び(d)はそれぞれ第2図(a>の断面図、第3図(a
)および第5図(a)はそれぞれ従来の配線基板の第1
および第2の例を示す平面図、第3図(b)、lc)な
らびに(d)および第5図(F))ならび(c>はそれ
ぞれ第3図(a)および第5図(a>の断面図、第4図
(a)および第6図(a、)はそれぞれ第3図および第
5図に電子回路パッケージを着装した状態を示す平面図
、第4図(b)、(c)ならびに(d>および第6図(
b)ならびに(c)はそれぞれ第4図(a)および第6
図(a>の断面図である。 1・・・スルーホール端子、2・・・表面端子、5・・
・電子回路パ・ソケージ、6・・・挿通端子、7・・・
屈曲端子、10・・・配線基板。 牛 l 図(2) 祖 ! 凹(d、) 早 2 図(2) 牢 2 vJ(む 早 3 図(〔 単3 口<b> 早 3 で4 (こ) 早 3 凹(f) 秦 4 図 (α) 串4 図ζC) (C−C′断11 牛 4 口(cL) 牟5 図(0L) 隼S 凹(し) 宇 S 回 (C)
Claims (1)
- 複数個の端子を有する電子回路パッケージを取り付け
る配線基板において、前記電子回路パッケージの少なく
とも1個の端子を前記配線基板に挿通して接続する端子
と、前記電子回路パッケージの残余の端子を前記配線基
板の表面に接続する端子とを備えることを特徴とする配
線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61071796A JPS62226690A (ja) | 1986-03-28 | 1986-03-28 | 配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61071796A JPS62226690A (ja) | 1986-03-28 | 1986-03-28 | 配線基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62226690A true JPS62226690A (ja) | 1987-10-05 |
Family
ID=13470882
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61071796A Pending JPS62226690A (ja) | 1986-03-28 | 1986-03-28 | 配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62226690A (ja) |
-
1986
- 1986-03-28 JP JP61071796A patent/JPS62226690A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS62226690A (ja) | 配線基板 | |
EP0616367A1 (en) | Lead structure and lead connecting method for semiconductor device | |
JPH062224Y2 (ja) | コネクタ | |
JPS635248Y2 (ja) | ||
JPH0396292A (ja) | 印刷配線板 | |
JPH084696Y2 (ja) | 混成集積回路 | |
JPS63283051A (ja) | 混成集積回路装置用基板 | |
JPH0347270Y2 (ja) | ||
JP2818700B2 (ja) | 半導体装置 | |
JPH0458189B2 (ja) | ||
JPH0410618Y2 (ja) | ||
JPS59117139A (ja) | 半導体装置 | |
JPS63144594A (ja) | 配線基板 | |
JPS5910768Y2 (ja) | プリント基板 | |
JPH0421257Y2 (ja) | ||
JPS6221293A (ja) | 印刷配線板 | |
JPS63156390A (ja) | 混成集積回路部品 | |
JPH067258U (ja) | 電子部品 | |
JPH0710969U (ja) | プリント基板 | |
JPS63255994A (ja) | 混成集積回路装置とリ−ド線との接続装置 | |
JPH0617268U (ja) | フレキシブル基板 | |
JPS63102392A (ja) | セラミツク多層基板 | |
JPS63204691A (ja) | 基板およびその基板を組み込んだ混成集積回路装置 | |
JPH0645378U (ja) | プリント基板 | |
JPS61183994A (ja) | カメラ用プリント回路基板 |