JPH0812898B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH0812898B2
JPH0812898B2 JP4058450A JP5845092A JPH0812898B2 JP H0812898 B2 JPH0812898 B2 JP H0812898B2 JP 4058450 A JP4058450 A JP 4058450A JP 5845092 A JP5845092 A JP 5845092A JP H0812898 B2 JPH0812898 B2 JP H0812898B2
Authority
JP
Japan
Prior art keywords
lead
semiconductor device
resin
frame
external
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP4058450A
Other languages
English (en)
Other versions
JPH0575010A (ja
Inventor
藤 政 道 進
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP4058450A priority Critical patent/JPH0812898B2/ja
Publication of JPH0575010A publication Critical patent/JPH0575010A/ja
Publication of JPH0812898B2 publication Critical patent/JPH0812898B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置およびその製
造方法に関するものである。
【0002】
【従来の技術】従来多用されている半導体パッケージの
うち表面実装用のものとしてはフラットパックおよびP
LCC(Plastic Leaded Chip C
arrier)等が知られている。 フラットパックは
パッケージの周囲からまず横方向に延出し、続いて下方
に曲り、さらに再び横方向に曲がるように成形された、
ガチョウの羽根状(ガルウィング)の外部リードを有す
るものであり、このガルウィングリードはモールド後に
外部リード先端部を枠体より切断し、プレス等により形
成する。
【0003】また、PLCCはパッケージの周囲から下
方に延び下端部で円弧を描いて曲げられたいわゆるJリ
ードと称される外部リードを有するものであり、この場
合も外部リード先端部を枠体から切断した後に形成され
る。
【0004】図7はこれらフラットパックおよびPLC
Cで用いられるリードフレームの平面図であって、枠体
1の中央部に半導チップを搭載するためのベッド2がタ
イバー3により枠体1に支持されて位置しており、ベッ
ド部2の周囲には内部リード4が放射状に配設されてい
る。この内部リード4の延長部は外部リード5をなして
おり、その先端は枠体1に結合されている。また、内部
リードの変形を防止するために外部リードの一部がダム
バー6によって枠体1に固定されている。
【0005】このようなリードフレームでは外部リード
が枠体1とダムバー6により支持されているため、外部
リードの成形を行うためには外部リードの先端を枠体1
から切離す必要があり、この結果逆に外部リードの成形
の際には外部リードの先端部が自由に移動できる状態と
なっている。
【0006】
【発明が解決しようとする課題】このように、従来のリ
ードフレームの場合、各外部リードはその先端部でリー
ドフレーム枠体に固定されているため樹脂封止後外部リ
ード先端部を枠体から切離した後でなければ外部リード
の成形を行うことができない。このため、枠体を切離し
た後の成形時およびこれに先立って行われるはんだ付け
性向上のためのはんだめっき等の作業時、並びにハンド
リング時に小さな外力で変形が生じ、ユーザの要求する
リードピッチ等についての仕様を満足することが非常に
困難となっている。このため、ガルウィングリードの場
合にはリードピッチが0.65mm、4辺全体で150
ピン程度が限界となっており、ピン数の増加を妨げて高
密度化の障害となっている。これはJ−リードの場合で
もほぼ同じであるが、外部リードを内方へ曲げるため外
力の影響を受けにくい反面、外部リードをより大きく変
形させるためピン数は更に少なくなっている。また、こ
のようなJ−リード構造の場合、半田付け箇所は樹脂封
止体の真下にあるため、良好な接続ができたかどうかの
確認が困難であるという問題がある。
【0007】本発明はこのような問題点を解決するため
なされたもので、高密度で接続の信頼性の高い樹脂封止
型半導体装置およびその製造方法を提供することを目的
とする。
【0008】
【課題を解決するための手段】本発明に係る半導体装置
によれば、リードフレーム中央部に半導体チップが搭載
されて樹脂封止体中に埋め込まれた半導体装置におい
て、外部リードの途中部分が上方が開放された断面ほぼ
コ字形状をなした接合部をなして樹脂封止体から下方に
突出するとともに、接合部の上方の封止樹脂体に上下貫
通溝が形成され、樹脂封止体の各コーナ部には、上下貫
通溝により分離形成された樹脂封止体の周辺部と中央部
とを連結する連結部材が設けられ、外部リードは、接合
部より先端部において樹脂封止体の周辺部により固持さ
れていることを特徴とする。また、封止樹脂体の下面の
高さ位置が外部リードの接合部の内面の高さ位置とほぼ
一致しているものとすると良い。さらに、樹脂封止体の
周辺部及び中央部及び連結部材は一体化して形成されて
いるものとすると良い。
【0009】本発明に係る半導体装置の製造方法によれ
ば、半導体チップ搭載領域の周囲に放射状に配設された
内部リード部と、この内部リード部の外方に延びた外部
リード部と、その外方に設けられた枠体とを備え、外部
リードの先端部が半導体チップの一辺に対応した単位で
枠体からは離隔した位置で連結され、連結された各単位
の外部リードのうち両端のものの根元部が枠体に連結さ
れたリードフレームの外部リードを上方が開放された断
面ほぼコ字状の形状に成形して接合部を形成する工程
と、リードフレームを用いて半導体チップを搭載する工
程と、内部リードと半導体チップ間の配線を行う工程
と、外部リードの接合部の上方に上下貫通溝が形成され
るとともに、接合部および先端部が突出するように全体
を樹脂封止する工程と、樹脂封止体より突出した外部リ
ード先端部の連結部分および枠体との連結部分を切断す
る工程とを備えたことを特徴とする。また、外部リード
に接合部を形成する工程がリードフレーム成形のための
外部リードの打抜き作業と同時に行われることとしても
良い。
【0010】
【作用】外部リードは接合部を除いて封止樹脂内に埋め
込まれているので、取扱い時等に外部リード先端のピッ
チ変動やリード変形等を招かない。また、この接合部に
対応した上下貫通溝が形成されているため、上方からは
んだ付け状態を目視確認することができる。
【0011】また、本発明にかかる半導体装置の製造方
法は外部リードの成形時には外部リードの先端部は連結
されており、樹脂封止が完了するまでの間にリード変形
やピッチ誤差を招かない。
【0012】
【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。図1は、本発明にかかる半導体装置の完成
状態を示す斜視図である。図2はその中央断面図であっ
て、同図によってより明確に示されるようにプリント板
等との接合を行う部分として下向きの凸、すなわち上方
が開放された断面コ字状に成形された外部リードの接合
部の底面12が樹脂封止体11の底面よりわずかに突出
し、接合が容易に行なえるようになっている。すなわ
ち、接合部の内面の高さ位置と樹脂封止体の下面高さ位
置とがほぼ一致している。また、この外部リード接合部
の上方の樹脂封止体には樹脂が充填されていない上下貫
通溝部13が設けられており、接合時にはんだのフィレ
ット形成およびはんだ付け状態の確認が容易に行なえる
ようになっている。
【0013】このような半導体装置では外部リードの接
合部を除きその内方部分と先端部分が封止樹脂内に埋め
込まれているため、取扱い時や接合工程において外部リ
ードの変形やピッチ変動を招かない。ちなみに本発明の
半導体装置ではリードピッチを0.4mm以下にするこ
とができ、これにより装置外形を大きくすることなく2
00ピン以上の高密度化を達成することができた。
【0014】図3は本発明の半導体装置を製造するため
に用いられるリードフレームの構成を示す平面図であ
る。同図によれば、外部リード5の先端部は枠体1より
離れており、ベッド部2の各辺に対応した単位で連結部
材7により連結されていることと、ダムバーを欠いて代
わりに各辺の両端のリードが枠体1に連結部材8で連結
されている点が図7に示した従来のリードフレームと異
なる点である。この様なリードフレームにおいては外部
リードの先端部が枠体1から離れているので、ベッド部
への半導体チップの搭載に先立って外部リードの成形を
行うことが可能となる。
【0015】図4はこのような成形が行われた一例を示
すもので、図3のA−A′線にそった断面を示し、外部
リード5の途中において接合用部分を形成するために断
面略コ字形状の折り曲げがなされている。このリードフ
レームでは、外部リードの成形がリードフレーム状態の
ままで可能となることがわかる。
【0016】図5は本発明の半導体装置の製造に用いら
れるリードフレームの他の例を示すもので、この実施例
の場合には各辺の外部リードは先端部の他に中間部でダ
ムバー6により枠体1に連結されている点で異なる。こ
の実施例の場合は各リードはより安定に支持されるので
各リードの変形やピッチずれをより効果的に防止するこ
とができる。ただし、後の工程でダムバー6を切り離す
必要がある。
【0017】図6は本発明の半導体装置の製造に用いら
れるリードフレームのさらに他の例を示すもので図3に
示した例においてベッド部2およびタイバー3を欠いた
ものである。このようなベッドレスリードフレームを使
用する場合には樹脂製のテープ等が半導体チップを支持
するために用いられる。そしてベッド部をなくすことに
よりリード数の増加による高密度化等の効果が期待でき
る。
【0018】次に本発明にかかる半導体装置の製造方法
について説明する。図4に示されたような凸状の接合部
を形成する外部リードの成形が例えばプレスにより行わ
れた後、リードフレームの半導体チップ搭載部としての
ベッド部2あるいはベッドレスリードフレームのテーピ
ング部に半導体チップが搭載される。この搭載は合金化
や導電性接着材の塗布による公知の手法が用いられる。
次に半導体チップ上の電極とリードフレームの内部リー
ド間の配線が公知のワイヤボンディング等の技術により
行われる。配線が完了したリードフレームは樹脂封止用
の金型に載置され、トランスファモールド法等で樹脂封
止が行われる。このとき用いられる金型は接合部に対応
した上下貫通溝が形成されるような構造を有するもので
ある。樹脂封止が完了した後、プリント板等との接合部
分にはんだめっき等の表面処理が行われ、はんだ付け性
の向上等が図られる。最後に封止樹脂体から突出してい
る不要リードおよび連結部材7がプレス等を用いて切離
されて半導体装置が完成する。
【0019】このような半導体装置の製造方法では工程
の最後に各辺の外部リードを連結している連結部材を切
離すので、リード成形、半導体チップ搭載、ワイヤボン
ディング、樹脂封止、表面処理、連結部切断の各工程で
外力の影響を受けにくく、リード変形やピッチ変動を生
じにくい。
【0020】なお、本発明における外部リード成形はリ
ードフレームがプレスで行なわれる場合には同時に行う
ことができ、工程の簡略化を行うことができる。
【0021】また、図1の状態で、樹脂封止体11の外
周部11aと中央部11bとを連結している連結部材1
1cは省略することができ、その場合金型はより簡単に
なる。
【0022】
【発明の効果】以上のように、本発明にかかる半導体装
置は外部リードが接合部を除き樹脂内に埋め込まれてい
るので、取扱い時や接合作業時にリード変形やピッチ変
動を防止でき、部品不良の発生が減少する。また、接合
部に対応して樹脂封止体に上下貫通溝が形成されている
ので、印刷配線板等とのはんだ付け接続状態を目視確認
が容易となって信頼性を向上させることができる。さら
に、本発明にかかる半導体装置の製造方法は上述した高
品質の半導体装置を容易に製造することを可能とする。
【図面の簡単な説明】
【図1】本発明にかかる半導体装置の一実施例の外観を
示す斜視図である。
【図2】図1の半導体装置の断面図である。
【図3】本発明にかかる半導体装置を製造するのに用い
られるリードフレームの一例の外観を示す平面図であ
る。
【図4】図3に示すリードフレームのリード成形を行っ
た様子を示す断面図である。
【図5】本発明にかかる半導体装置を製造するのに用い
られるリードフレームの他の例を示す平面図である。
【図6】本発明にかかる半導体装置を製造するのに用い
られるリードフレームのさらに他の例を示す平面図であ
る。
【図7】従来のリードフレームを示す平面図である。
【符号の説明】
1 枠体 2 ベッド部 3 タイバー 4 内部リード 5 外部リード 6 ダムバー 7,8 連結部材 11 樹脂封止体 12 接合部 13 溝部

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】リードフレーム中央部に半導体チップが搭
    載されて樹脂封止体中に埋め込まれた半導体装置におい
    て、 外部リードの途中部分が上方が開放された断面ほぼコ字
    形状をなした接合部をなして前記樹脂封止体から下方に
    突出するとともに、前記接合部の上方の前記封止樹脂体
    に上下貫通溝が形成され、 前記樹脂封止体の各コーナ部には、前記上下貫通溝によ
    り分離形成された樹脂封止体の周辺部と中央部とを連結
    する連結部材が設けられ、 前記外部リードは、前記接合部より先端部において前記
    樹脂封止体の周辺部により固持されていることを特徴と
    する半導体装置。
  2. 【請求項2】前記封止樹脂体の下面の高さ位置が前記外
    部リードの接合部の内面の高さ位置とほぼ一致している
    ことを特徴とする請求項1に記載の半導体装置。
  3. 【請求項3】前記樹脂封止体の前記周辺部及び前記中央
    部及び前記連結部材は一体化して形成されていることを
    特徴とする請求項1に記載の半導体装置。
  4. 【請求項4】半導体チップ搭載領域の周囲に放射状に配
    設された内部リード部と、この内部リード部の外方に延
    びた外部リード部と、その外方に設けられた枠体とを備
    え、前記外部リードの先端部が前記半導体チップの一辺
    に対応した単位で前記枠体からは離隔した位置で連結さ
    れ、前記連結された各単位の外部リードのうち両端のも
    のの根元部が前記枠体に連結されたリードフレームの前
    記外部リードを上方が開放された断面ほぼコ字状の形状
    に成形して接合部を形成する工程と、 前記リードフレームを用いて半導体チップを搭載する工
    程と、 前記内部リードと前記半導体チップ間の配線を行う工程
    と、 前記外部リードの前記接合部の上方に上下貫通溝が形成
    されるとともに、前記接合部および前記先端部が突出す
    るように全体を樹脂封止する工程と、 樹脂封止体より突出した外部リード先端部の連結部分お
    よび枠体との連結部分を切断する工程とを備えたことを
    特徴とする半導体装置の製造方法。
  5. 【請求項5】外部リードに接合部を形成する工程がリー
    ドフレーム成形のための外部リードの打抜き作業と同時
    に行われることを特徴とする請求項4に記載の半導体装
    置の製造方法。
JP4058450A 1992-03-16 1992-03-16 半導体装置およびその製造方法 Expired - Fee Related JPH0812898B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4058450A JPH0812898B2 (ja) 1992-03-16 1992-03-16 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4058450A JPH0812898B2 (ja) 1992-03-16 1992-03-16 半導体装置およびその製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP62037316A Division JPH0831556B2 (ja) 1987-02-20 1987-02-20 半導体装置用リードフレーム

Publications (2)

Publication Number Publication Date
JPH0575010A JPH0575010A (ja) 1993-03-26
JPH0812898B2 true JPH0812898B2 (ja) 1996-02-07

Family

ID=13084761

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4058450A Expired - Fee Related JPH0812898B2 (ja) 1992-03-16 1992-03-16 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPH0812898B2 (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62118555A (ja) * 1985-11-19 1987-05-29 Oki Electric Ind Co Ltd 集積回路パツケ−ジ

Also Published As

Publication number Publication date
JPH0575010A (ja) 1993-03-26

Similar Documents

Publication Publication Date Title
JP2814233B2 (ja) チップサイズ半導体パッケージの製造方法およびそれに用いるリードフレーム
US5521428A (en) Flagless semiconductor device
JP4731021B2 (ja) 半導体装置の製造方法および半導体装置
US7709937B2 (en) Method of manufacturing semiconductor device
US6541702B2 (en) Semiconductor device
US6242798B1 (en) Stacked bottom lead package in semiconductor devices
JP6178555B2 (ja) 半導体装置の製造方法および半導体装置
KR100237051B1 (ko) 버텀리드 반도체 패키지 및 그 제조 방법
KR910000018B1 (ko) 리이드프레임을 갖춘 반도체장치 및 그 제조방법
JPH0812898B2 (ja) 半導体装置およびその製造方法
JP2512441Y2 (ja) 合成樹脂封止型半導体装置
JPH0653399A (ja) 樹脂封止型半導体装置
JP2001185567A (ja) 半導体装置およびその製造方法
JPH05166964A (ja) 半導体装置
JP2503646B2 (ja) リ―ドフレ―ムおよび半導体集積回路装置
JP2005183492A (ja) 半導体装置
JPH0212863A (ja) 樹脂封止型半導体装置
JPH0794674A (ja) 半導体装置およびその製造方法
JPS63160262A (ja) リ−ドフレ−ムおよびそれを用いた半導体装置
EP1628338A1 (en) The manufacturing method of a modularized leadframe
JP2723855B2 (ja) 樹脂封止型半導体装置の製造方法
JPS59155160A (ja) 樹脂封止型電子装置
JPS61152031A (ja) 半導体装置
JPS60154649A (ja) リ−ドフレ−ムとその製造方法
US20050125999A1 (en) Manufacturing method of a modularized leadframe

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees