KR20090005599A - 리드 프레임 및 이를 구비한 반도체 패키지 - Google Patents

리드 프레임 및 이를 구비한 반도체 패키지 Download PDF

Info

Publication number
KR20090005599A
KR20090005599A KR1020070068776A KR20070068776A KR20090005599A KR 20090005599 A KR20090005599 A KR 20090005599A KR 1020070068776 A KR1020070068776 A KR 1020070068776A KR 20070068776 A KR20070068776 A KR 20070068776A KR 20090005599 A KR20090005599 A KR 20090005599A
Authority
KR
South Korea
Prior art keywords
lead frame
leads
semiconductor package
adhesive member
lead
Prior art date
Application number
KR1020070068776A
Other languages
English (en)
Other versions
KR101187903B1 (ko
Inventor
조세훈
김정일
이상무
Original Assignee
삼성테크윈 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성테크윈 주식회사 filed Critical 삼성테크윈 주식회사
Priority to KR1020070068776A priority Critical patent/KR101187903B1/ko
Priority to US12/217,195 priority patent/US7952175B2/en
Priority to JP2008175363A priority patent/JP2009016843A/ja
Priority to CNA2008101376596A priority patent/CN101345227A/zh
Publication of KR20090005599A publication Critical patent/KR20090005599A/ko
Application granted granted Critical
Publication of KR101187903B1 publication Critical patent/KR101187903B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Abstract

본 발명은, 저비용으로 신뢰성 높은 반도체 패키지를 구현할 수 있는 리드 프레임 및 반도체 패키지를 제공하는 것을 목적으로 하며, 이 목적을 달성하기 위하여 본 발명은, 반도체 칩이 장착되는 다이 패드;와, 상기 다이 패드로부터 이격되어 연장되는 복수개의 제1 리드들을 구비한 제1 리드 프레임부;와, 일면에 상기 제1 리드들이 밀착되어 배치되는 접착부재;와, 상기 접착부재의 타면에 밀착하여 배치되는 복수개의 제2 리드들을 구비하는 제2 리드 프레임부;를 포함하며, 상기 제2 리드들은 상기 제1 리드들과 중첩되지 않는 위치에 배치되는 리드 프레임 및 이를 구비한 반도체 패키지를 제공한다.
리드 프레임, 반도체 패키지

Description

리드 프레임 및 이를 구비한 반도체 패키지{Lead frame and semi-conductor package comprising the same}
본 발명은 반도체 패키지에 관한 것이며, 더욱 상세하게는 리드 프레임과 그 리드 프레임을 구비하는 반도체 패키지에 관한 것이다.
통상적으로 반도체 칩 자체만으로는 외부로부터 전기를 공급받아 전기적인 신호를 전달해 주거나 전달받을 수 없기 때문에, 반도체 칩의 각종 전기적인 신호를 외부로 용이하게 인출시키기 위하여 칩을 패키징하는 기술이 필요하다.
도 1은 종래의 기술에 따른 반도체 패키지의 단면도이다.
도 1에 도시된 바와 같이, 반도체 패키지(10)는 다이 패드(11a)와 리드(11b)로 이루어지는 리드 프레임(11)과, 다이 패드(11a)의 상부에 장착된 반도체 칩(12)과, 반도체 칩(12)의 입출력부(12a)와 리드(11b)를 전기적으로 연결시키는 도전성 와이어(13)와, 반도체 칩(12) 및 리드 프레임(11)의 일부를 감싸는 몰드 수지(14)를 구비한다.
그와 같은 반도체 패키지(10)는 패키지 하면에 노출되는 리드(11b)에 의해 외부 회로기판과 전기적으로 연결되게 된다.
리드(11b)는 제1 리드부(11b_1)와 제2 리드부(11b_2)로 이루어지는데, 몰딩 작업 후, 원래 하나의 리드(11b)를 소잉(sawing) 공정으로 깎아 내어 두 개의 리드부로 개별화시킨 것이다.
그러한 소잉 공정을 수행하여 리드(11b)를 분리하는 이유는, 반도체 칩(12)의 입출력부(12a)의 수가 많으므로, 그에 따라 개별화된 리드들이 더 필요하기 때문이다.
그런데, 그러한 방법은 소잉 공정 수행시에 발생하는 부스러기의 제거 및 세척 작업이 필요하고, 소잉 공정에 의해 생긴 홈(11c)에 의해 리드(11b)의 안쪽 일부가 외부로 노출되어 부식을 일으키는 문제가 있었다. 또한, 그러한 부식을 방지하기 위해 홈(11c) 주위로 추가로 도금 또는 코팅을 하게 되면, 그 만큼 제조 비용이 증가되는 문제점이 있었다.
본 발명은, 저비용으로 신뢰성 높은 반도체 패키지를 구현할 수 있는 리드 프레임 및 반도체 패키지를 제공하는 것을 주된 과제로 한다.
본 발명은, 반도체 칩이 장착되는 다이 패드;와, 상기 다이 패드로부터 이격되어 연장되는 복수개의 제1 리드들을 구비한 제1 리드 프레임부;와, 일면에 상기 제1 리드들이 밀착되어 배치되는 접착부재;와, 상기 접착부재의 타면에 밀착하여 배치되는 복수개의 제2 리드들을 구비하는 제2 리드 프레임부;를 포함하며, 상기 제2 리드들은 상기 제1 리드들과 중첩되지 않는 위치에 배치되는 리드 프레임을 개시한다.
여기서, 상기 다이 패드는 상기 제1 리드 프레임부에 연결될 수 있다.
여기서, 상기 다이 패드는 상기 제2 리드 프레임부에 연결될 수 있다.
여기서, 상기 제1 리드들은 제1 댐바에 의해 고정될 수 있다.
여기서, 상기 접착부재는 베이스 필름과, 상기 베이스 필름의 양면에 형성된 접착부를 포함할 수 있다.
여기서, 상기 제2 리드들은 제2 댐바들에 의해 고정될 수 있다.
또한, 본 발명은, 복수개의 입출력부들을 구비하는 반도체 칩;과, 상기 반도체 칩이 장착되는 다이 패드;와, 상기 다이 패드로부터 이격되어 연장되는 복수개의 제1 리드들;과, 일면에 상기 제1 리드들이 밀착되어 배치되는 접착부재;와, 상 기 접착부재의 타면에 밀착되어 배치되며, 상기 제1 리드들과 중첩되지 않는 위치에 배치되는 복수개의 제2 리드들;과, 상기 입출력부와 상기 제1 리드를 전기적으로 연결하는 제1 도전성 와이어;와, 상기 입출력부와 상기 제2 리드를 전기적으로 연결하는 제2 도전성 와이어;와, 상기 반도체 칩을 둘러싸도록 배치되는 몰드 수지를 포함하는 반도체 패키지를 개시한다.
여기서, 상기 제1 리드들의 적어도 일부는 상기 반도체 패키지의 외부로 노출이 될 수 있다.
여기서, 상기 제2 리드들의 적어도 일부는 상기 반도체 패키지의 외부로 노출이 될 수 있다.
여기서, 상기 접착부재는 베이스 필름과, 상기 베이스 필름의 양면에 형성된 접착부를 포함할 수 있다.
여기서, 상기 몰드 수지는 에폭시 수지일 수 있다.
본 발명에 따른 리드 프레임과 반도체 패키지에 의하면, 저비용으로 신뢰성 높은 반도체 패키지를 구현할 수 있는 효과가 있다.
이하, 바람직한 실시예를 첨부도면에 의거하여 상세히 설명한다.
도 2는 본 발명의 일 실시예에 관한 반도체 패키지용 리드 프레임의 평면도이고, 도 3은 본 발명의 일 실시예에 관한 리드 프레임의 제1 리드 프레임부의 평면도이고, 도 4는 본 발명의 일 실시예에 관한 리드 프레임의 제2 리드 프레임부 및 접착부재의 평면도이다.
도 2에 도시된 바와 같이, 본 실시예의 리드 프레임(100)은 다이 패드(110), 제1 리드 프레임부(120), 제2 리드 프레임부(130), 접착부재(140)를 포함하여 이루어진다.
본 실시예의 리드 프레임(100)은, 제1 리드 프레임부(120) 위에 제2 리드 프레임부(130)를 겹치도록 배치하여 조립되는데, 접착부재(140)에 의하여 제1 리드 프레임부(120)와 제2 리드 프레임부(130)가 상호간에 고정되게 된다.
우선, 도 3, 도 4 및 도 5를 참조하여, 리드 프레임(100)을 각 부품 별로 살펴본다.
다이 패드(110)는 반도체 칩을 지지하도록 구성되는데, 패드 지지부(111)에 의하여 제1 리드 프레임부(120)에 지지된다.
본 실시예에 따르면, 리드 프레임(100)이 다이 패드(110)를 구비하나, 본 발명은 이에 한정하지 않는다. 즉, 본 발명에 따른 리드 프레임은 다이 패드를 구비하지 않을 수도 있다. 즉, 다이 패드는 반도체 칩에서 발생하는 열을 방출하고, 반도체 칩의 전극과 리드 프레임이 전기적으로 연결되어 패키징 될 때까지 지지하는 기능을 수행하므로, 이를 대신하는 변형된 구조나 치구가 사용되게 되면, 다이 패드가 필요 없기 때문이다.
제1 리드 프레임부(120)는 복수개의 제1 리드들(121)과, 제1 리드들(121) 사이의 간격을 유지하고 지지하는 제1 댐바(122)를 포함하여 구성된다.
제1 리드 프레임부(120)의 적어도 일부는, 차후, 반도체 패키지를 형성하기 위한 몰딩 공정시에, 반도체 패키지 외부로 노출됨으로써, 외부 회로와 전기적으로 연결될 수 있도록 구성된다.
본 실시예에 따르면, 다이 패드(110)와 제1 리드 프레임부(120)는 처음부터 패드 지지부(111)에 의해 연결되어 일체로 형성되는데, 본 발명은 이에 한정하지 않는다. 즉, 본 발명에 따르면, 다이 패드와 제1 리드 프레임부는 별개로 형성된 후 연결될 수 있다. 또한, 본 발명에 따르면, 다이 패드가 제1 리드 프레임부에 연결되지 않고, 처음부터 제2 리드 프레임부에 일체로 연결되어 형성될 수도 있다.
본 실시예에 따르면, 다이 패드(110)와 제1 리드 프레임부(120)는, 기저 금속의 소재를 스탬핑 또는 에칭(etching)함으로써 형성되는데, 여기서, 기저 금속의 소재로는 철, 니켈, 얼로이42(alloy42), 구리, 구리합금 등을 이용할 수 있다.
한편, 도 4에 도시된 바와 같이, 제2 리드 프레임부(130)는, 복수개의 제2 리드들(131)과, 제2 리드들(131) 사이의 간격을 유지하고 지지하는 제2 댐바들(132)을 포함하여 구성된다.
여기서, 제2 리드들(131)은 제1 리드들(121)과 중첩되지 않는 위치에 배치되게 된다. 즉, 리드 프레임(100)은 제1 리드 프레임부(120)와 제2 리드 프레임부(130)를 수직으로 겹쳐 조립되게 되는데, 조립 후, 리드 프레임(100)의 상부에서 볼 때 제2 리드들(131)과 제1 리드들(121)이 한꺼번에 모두 보이도록 배치되어야 한다. 그러한 배치 구조는, 차후, 제1 댐바(122)와 제2 댐바들(132)을 제거하는 리드 개별화 공정을 용이하게 하는데, 자세한 사항은 후술한다.
제2 리드 프레임부(130)도 제1 리드 프레임부(120)와 마찬가지로, 기저 금속 의 소재를 스탬핑 또는 에칭(etching)함으로써 형성되는데, 여기서, 기저 금속의 소재로는 철, 니켈, 얼로이42(alloy42), 구리, 구리합금 등을 이용할 수 있다.
한편, 도 2 및 도 4에 도시된 바와 같이, 접착부재(140)는 전체적으로 사각의 고리 형상을 가지고 있다.
접착부재(140)는 제2 리드 프레임부(130)의 제2 리드들(131)의 일단에 부착되도록 배치되게 된다. 즉, 접착부재(140)의 사각 고리 형상의 크기는 제2 댐바들(132)이 이루고 있는 사각 고리 형상의 크기보다 작아, 접착부재(140)는 제2 리드들(131)의 일단에 부착될 뿐이고, 제2 댐바들(132)에는 부착되지 않게 된다.
접착부재(140)는, 도 5에 도시된 바와 같이, 베이스 필름(141)과, 베이스 필름(141)의 상하면에 형성된 접착부(142)로 구성되어 있어, 전체적으로 양면 테이프의 형상을 가지고 있다.
베이스 필름(141)은 그 구성되는 소재에 특별한 제한이 없다. 예를 들면, 베이스 필름은 폴리에테르술폰(PES, polyethersulphone), 폴리아크릴레이트(PAR, polyacrylate), 폴리에테르 이미드(PEI, polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethyelenen napthalate), 폴리에틸렌 테레프탈레이드(PET, polyethyeleneterepthalate), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide), 폴리카보네이트(PC), 셀룰로오스 트리 아세테이트(TAC), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propinonate: CAP), 폴리카보네이트(PC), 폴리에틸렌 테레프탈레이드(PET, polyethyeleneterepthalate), 셀룰로오스 트리 아세테이트(TAC), 폴리에틸렌 나프 탈레이트(PEN, polyethyelenen napthalate)의 소재로 이루어질 수 있다.
접착부(142)는 베이스 필름(141)의 상하 양면에 소정의 접착력을 가지는 접착제를 도포하여 형성될 수 있는데, 그 접착제의 소재에는 특별한 제한이 없다. 예를 들면, 용매 증발형 접착제 등이 사용될 수 있다.
작업자는 리드 프레임(100)을 완성시키기 위해서, 제1 리드 프레임부(120) 위에 제2 리드 프레임부(130)를 겹치도록 배치하되, 접착부재(140)의 각각의 면에 제1 리드(121)들과 제2 리드들(131)이 밀착하도록 배치한다. 그러한 구조를 취하게 되면, 차후 제1 댐바(122) 및 제2 댐바들(132)을 펀칭에 의해 제거시키더라도, 접착부재(140)에 의해 제1 리드들(121)과 제2 리드들(131)이 흩어지지 않고 상호 간격을 유지하면서 고정되게 된다.
본 실시예에 따르면, 접착부재(140)의 일면을 제2 리드 프레임부(130)의 제2 리드들(131)의 일단에 부착시킨 후, 그 다음, 접착부재(140)의 타면을 제1 리드 프레임부(120)의 제1 리드들(121)의 일단에 부착시키도록 공정이 진행되는데, 본 발명은 이에 한정하지 않는다. 즉, 본 발명에 따르면, 먼저 접착부재의 타면을 제1 리드들에 부착시킨 후, 그 다음 접착부재의 일면을 제2 리드들에 부착시킬 수도 있다.
이상과 같이, 본 실시예에 따른 리드 프레임(100)은, 제1 리드 프레임부(120)와 제2 리드 프레임부(130)를 서로 겹치게 배치하여, 하나의 리드 프레임으로 구성함으로써, 간단한 구조를 가지고도 리드들의 수를 비약적으로 증가시킬 수 있으므로, 다수의 리드들을 구비하는 반도체 패키지를 용이하게 구현할 수 있는 장 점이 있다.
또한, 본 실시예에 따른 리드 프레임(100)은, 제1 리드들(121)과 제2 리드들(131)이 서로 중첩되지 않도록 배치됨으로써, 차후 리드들의 개별화 공정시 펀칭 공정을 용이하게 수행할 수 있어, 그 제조 공정 및 제조 비용이 절감되는 장점이 있다.
또한, 본 실시예에 따른 리드 프레임(100)은, 차후, 반도체 패키징 공정의 와이어 본딩 공정에서 반도체 칩의 전극과의 상호 간섭이 일어나지 않도록 배치된다.
한편, 이상과 같이 조립된 리드 프레임(100)은 반도체 패키지(200)의 주요 부품이 되는데, 전술한 리드 프레임(100)을 포함한 반도체 패키지(200)를 제조하는 공정은 다음과 같다.
도 6은 본 실시예의 리드 프레임의 부분들 중 펀칭 공정에 의하여 제거되는 부분들을 도시한 개략적인 부분 확대도이다.
즉, 도 6에는 리드 프레임(100)의 제1 리드들(121), 제1 댐바(122), 제2 리드들(131), 제2 댐바들(132), 접착부재(140)가 도시되어 있는데, 도 6에 도시된 부분 중 점선으로 표시된 A부분 및 B부분은 반도체 패키지(200)를 제조하기 위해 제거되어야 하는 부분이다. 이러한 제거 공정은, 반도체 칩의 입출력부와 리드들을 와이어 본딩으로 연결하기 위해 리드들의 개별화 공정을 수행하는 공정이다.
그러한 리드 개별화 공정은 펀칭(punching) 공정으로 수행되게 된다. 본 실시예에서는 제거되는 주된 부분은 A부분 및 B부분이다.
여기서, A부분은 제1 댐바(122)의 일부와 제1 리드(121)의 일부를 포함한 영역이고, B부분은 제2 댐바(132)의 대부분을 포함한 부분이다.
한편, 도 6에 이점 쇄선으로 표시된 S선은 몰딩 기준선인데, 리드 프레임(100)의 중앙부에서 S선까지 몰드 수지가 도포되어 몰딩이 진행되게 된다.
리드 개별화 공정에서, A부분 및 B부분을 제거하면 리드의 개별화가 용이하게 되는 이유는, 전술한 바와 같이, 제1 리드들(121)과 제2 리드들(131)이 서로 중첩되지 않도록 배치되었기 때문이다. 즉, 만약 제1 리드들(121)과 제2 리드들(131)이 서로 중첩되도록 배치되었다면, 펀칭 공정으로 제1 리드들(121)을 개별화시키면 제2 리드들(131)의 일부도 파손되고 말 것이다.
리드 개별화 공정에서, 작업자는 A부분을 펀칭하여 먼저 제거한 후, 그 다음 B부분을 펀칭하여 제거한다. A부분을 펀칭하게 되면, 제1 댐바(122)는 서로 지지해주는 부분이 사라지게 되어, 제1 댐바(122)는 모두 제거되게 된다. 이 때, 제1 리드들(121)은 모두 전기적으로 개별화되는데, 접착부재(140)에 의해 지지된다.
한편, 본 실시예에 따르면, 몰딩이 S선까지만 진행되므로, B부분은 반도체 패키지(200)의 패키징 작업시 몰딩이 되지 않는 부분이 된다. 따라서, B부분은 반도체 패키지(200)의 패키징 후에 따로 제거하여도 된다.
본 실시예에 따르면, B부분은 패키징 라인인 S선에 인접한 것으로 되어 있으나, 설계의 사양에 따라, B부분은 실질적으로 제2 리드들을 지지하는 리드 프레임의 레일(미도시)로 대신될 수 있으며, 이러한 구조에서는 반도체 패키징 공정이 완료되고 반도체 패키지를 개별화하는 공정에서, 반도체 패키지는 리드 프레임 스트 립의 레일로부터 분리되게 된다. 그 경우에는, 완성된 반도체 패키지의 개별화 이전에 실시하는 B부분의 제거 공정은 필요 없게 되며, 그렇게 되면, 리드 프레임의 소재 상부에 형성된 도금층이 실질적으로 손상되거나 단면이 노출되는 부분이 줄어들게 됨으로써, 반도체 패키지의 신뢰성 판단에 중요한 요인인 리드의 타발면에 의한 부식 현상이 방지될 수 있다.
본 실시예에 따르면, B부분은 패키징 작업시 몰딩이 되지 않는 부분이나, 본 발명은 이에 한정하지 않는다. 즉, 본 발명에 따르면, 설계의 변경에 따라 B부분까지 몰딩이 진행될 수 있으며, 그 경우에는 몰딩 공정전에 B부분을 제거하여야 한다.
또한, 본 실시예에 따르면, 리드 개별화 공정에서 작업자는 A부분을 펀칭하여 먼저 제거한 후, 그 다음 B부분을 펀칭하여 제거하나, 본 발명은 이에 한정하지 않는다. 즉, 본 발명에 따르면, B부분을 먼저 제거한 후, 그 다음 A부분을 제거할 수 있고, 공정의 편의를 위해 A부분과 B부분을 한번의 펀칭 작업으로 함께 제거할 수도 있다.
상기와 같은 리드 개별화 공정을 거친 리드 프레임(100)의 모습이 도 7 및 도 8에 도시되어 있다.
도 7은 리드 개별화 공정을 거친 리드 프레임의 평면도이고, 도 8은 도 7에 도시된 리드 프레임의 제1 리드들, 제2 리드들, 접착부재를 도시한 확대 사시도이다.
도 7 및 도 8에 도시된 바와 같이, 리드 프레임(100)은 제1 리드들(121) 및 제2 리드들(131)이 각각 개별화되어, 반도체 패키지(200)에 적용되기에 적절한 형상을 가지게 된다. 즉, 이 경우, 전술한 바와 같이, 제1 리드들(121) 및 제2 리드들(131)은, 접착부재(140)의 양면에 각각 부착됨으로써, 접착부재(140)에 의해 서로 간격을 유지하고 흩어지지 않도록 고정되게 된다.
한편, 작업자는 도 7에 도시된 리드 프레임(100)의 다이 패드(110)에 반도체 칩(210)을 배치한다. 반도체 칩(210)은 다이 패드(110)에 접착제 등으로 고정되게 된다.
그 다음, 반도체 칩(210)의 상부에 배치되는 복수개의 입출력부(211)와, 개별화된 각각의 제1 리드들(121) 및 제2 리드들(131)은, 각각 제1 도전성 와이어(221) 및 제2 도전성 와이어(222)로 서로 전기적으로 연결된다.
제1 도전성 와이어(221) 및 제2 도전성 와이어(222)는, 와이어 본딩 공정으로 설치되는데, 그 소재는 금(Au)을 포함한 골드 와이어로 이루어진다.
본 실시예에 따르면, 제1 도전성 와이어(221) 및 제2 도전성 와이어(222)의 소재가 금으로 이루어지나, 본 발명은 이에 한정하지 않는다. 즉, 본 발명에 따른 제1 도전성 와이어 및 제2 도전성 와이어는 전기 전도성이 뛰어난 소재로 이루어지면 되고, 그 소재 선정에 있어서 특별한 제한이 없다.
그 다음, 작업자는 몰드 수지(230)를 도포하여, 반도체 칩(210), 다이 패드(110), 제1 리드들(121), 제2 리드들(131), 접착부재(140), 제1 도전성 와이어(221) 및 제2 도전성 와이어(222)를 몰딩한다.
몰딩 공정시, 제1 리드들(121)은 반도체 패키지(200)의 바닥면으로 노출되어 지도록 하고, 제2 리드들(131)은 반도체 패키지(200)의 측부로 노출되도록 함으로써, 차후 외부 회로기판과 반도체 패키지(200)의 전기적 연결을 가능하도록 구성한다.
여기서, 몰드 수지(230)는 에폭시 소재를 포함하여 이루어진다. 본 실시예에 따르면, 몰드 수지(230)로서 에폭시 소재를 포함하지만, 본 발명은 이에 한정하지 않는다. 즉, 본 발명에 따른 몰드 수지의 소재는 특별한 제한이 없다. 즉, 본 발명에 따른 몰드 수지의 소재는, 비전도성의 성질을 가지고, 반도체 칩 등을 보호할 수 있으면, 에폭시 외의 소재로도 이루어질 수 있다.
이상과 같이, 제조된 반도체 패키지(200)의 내부 구조를 도시한 개략적인 도면이 도 9에 도시되어 있다.
한편, 제조된 반도체 패키지(200)는 도 10에 도시된 바와 같이, 외부 회로기판(300)에 장착되게 된다.
도 10은 본 실시예에 따른 반도체 패키지가 외부 회로기판에 장착된 모습을 도시한 개략적인 단면도이다.
즉, 반도체 패키지(200)의 제2 리드들(131)의 일단은 구부러져, 외부 회로기판(300)에 형성된 회로부에 솔더 페이스트에 의해 전기적으로 연결됨으로써, 표면 실장되게 된다. 또한, 제1 리드들(121)은, 솔더 페이스트로 외부 회로기판(300) 상의 회로 패턴과 전기적으로 연결된다. 여기서, 제1 리드(121)들은 도금층이나 도전성 볼을 사용하여, 외부 회로기판(300) 상의 회로 패턴과 전기적으로 연결될 수도 있는데, 여기서, 도전성 볼은 금, 공융(eutectic) 주석/납 등을 포함하여 이루어질 수 있다.
이상과 같이, 본 실시예에 따른 반도체 패키지(200)는, 전술한 리드 프레임(100)을 포함하여 구성됨으로써, 외부 회로기판(300)과 전기적 연결을 수행하는 리드들의 수를 용이하게 증가시킬 수 있으므로, 고 성능이면서도 저비용의 반도체 패키지(200)를 구현할 수 있다.
또한, 본 실시예에 따른 반도체 패키지(200)는 리드들의 개별화 공정을 위해 리드의 안쪽 부분의 일부를 외부로 노출시키는 소잉(sawing) 공정을 거치지 않아도 되므로, 리드의 부식으로 인한 문제점을 해소하고, 반도체 패키지의 신뢰성을 높일 수 있게 된다. 또한, 본 실시예에 따른 반도체 패키지(200)는, 소잉 공정 후의 후처리공정도 필요하지 않게 되므로, 비용을 절감할 수 있는 장점이 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
도 1은 종래의 기술에 따른 반도체 패키지의 단면도이다.
도 2는 본 발명의 일 실시예에 관한 반도체 패키지용 리드 프레임의 평면도이다.
도 3은 본 발명의 일 실시예에 관한 리드 프레임의 제1 리드 프레임부의 평면도이다.
도 4는 본 발명의 일 실시예에 관한 리드 프레임의 제2 리드 프레임부 및 접착부재의 평면도이다.
도 5는 도 4의 Ⅴ-Ⅴ선을 따라 자른 개략적인 단면도이다.
도 6은 본 발명의 일 실시예에 관한 리드 프레임의 부분들 중 펀칭(punching) 공정에 의하여 제거되는 부분들을 도시한 개략적인 부분 확대도이다.
도 7은 리드 개별화 공정을 거친 리드 프레임의 평면도이다.
도 8은 도 7에 도시된 리드 프레임의 제1 리드들, 제2 리드들, 접착부재를 도시한 확대 사시도이다.
도 9는 본 발명의 일 실시예에 관한 반도체 패키지의 내부 구조를 보여주는 개략적인 도면이다.
도 10은 본 발명의 일 실시예에 관한 반도체 패키지가 외부 회로기판에 장착된 모습을 도시한 개략적인 단면도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
100: 리드 프레임 110: 다이 패드
111: 패드 지지부 120: 제1 리드 프레임부
121: 제1 리드들 122: 제1 댐바
130: 제2 리드 프레임부 131: 제2 리드들
132: 제2 댐바들 140: 접착부재
141: 베이스 필름 142: 접착부
200: 반도체 패키지 210: 반도체 칩
221: 제1 도전성 와이어 222: 제2 도전성 와이어
230: 몰드 수지 300: 외부 회로기판

Claims (11)

  1. 반도체 칩이 장착되는 다이 패드;
    상기 다이 패드로부터 이격되어 연장되는 복수개의 제1 리드들을 구비한 제1 리드 프레임부;
    일면에 상기 제1 리드들이 밀착되어 배치되는 접착부재; 및
    상기 접착부재의 타면에 밀착하여 배치되는 복수개의 제2 리드들을 구비하는 제2 리드 프레임부;를 포함하며,
    상기 제2 리드들은 상기 제1 리드들과 중첩되지 않는 위치에 배치되는 리드 프레임.
  2. 제1항에 있어서,
    상기 다이 패드는 상기 제1 리드 프레임부에 연결되는 리드 프레임.
  3. 제1항에 있어서,
    상기 다이 패드는 상기 제2 리드 프레임부에 연결되는 리드 프레임.
  4. 제1항에 있어서,
    상기 제1 리드들은 제1 댐바에 의해 고정되는 리드 프레임.
  5. 제1항에 있어서,
    상기 접착부재는 베이스 필름과, 상기 베이스 필름의 양면에 형성된 접착부를 포함하는 리드 프레임.
  6. 제1항에 있어서,
    상기 제2 리드들은 제2 댐바들에 의해 고정되는 리드 프레임.
  7. 복수개의 입출력부들을 구비하는 반도체 칩;
    상기 반도체 칩이 장착되는 다이 패드;
    상기 다이 패드로부터 이격되어 연장되는 복수개의 제1 리드들;
    일면에 상기 제1 리드들이 밀착되어 배치되는 접착부재;
    상기 접착부재의 타면에 밀착되어 배치되며, 상기 제1 리드들과 중첩되지 않는 위치에 배치되는 복수개의 제2 리드들;
    상기 입출력부와 상기 제1 리드를 전기적으로 연결하는 제1 도전성 와이어;
    상기 입출력부와 상기 제2 리드를 전기적으로 연결하는 제2 도전성 와이어; 및
    상기 반도체 칩을 둘러싸도록 배치되는 몰드 수지를 포함하는 반도체 패키지.
  8. 제7항에 있어서,
    상기 제1 리드들의 적어도 일부는 상기 반도체 패키지의 외부로 노출이 되는 반도체 패키지.
  9. 제7항에 있어서,
    상기 제2 리드들의 적어도 일부는 상기 반도체 패키지의 외부로 노출이 되는 반도체 패키지.
  10. 제7항에 있어서,
    상기 접착부재는 베이스 필름과, 상기 베이스 필름의 양면에 형성된 접착부를 포함하는 반도체 패키지.
  11. 제7항에 있어서,
    상기 몰드 수지는 에폭시 수지인 반도체 패키지.
KR1020070068776A 2007-07-09 2007-07-09 리드 프레임 및 이를 구비한 반도체 패키지 KR101187903B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020070068776A KR101187903B1 (ko) 2007-07-09 2007-07-09 리드 프레임 및 이를 구비한 반도체 패키지
US12/217,195 US7952175B2 (en) 2007-07-09 2008-07-02 Lead frame, semiconductor package including the lead frame and method of forming the lead frame
JP2008175363A JP2009016843A (ja) 2007-07-09 2008-07-04 リードフレーム構造体及びそれを備えた半導体パッケージ
CNA2008101376596A CN101345227A (zh) 2007-07-09 2008-07-08 引线框架、包括该引线框架的半导体封装及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070068776A KR101187903B1 (ko) 2007-07-09 2007-07-09 리드 프레임 및 이를 구비한 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20090005599A true KR20090005599A (ko) 2009-01-14
KR101187903B1 KR101187903B1 (ko) 2012-10-05

Family

ID=40247181

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070068776A KR101187903B1 (ko) 2007-07-09 2007-07-09 리드 프레임 및 이를 구비한 반도체 패키지

Country Status (4)

Country Link
US (1) US7952175B2 (ko)
JP (1) JP2009016843A (ko)
KR (1) KR101187903B1 (ko)
CN (1) CN101345227A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101491258B1 (ko) * 2013-05-31 2015-02-06 에스티에스반도체통신 주식회사 리드 프레임의 제조방법
KR20200131522A (ko) * 2019-05-14 2020-11-24 국방과학연구소 내부 정합형 반도체 패키지

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9711343B1 (en) 2006-12-14 2017-07-18 Utac Thai Limited Molded leadframe substrate semiconductor package
JP5183572B2 (ja) * 2009-06-08 2013-04-17 株式会社三井ハイテック リードフレーム及び半導体装置
JP5178648B2 (ja) * 2009-06-30 2013-04-10 キヤノン株式会社 パッケージの製造方法、及び半導体装置
US9355940B1 (en) * 2009-12-04 2016-05-31 Utac Thai Limited Auxiliary leadframe member for stabilizing the bond wire process
US9717146B2 (en) 2012-05-22 2017-07-25 Intersil Americas LLC Circuit module such as a high-density lead frame array (HDA) power module, and method of making same
DE102014203385A1 (de) * 2014-02-25 2015-08-27 Robert Bosch Gmbh Elektronisches System sowie Herstellungsverfahren und Vorrichtung zum Herstellen eines elektronischen Systems
CN105336631B (zh) * 2014-06-04 2019-03-01 恩智浦美国有限公司 使用两个引线框架组装的半导体装置
US9922904B2 (en) * 2015-05-26 2018-03-20 Infineon Technologies Ag Semiconductor device including lead frames with downset
JP6577373B2 (ja) * 2016-01-18 2019-09-18 新光電気工業株式会社 リードフレーム及びその製造方法、半導体装置
KR20230046097A (ko) * 2021-09-29 2023-04-05 해성디에스 주식회사 리드 프레임

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01137660A (ja) * 1987-11-25 1989-05-30 Hitachi Ltd 半導体装置
KR100668932B1 (ko) 2001-05-19 2007-01-12 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지
US7245007B1 (en) * 2003-09-18 2007-07-17 Amkor Technology, Inc. Exposed lead interposer leadframe package
WO2006054339A1 (ja) * 2004-11-17 2006-05-26 Fujitsu Limited 半導体装置
TWM269568U (en) * 2004-12-16 2005-07-01 Domintech Co Ltd Chip package capable of reducing characteristic resistance
JP4916745B2 (ja) * 2006-03-28 2012-04-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101491258B1 (ko) * 2013-05-31 2015-02-06 에스티에스반도체통신 주식회사 리드 프레임의 제조방법
KR20200131522A (ko) * 2019-05-14 2020-11-24 국방과학연구소 내부 정합형 반도체 패키지

Also Published As

Publication number Publication date
US7952175B2 (en) 2011-05-31
CN101345227A (zh) 2009-01-14
US20090014854A1 (en) 2009-01-15
JP2009016843A (ja) 2009-01-22
KR101187903B1 (ko) 2012-10-05

Similar Documents

Publication Publication Date Title
KR101187903B1 (ko) 리드 프레임 및 이를 구비한 반도체 패키지
US8012868B1 (en) Semiconductor device having EMI shielding and method therefor
US20080191340A1 (en) Power Semiconductor Module And Method For Its Manufacture
US9806010B2 (en) Package module and method of fabricating the same
KR20150109284A (ko) 반도체 장치 및 그 제조 방법
JP6149072B2 (ja) 半導体装置およびその製造方法
US8508023B1 (en) System and method for lowering contact resistance of the radio frequency (RF) shield to ground
JP6226068B2 (ja) 半導体装置
JP4530863B2 (ja) 樹脂封止型半導体装置
US20120306064A1 (en) Chip package
US20230123668A1 (en) Method for forming a semiconductor package
JP6165025B2 (ja) 半導体モジュール
CN105895611A (zh) 具有可湿性侧面的无引线方形扁平半导体封装
CN104979323A (zh) 四方扁平无引脚封装及其制造方法
JP5178541B2 (ja) 半導体装置
JP2008252054A (ja) 半導体装置および半導体装置の製造方法
CN102738022B (zh) 组装包括绝缘衬底和热沉的半导体器件的方法
CN102468261A (zh) 四方扁平无引脚封装及与其相适应电路板
JP6407042B2 (ja) 半導体装置及びその製造方法
JPS6392047A (ja) 半導体用リ−ドフレ−ム
JP4994883B2 (ja) 樹脂封止型半導体装置
JP2015053402A (ja) 半導体装置とその製造方法、及び、半導体装置を搭載したアプリケーションボード
JP2009152324A (ja) 半導体装置の製造方法
JP2013062549A (ja) 半導体装置の製造方法
CN104347570A (zh) 无引线型半导体封装及其组装方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150901

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160902

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180823

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190826

Year of fee payment: 8