JPS6392047A - 半導体用リ−ドフレ−ム - Google Patents

半導体用リ−ドフレ−ム

Info

Publication number
JPS6392047A
JPS6392047A JP23770486A JP23770486A JPS6392047A JP S6392047 A JPS6392047 A JP S6392047A JP 23770486 A JP23770486 A JP 23770486A JP 23770486 A JP23770486 A JP 23770486A JP S6392047 A JPS6392047 A JP S6392047A
Authority
JP
Japan
Prior art keywords
inner lead
wire
island
support piece
flat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23770486A
Other languages
English (en)
Inventor
Kenji Uesugi
上杉　賢次
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP23770486A priority Critical patent/JPS6392047A/ja
Publication of JPS6392047A publication Critical patent/JPS6392047A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、多数の端子となるインナーリード部のうち任
意の一つの又は複数のインナーリード部を、半導体チッ
プがマウントされたアイランドの電位を外部に導くため
のグラウンド端子として構成した集積回路装置等の電子
部品に用いられる半導体用リードフレームの構造に関す
るものである。
〔従来の技術とその問題点〕
一般に、半導体チップ２をマウントしたアイランド３の
電位を外部の電気部品に接続するいわゆるグラウンド端
子を一つまたは複数備えると共に、半導体チップにワイ
ヤボンディングされたインナーリード部からの端子を多
数備えて成る多ピン（多端子）型のいわゆる集積回路装
置においては、これに用いる半導体用リードフレーム１
を、薄金属板から一体的に打抜き成形する。
部ち、第４図に示すように、帯状の金属板の左右縁に相
当する左右一対の枠体５，５間を前後適宜隔ててタイバ
ー６．６にて連結し、この枠体５゜５とタイバー６．６
にて囲まれた部分には、前記左右の枠体５．５から突出
する支持片７．７の中途部に平面視略矩形状のアイラン
ド３を一体的に連設形成する一方、前記各タイバー６．
６から細幅帯状の多数本のインナーリード部４を、前記
アイランド３の外周に向かって延ばしていわゆる略放射
状に配設するように打抜きする。
そのとき、前記多数のインナーリード部４のうち、前記
左右一対の支持片７，７の左右両側に隣接する位置のイ
ンナーリード部４ａ、４ｂ、４ｃ。
４ｄの先端部近傍と前記各支持片７．７とを連結部８．
８にて一体的に連設する一方、その他の各インナーリー
ド部４の自由端である先端部がアイランド３の外周縁及
び前記各インナーリード部４ａ、４ｂ、４ｃ、４ｄに各
々接触しないように、適宜間隔の隙間が存在するように
打ち抜く。
このように半導体用リードフレーム１を形成すると、前
記４箇所のインナーリード部４ａ、４ｂ。
４ｃ、４ｄは連結部８及び支持片７を介してアイランド
３に電気的に接続されることになるとともに、該アイラ
ンドに半導体チップ２をマウントしているから、この４
箇所のインナーリード部４ａ。
４ｂ、４ｃ、４ｄの任意の一つまたは複数の箇所をいわ
ゆるグラウンド端子とすることにより、当該グラウンド
端子は、半導体チップ２のベースひいてはアイランドの
電位を外部の電気部品に接続する機能を有することにな
る。
しかしながら、前記のように打抜き形成した半導体用リ
ードフレーム１の形状を変更せずに、グラウンド端子の
位置を前記以外の箇所に設定することができないから、
いわゆる多ビン（多端子）型の集積回路装置の設計上の
自由度が低くなると云う問題があった。
換言すると、グラウンド端子の位置を変更するためには
、半導体用リードフレーム１の打抜き形状そのものを別
のものにする必要があり、ユーザーの要望に答えるには
、グラウンド端子の位置を変えた多種類の半導体用リー
ドフレームの在庫が必要となり、コストが上昇すると云
う問題があった。
本発明は、一種類の半導体用リードフレームに簡単な構
成を付加するだけで、前記従来技術の問題点を解決しよ
うとするものである。
〔問題点を解決するための手段〕
そこで本発明では、半導体チップをマウントするアイラ
ンドを支持片にて一体的に連設し、アイランドにおける
外周のすべてまたは一部の外周に、細幅帯状の多数のイ
ンナーリード部を互いに適宜隔てて略放射状に配没し、
該各インナーリード部の先端が前記アイランドの外周縁
と、該アイランドを支持する支持片とに対して各々適宜
隔てて臨むように形成して成る半導体用リードフレーム
において、前記支持片とこれに隣接する一つ以上のイン
ナーリード部の先端部近傍の各片面とを、これらを互い
に連結する偏平状連結体にて電気絶縁的に貼着する一方
、該偏平状連結体の表面には電気良導体層を形成し、該
電気良導体層の表面と前記支持片とをワイヤボンディン
グすると共に、任官のインナーリード部と前記電気良導
体層の表面とをワイヤボンディングしたものである。
〔作用・効果〕
本発明では、半導体チップをマウントしたアイランドは
支持片にて一体的に連設してあり、該支持片とアイラン
ドにおける外周の略全周または一部の外周に放射状に配
設された少なくとも一つ以上のインナーリード部の先端
部を、偏平状連結体にて互いに電気絶縁的に接着するか
ら、この状態では、支持片とインナーリード部とは互い
に自由に動き得ずしかも電気的に接続されないものであ
る。
この偏平状連結体の表面に形成された電気良導体層の表
面と前記支持片及び任意のインナーリード部とを各々ワ
イヤボンディングするから、支持片から前記ワイヤボン
ディングされたインナーリード部までは偏平状連結体に
おける電気良導体層を介して電気的に接続されたことに
なる。換言すれば、支持片とこれに隣接する一つ以上の
インナーリード部の先端部同士が電気絶縁状態で連結さ
れていながら、なお且つ支持片から遠くに離れた位置に
ある任意のインナーリード部に対して支持片と電気的に
接続可能となるのである。
従って、半導体チップがマウントされたアイランドの電
位を外部に取り出したいインナーリード部の箇所まで、
若しくはそのインナーリード部に隣接するインナーリー
ド部まで偏平状連結体を延ばして互いに連結し、偏平状
連結体における電気良導体層表面から支持片と所定位置
のインナーリード部とに対して各々ワイヤボンディング
すれば良いのであるから、従来のようにリードフレーム
の打抜きのパターンを変えることなく、支持片から遠い
位置の任意のインナーリード部に、半導体チップがマウ
ントされたアイランドの電位を外部に取り出すことがで
きるグラウンド端子を簡単に形成することができるので
ある。
このとき、前記ワイヤボンディングの長さは、偏平状連
結体における電気良導体層表面と、支持片及び所定位置
のインナーリード部とに対して各々最短距離で結ぶこと
ができるから、ワイヤボンディング用貴金属線の必要長
さも短くでき、コストの低減も図ることができる。
また、支持片と一つ以上のインナーリード部の先端部近
傍とを偏平状連結体にて貼着して相互に連結された状態
であるから、インナーリード部が細幅帯状であっても、
連結されたインナーリード部先端が一体的にしか撓まな
い。従って、各別ごとのインナーリード部先端の上下振
動等により半導体チップにボンディングしたワイヤが切
断すると云う事故が生じない。
なお、前記偏平状連結体を平面視矩形環状または円環状
等の環状に形成し支持片とすべてのインナーリード部と
を連結しておくと、該すべてのインナーリード部の撓が
一層抑制され、グラウンド端子となるインナーリード部
以外のインナーリード部先端と半導体チップとのワイヤ
ボンディングに際しても、ワイヤの切断事故が解消でき
ると云う効果も有する。
〔実施例〕
次に実施例について説明すると、集積回路装置に用いら
れる半導体リードフレームは、第４図のように従来のも
のと略同様にして金属板から打抜き成形したものであり
、金属板の左右縁に相当する左右一対の枠体間を前後適
宜隔ててタイバーにて連結し、この枠体とタイバーにて
囲まれた部分には、左右枠体から突出する支持片１０．
１０の中途部に平面視略矩形状のアイランド１゛１を一
体的に形成しく第１図参照）、該アイランド１１の上面
に半導体チップ１２を銀ペースト等にて接着することに
より、該半導体チップ１２の下面はアイランド１１及び
支持片１０．１０と導電性良く接続されることになる。
また、前記各タイバーから細幅帯状の多数本のインナー
リード部１３を、前記アイランド１１の外周に向かって
延ばしていわゆる略放射状に配設する。そのとき、各イ
ンナーリード部１３の先端同士が互いに接触しないよう
に、適宜寸法の隙間が存在するように打ち抜く。
符号１４は電気絶縁性を有する合成樹脂材から一体的に
モールド成形するか、テープ状に形成した平面視コ字型
の偏平状連結体を示し、該偏平状連結体１４における表
面には、銅箔層１５及び銀メツキ層１６等による電気良
導体層を形成しである。
そして、この偏平状連結体１４を、前記支持片７の上面
および相隣接する複数のインナーリード部４の先端部近
傍の上面に跨ぐように配設して、電気絶縁性を有する接
着剤にて互いに離れないように貼着し、偏平状連結体１
４における電気良導体層の表面と支持片１０とを金線等
のワイヤ１７にてワイヤボンディングする一方、グラウ
ンド端子とすべき任意のインナーリード部１３ａと、該
箇所に近い偏平状連結体１４における電気良導体層の表
面とを別個の金線等のワイヤ１８にてワイヤボンディン
グするのである。
これにより、複数のインナーリード部１３，１３ａと支
持片７が互い接触しないようにして一体的に固着された
ことになると共に、アイランド１１が、支持片１０から
ワイヤＩ７と、偏平状連結体１４における銅Ｔ３層１５
及び銀メツキ層１６等による電気良導体層と別のワイヤ
１８とを介してグラウンド端子とすべき任意のインナー
リード部１３ａに電気的に接続されたことになる。
従って、前記インナーリード部１３ａをグラウンド端子
として構成することができるのであり、前記偏平状連結
体１４を任意のインナーリード部まで延長して所定のイ
ンナーリード部とワイヤボンディングすることにより、
リードフレーム自体のパターン、特にインナーリード部
のパターンを変更することなく、任意の位置のインナー
リード部をグラウンド端子に設定することができるので
ある。
なお、第１図のワイヤ１９に示すように、偏平状連結体
１４が貼着されていないがこれに近接した位置にあるイ
ンナーリード部１３ｂとワイヤボンディングすることに
よりグラウンド端子を構成することもできる。
第３図は本発明の他の実施例を示し、偏平状連結体１４
を平面視円環状に形成して、アイランド１１外周のすべ
ての支持片１０．１０とインナーリード部１３とを互い
に連結させるように電気絶縁的に貼着したものである。
このように構成すると、すべてのインナーリード部１３
の先端が偏平状連結体１４を介して一体的にしか上下動
できないので、グラウンド端子形成用のワイヤボンディ
ング、及び半導体チップとインナーリード部先端部との
ワイヤボンディングに際してワイヤが不用意に切断され
るという事故も発生しない。
なお、前記偏平状連結体１４の平面視形状は、前記各実
施例の他、平面視矩形状の環状、Ｃ字状、直線状などの
任意の形状に形成でることは云うまでもない。
本発明では、アイランド１１の外周のうち略半周部分の
み等の部分的にインナーリード部１３が略放射状に配設
される場合にも通用できることは云うまでもなく、その
場合の偏平状連結体の平面視形状は矩形状やコ字型、半
円環状であっても良い。
また、偏平状連結体１４を、前記各実施例と上下逆に配
設し、半導体チンプ１２がマウントされたと逆の下面側
において支持片１０とインナーリード部１３とを貼着し
、その下面側において各々ワイヤボンディングする構成
であっても良い。
【図面の簡単な説明】
第１図から第３図までは本発明の実施例を示し、第１図
は第１実施例の要部平面図、第２図は第１図のｎ−ｎ線
視拡大断面図、第３図は他の実施例における要部平面図
、第４図と第５図は従来技術を示し、第４図はリードフ
レームの平面図、第５図は第４図の要部平面図である。 １・・・・リードフレーム、２，１２・・・・半導体チ
ップ、３．１１−・・アイランド、４，４ａ、４ｂ。 ４ｃ、４ｄ、１３．１３ａ、１３ｂ”インナーリード部
、５・・・・枠体、６，６・・・・タイバー、７゜７・
・・・支持片、９．１７，１８．１９・・・・ワイヤ、
１４・・・・偏平状連結体、１５・・・・銅箔層、１６
・・・・銀メッキ層。 第４図

Claims (1)

    【特許請求の範囲】
  1. （１）、半導体チップをマウントするアイランドを支持
    片にて一体的に連設し、アイランドにおける外周のすべ
    てまたは一部の外周に、細幅帯状の多数のインナーリー
    ド部を互いに適宜隔てて略放射状に配設し、該各インナ
    ーリード部の先端が前記アイランドの外周縁と、該アイ
    ランドを支持する支持片とに対して各々適宜隔てて臨む
    ように形成して成る半導体用リードフレームにおいて、
    前記支持片とこれに隣接する一つ以上のインナーリード
    部の先端部近傍の各片面とを、これらを互いに連結する
    偏平状連結体にて電気絶縁的に貼着する一方、該偏平状
    連結体の表面には電気良導体層を形成し、該電気良導体
    層の表面と前記支持片とをワイヤボンディングすると共
    に、任意のインナーリード部と前記電気良導体層の表面
    とをワイヤボンディングしたことを特徴とする半導体用
    リードフレーム。
JP23770486A 1986-10-06 1986-10-06 半導体用リ−ドフレ−ム Pending JPS6392047A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23770486A JPS6392047A (ja) 1986-10-06 1986-10-06 半導体用リ−ドフレ−ム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23770486A JPS6392047A (ja) 1986-10-06 1986-10-06 半導体用リ−ドフレ−ム

Publications (1)

Publication Number Publication Date
JPS6392047A true JPS6392047A (ja) 1988-04-22

Family

ID=17019270

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23770486A Pending JPS6392047A (ja) 1986-10-06 1986-10-06 半導体用リ−ドフレ−ム

Country Status (1)

Country Link
JP (1) JPS6392047A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2668651A1 (fr) * 1990-10-29 1992-04-30 Sgs Thomson Microelectronics Circuit integre a boitier moule comprenant un dispositif de reduction de l'impedance dynamique.
US5168368A (en) * 1991-05-09 1992-12-01 International Business Machines Corporation Lead frame-chip package with improved configuration
JPH0661411A (ja) * 1992-08-04 1994-03-04 Nec Kyushu Ltd 半導体装置用リードフレーム
EP0503201A3 (ja) * 1990-12-20 1994-03-16 Toshiba Kk
US6625005B2 (en) 2000-07-11 2003-09-23 Kabushiki Kaisha Toshiba Semiconductor circuit device having power and ground lines adapted for high-frequency operation

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2668651A1 (fr) * 1990-10-29 1992-04-30 Sgs Thomson Microelectronics Circuit integre a boitier moule comprenant un dispositif de reduction de l'impedance dynamique.
US5243496A (en) * 1990-10-29 1993-09-07 Sgs-Thomson Microelectronics S.A. Molded case integrated circuit with a dynamic impedance reducing device
EP0503201A3 (ja) * 1990-12-20 1994-03-16 Toshiba Kk
US5473514A (en) * 1990-12-20 1995-12-05 Kabushiki Kaisha Toshiba Semiconductor device having an interconnecting circuit board
US5613295A (en) * 1990-12-20 1997-03-25 Kabushiki Kaisha Toshiba Semiconductor device having an interconnecting circuit board and method for manufacturing same
US5646830A (en) * 1990-12-20 1997-07-08 Kabushiki Kaisha Toshiba Semiconductor device having an interconnecting circuit board
US5715147A (en) * 1990-12-20 1998-02-03 Kabushiki Kaisha Toshiba Semiconductor device having an interconnecting circuit board
US5168368A (en) * 1991-05-09 1992-12-01 International Business Machines Corporation Lead frame-chip package with improved configuration
JPH0661411A (ja) * 1992-08-04 1994-03-04 Nec Kyushu Ltd 半導体装置用リードフレーム
US6625005B2 (en) 2000-07-11 2003-09-23 Kabushiki Kaisha Toshiba Semiconductor circuit device having power and ground lines adapted for high-frequency operation

Similar Documents

Publication Publication Date Title
KR101187903B1 (ko) 리드 프레임 및 이를 구비한 반도체 패키지
JP2001326295A (ja) 半導体装置および半導体装置製造用フレーム
JP4530863B2 (ja) 樹脂封止型半導体装置
US5151771A (en) High lead count circuit board for connecting electronic components to an external circuit
JP2828056B2 (ja) 半導体装置及びその製造方法
US5804871A (en) Lead on chip semiconductor device having bus bars and crossing leads
US5089879A (en) Resin seal type semiconductor device
JPH06204387A (ja) 母線を折り曲げたリードフレームとその製作法
JPS6392047A (ja) 半導体用リ−ドフレ−ム
JP2008294219A (ja) 半導体装置及びその製造方法
US7521778B2 (en) Semiconductor device and method of manufacturing the same
JPS61139894A (ja) Ｉｄカ−ドおよびその製造方法
JPH05326648A (ja) フィルムキャリアとこれを用いた半導体装置の製造方法
KR100487464B1 (ko) 리드프레임을이용한반도체칩패키지
JPH1117094A (ja) 半導体チップ搭載ボード及びその実装構造
KR950003908B1 (ko) 반도체 리드 프레임
JPH04148557A (ja) 半導体製品用リードフレーム
KR100525091B1 (ko) 반도체 패키지
JP2581278B2 (ja) 半導体装置
JP2913500B2 (ja) 半導体装置
CN111902936A (zh) Qfn射频芯片封装
JPH02268459A (ja) 半導体パッケージ
JPS58161354A (ja) 半導体装置
TH1801006078A (th) ชิ้นส่วนวงจรของตัวรองรับดิสก์ไดรฟ์
JP2002246532A (ja) リードフレーム及びその製造方法