JP6577373B2 - リードフレーム及びその製造方法、半導体装置 - Google Patents

リードフレーム及びその製造方法、半導体装置 Download PDF

Info

Publication number
JP6577373B2
JP6577373B2 JP2016007413A JP2016007413A JP6577373B2 JP 6577373 B2 JP6577373 B2 JP 6577373B2 JP 2016007413 A JP2016007413 A JP 2016007413A JP 2016007413 A JP2016007413 A JP 2016007413A JP 6577373 B2 JP6577373 B2 JP 6577373B2
Authority
JP
Japan
Prior art keywords
lead
frame
lead frame
metal plate
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016007413A
Other languages
English (en)
Other versions
JP2017130493A5 (ja
JP2017130493A (ja
Inventor
哲一郎 笠原
哲一郎 笠原
秀樹 松澤
秀樹 松澤
正幸 大串
正幸 大串
直也 坂井
直也 坂井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2016007413A priority Critical patent/JP6577373B2/ja
Priority to TW105144148A priority patent/TWI700789B/zh
Priority to US15/399,791 priority patent/US9972560B2/en
Priority to CN201710012575.9A priority patent/CN107039387B/zh
Publication of JP2017130493A publication Critical patent/JP2017130493A/ja
Publication of JP2017130493A5 publication Critical patent/JP2017130493A5/ja
Application granted granted Critical
Publication of JP6577373B2 publication Critical patent/JP6577373B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49589—Capacitor integral with or on the leadframe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、リードフレーム及びその製造方法、半導体装置に関する。
従来、リードフレームを使用した半導体装置として、例えば、ＱＦＮ（Quad Flat No Lead）等のリードレスの半導体装置が知られている。このような半導体装置において、近年、端子数の増加要求があり、これに対して、端子の多列化等による対応が検討されている。
ところで、端子を多列化するためには配線を狭ピッチ化する必要がある。リードフレームの配線は、金属板を上下面からエッチングして貫通させて形成する。エッチングは深さ方向のみならず幅方向にも進行するため、金属板が厚いと配線間隔が広くなり、配線を狭ピッチ化できない。そこで、従来は厚さ０．２ｍｍ程度の金属板が使用されていたが、配線を狭ピッチ化するために、より薄い金属板を使用する検討がなされている。
特開２０００−３０７０４９号公報
しかしながら、薄い金属板をエッチングして配線を形成すると、配線が変形するおそれが高まるため、現実的には一定以上に薄い金属板を使用したリードフレームの実現は困難であった。
本発明は、上記の点に鑑みてなされたものであり、薄型化しても変形し難いリードフレームを提供することを課題とする。
本リードフレームは、第１リードフレームからなる第１リードと、第２リードフレームからなる第２リードと、を接合してなるリードフレームであって下面及び上面を備える樹脂部を有し、前記第１リードは、前記樹脂部の下面に配置され、前記第２リードは、前記樹脂部の上面に配置され、前記第１リードと前記第２リードとは、前記樹脂部に埋設された埋設部と、前記樹脂部から突出する突出部と、を備え、前記第１リードの埋設部と前記第２リードの埋設部とは、前記樹脂部内で接合されていることを要件とする。
開示の技術によれば、薄型化しても変形し難いリードフレームを提供できる。
第１の実施の形態に係るリードフレームを例示する平面図である。 第１の実施の形態に係るリードフレームを構成する単位リードフレームを例示する図である。 第１の実施の形態に係るリードフレームの製造工程を例示する図（その１）である。 第１の実施の形態に係るリードフレームの製造工程を例示する図（その２）である。 第１の実施の形態に係るリードフレームの製造工程を例示する図（その３）である。 第１の実施の形態に係るリードフレームを用いた半導体装置を例示する断面図である。 第１の実施の形態の変形例１に係るリードフレームを例示する断面図である。 第１の実施の形態の変形例１に係るリードフレームの製造工程を例示する図である。 第１の実施の形態の変形例２に係るリードフレームを例示する断面図である。 第１の実施の形態の変形例２に係るリードフレームの製造工程を例示する図である。 第１の実施の形態の変形例３に係るリードフレームを例示する断面図である。 第１の実施の形態の変形例３に係るリードフレームの製造工程を例示する図である。 第１の実施の形態の変形例４に係るリードフレームを例示する断面図である。 第１の実施の形態の変形例４に係るリードフレームの製造工程を例示する図（その１）である。 第１の実施の形態の変形例４に係るリードフレームの製造工程を例示する図（その２）である。 第１の実施の形態の変形例５に係るリードフレームを構成する単位リードフレームを例示する断面図である。 第１の実施の形態の変形例５に係るリードフレームを用いた半導体装置を例示する断面図である。
以下、図面を参照して発明を実施するための形態について説明する。なお、各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
〈第１の実施の形態〉
［リードフレームの構造］
図１は、第１の実施の形態に係るリードフレームを例示する平面図である。図１を参照するに、リードフレーム１は、平面視略矩形状の基板フレーム１０に、複数の単位リードフレーム群２０が離間して配列された構造を有している。
なお、図１の例では、３つの単位リードフレーム群２０を１列に配列しているが、配列する単位リードフレーム群２０の数は任意に決定することができる。又、単位リードフレーム群２０を複数列に配列しても構わない。又、図１の例では、隣接する単位リードフレーム群２０間にスリット１０ｘを設けているが、これは必須ではない。
リードフレーム１の材料としては、例えば銅（Ｃｕ）、Ｃｕをベースにした合金、鉄−ニッケル（Ｆｅ−Ｎｉ）、又はＦｅ−Ｎｉをベースにした合金等を用いることができる。リードフレーム１の厚さは、例えば、０．２ｍｍ程度とすることができる。
単位リードフレーム群２０には、複数の単位リードフレーム３０がマトリクス状に配列されている。単位リードフレーム３０は、最終的に半導体チップが搭載されて個々の半導体装置として切り出される半導体チップ搭載領域である。なお、図１の例では、単位リードフレーム群２０が６行６列に配列された単位リードフレーム３０から構成されているが、単位リードフレーム群２０を構成する単位リードフレーム３０の数は任意に決定することができる。
図２は、第１の実施の形態に係るリードフレームを構成する単位リードフレームを例示する図であり、図２（ａ）は平面図、図２（ｂ）は底面図、図２（ｃ）は図２（ａ）及び図２（ｂ）のＡ−Ａ線に沿う断面図、図２（ｄ）は図２（ａ）及び図２（ｂ）のＢ−Ｂ線に沿う断面図である。
である。
図２を参照するに、単位リードフレーム３０は、フレーム３１と、フレーム３２と、樹脂部３９とを有する。本実施の形態において、フレーム３１は、本発明に係る第１リードフレームの代表的な一例である。又、フレーム３２は本発明に係る第２リードフレームの代表的な一例である。
なお、本実施の形態では、便宜上、単位リードフレーム３０のフレーム３２側を上側又は一方の側、フレーム３１側を下側又は他方の側とする。又、各部位のフレーム３２側の面を一方の面又は上面、フレーム３１側の面を他方の面又は下面とする。但し、単位リードフレーム３０は天地逆の状態で用いることができ、又は任意の角度で配置することができる。又、平面視とは対象物をフレーム３２の一方の面の法線方向から視ることを指し、平面形状とは対象物をフレーム３２の一方の面の法線方向から視た形状を指すものとする。
単位リードフレーム３０は、フレーム３１の上面にフレーム３２の下面を重ね合わせて溶接により接合した構造とされている。フレーム３１の上面とフレーム３２の下面との間に形成された隙間には樹脂部３９が充填されている。樹脂部３９は、フレーム３１の上面とフレーム３２の下面とで形成する隙間から、平面視でフレーム３１及びフレーム３２と重複しない領域に水平方向に延伸し、矩形状の外縁を形成している。単位リードフレーム３０の厚さ（最厚部の厚さ）は、例えば、０．２ｍｍ程度とすることができる。以下、単位リードフレーム３０の各構成要素について、より詳しく説明する。
フレーム３１は、チップ搭載部３１１（ダイパッド）と、複数のリード３１２とを備えている。フレーム３１の厚さ（最厚部の厚さ）は、例えば、０．１ｍｍ程度とすることができる。リード３１２は、本発明に係る第１リードの代表的な一例である。
チップ搭載部３１１は、半導体チップが搭載される部分である。チップ搭載部３１１は、例えば、フレーム３１の略中央部に配置することができる。チップ搭載部３１１は、樹脂部３９に埋設された埋設部と、樹脂部３９の下面３９ａから突出する突出部とを備えている。チップ搭載部３１１の厚さは、例えば、０．１ｍｍ程度とすることができる。チップ搭載部３１１は、夫々のリード３１２と互いに絶縁されている。
リード３１２は、例えば、チップ搭載部３１１を囲むように複数列に配置することができる。リード３１２は、樹脂部３９に埋設された埋設部と、樹脂部３９の下面３９ａから突出する突出部とを備えている。リード３１２の厚さは、例えば、０．１ｍｍ程度とすることができる。リード３１２の平面形状は、例えば、直径０．２ｍｍ程度の円形とすることができる。
フレーム３２は、複数のボンディングパッド３２１と、複数のリード３２２と、複数の配線３２３とを備えている。フレーム３２の略中央部には、フレーム３１のチップ搭載部３１１の上面を露出する開口部３２ｘが設けられている。フレーム３２の厚さ（最厚部の厚さ）は、例えば、０．１ｍｍ程度とすることができる。リード３２２は、本発明に係る第２リードの代表的な一例である。
ボンディングパッド３２１は、フレーム３１のチップ搭載部３１１に搭載される半導体チップの電極と金属線で接続される部分である。ボンディングパッド３２１は、例えば、開口部３２ｘ（フレーム３１のチップ搭載部３１１）を囲むように配置することができる。ボンディングパッド３２１を複数列に配置してもよい。ボンディングパッド３２１は、樹脂部３９の上面３９ｂに配置されており、樹脂部３９に埋設された部分を備えていない。ボンディングパッド３２１の厚さは、フレーム３２の厚さ（最厚部の厚さ）の半分程度であり、例えば、０．０５ｍｍ程度とすることができる。
リード３２２は、フレーム３１のリード３１２と平面視で重複する位置に配置されている。リード３２２は、樹脂部３９に埋設された埋設部と、樹脂部３９の上面３９ｂから突出する突出部とを備えている。リード３２２の埋設部とリード３２１の埋設部とは、樹脂部３９内で溶接により接合され、外部接続端子３１５を形成している。リード３２２の厚さは、例えば、０．１ｍｍ程度とすることができる。リード３２２の平面形状は、例えば、直径０．２ｍｍ程度の円形とすることができる。
リード３２２の上面には、凹部３２ｙが形成されている。より詳しくは、リード３２２の埋設部の直上に配置された突出部に凹部３２ｙが設けられている。凹部３２ｙは溶接を行う際の目印として設けており、又、凹部３２ｙを設けることで金属板の厚さを部分的に薄くし、溶接効率を向上させることができる。本実施の形態では、主にリード３１２とリード３２２とを溶接で接合しているので、リード３２２の上面に凹部３２ｙを設けている。但し、リード３１２とリード３２２以外の部分を溶接で接合してもよく、本実施の形態では、ボンディングパッド３２１の内周側の複数個所（図２の例では８個所）にも凹部３２ｙを設け、その部分でフレーム３１とフレーム３２とを溶接で接合している。但し、溶接は、必要な接合強度等を考慮し、ここで例示した以外の任意の個所で行って構わない。その場合には、その個所に凹部３２ｙを設けることができる。
フレーム３２の下面には、凹部３２ｚが形成されている。凹部３２ｚの深さはフレーム３２の厚さ（最厚部の厚さ）の半分程度であり、例えば、０．０５ｍｍ程度とすることができる。又、フレーム３１の上面には、凹部３１ｚが形成されている。凹部３１ｚの深さはフレーム３１の厚さ（最厚部の厚さ）の半分程度であり、例えば、０．０５ｍｍ程度とすることができる。フレーム３２の凹部３２ｚとフレーム３１の凹部３１ｚとで形成する隙間には、樹脂部３９が充填されており、隙間の外に延伸している。樹脂部３９の材料としては、例えば、熱硬化性のエポキシ系樹脂等を用いることができる。樹脂部３９の厚さは、例えば、０．１ｍｍ程度とすることができる。
リード３２２の埋設部の側面には凹部３２ｚによる括れが形成されており、リード３１２の埋設部の側面には凹部３１ｚによる括れが形成されている。リード３２２の埋設部の側面の括れとリード３１２の埋設部の側面の括れには樹脂部３９が入り込んでいる。これにより、外部接続端子３１５に対するアンカーが形成され、外部接続端子３１５が樹脂部３９から抜けることを防止できる。同様に、チップ搭載部３１１の側面にもアンカーが形成され、チップ搭載部３１１が樹脂部３９から抜けることを防止できる。
なお、リード３１２とリード３２２の樹脂部３９の表裏面と接触する個所に、粗化処理又は酸化処理が施されていると、リード３１２及び３２２と樹脂部３９との密着性が向上する点で好適である。
配線３２３は、樹脂部３９の上面３９ｂの、ボンディングパッド３２１及びリード３２２が配置されていない任意の領域に配置することができる。配線３２３は、樹脂部３９に埋設された部分を備えていない。配線３２３は、適宜、ボンディングパッド３２１及びリード３２２と電気的に接続することができる。配線３２３の厚さは、フレーム３２の厚さ（最厚部の厚さ）の半分程度であり、例えば、０．０５ｍｍ程度とすることができる。配線３２３のライン／スペースは、例えば、３０μｍ／６０μｍ程度とすることができる。
なお、ライン／スペースにおけるラインとは配線幅を表し、スペースとは隣り合う配線同士の間隔（配線間隔）を表す。例えば、ライン／スペースが３０μｍ／６０μｍと記載されていた場合、配線幅が３０μｍ、隣り合う配線同士の間隔が６０μｍであることを表す。
［リードフレームの製造方法］
次に、第１の実施の形態に係るリードフレームの製造方法について、単位リードフレーム３０を図示しながら説明する。図３〜図５は、第１の実施の形態に係るリードフレームの製造工程を例示する図である。なお、図３及び図４において、（ａ）は平面図、（ｂ）は底面図、（ｃ）は（ａ）及び（ｂ）のＡ−Ａ線に沿う断面図である。又、図５は、図３及び図４の（ｃ）に対応する断面図である。
まず、図３に示す工程では、金属板３１０を準備する。そして、金属板３１０の上面３１０ａ側にハーフエッチングを施して凹部３１ｚを形成する。ハーフエッチングにより形成された凹部３１ｚの内側面と底面との間の角部は尖らず、丸みを帯びた断面視凹型Ｒ形状となる。なお、金属板３１０の下面３１０ｂは、エッチングを行わないため平坦面である。
凹部３１ｚが形成されていない領域の一部が、チップ搭載部３１１及び複数のリード３１２となる。但し、図３では、便宜上、チップ搭載部３１１及びリード３１２となる部分に符号を付しているが、この段階ではチップ搭載部３１１及びリード３１２となる部分は一体化しており、互いに分離されていない。
金属板３１０の材料としては、例えば、銅（Ｃｕ）、Ｃｕをベースにした合金、鉄−ニッケル（Ｆｅ−Ｎｉ）、又はＦｅ−Ｎｉをベースにした合金等を用いることができる。金属板３１０の厚さは、例えば、０．１ｍｍ程度とすることができる。凹部３１ｚの深さは、例えば、０．０５ｍｍ程度とすることができる。なお、図３（ａ）では、便宜上、凹部３１ｚを形成した領域（ハーフエッチングした領域）を梨地模様で示している。つまり、図３（ａ）の梨地模様が施されていない部分が、金属板３１０の上面３１０ａから突出している部分である。
次に、図４に示す工程では、金属板３２０を準備する。そして、金属板３２０の上面３２０ａ側にハーフエッチングを施して凹部３２ｙを形成する。又、金属板３２０の下面３２０ｂ側にハーフエッチングを施して凹部３２ｚを形成する。又、金属板３２０の上面３２０ａ側及び下面３２０ｂ側の平面視で重複する位置に夫々ハーフエッチングを施して、金属板３２０を貫通する開口部３２ｘを形成する。ハーフエッチングにより形成された凹部３２ｙ及び３２ｚの内側面と底面との間の角部は尖らず、丸みを帯びた断面視凹型Ｒ形状となる。
凹部３２ｙが形成されていない領域の一部が、ボンディングパッド３２１及び配線３２３となる。又、凹部３２ｙが形成されている領域の一部が、リード３２２となる。但し、図４では、便宜上、ボンディングパッド３２１、リード３２２、配線３２３となる部分に符号を付しているが、この段階ではボンディングパッド３２１、リード３２２、配線３２３となる部分は一体化しており、互いに分離されていない。
金属板３２０の材料としては、例えば、金属板３１０と同様とすることができる。金属板３２０の厚さは、例えば、０．１ｍｍ程度とすることができる。凹部３２ｙ及び３２ｚの深さは、例えば、０．０５ｍｍ程度とすることができる。なお、図４（ａ）及び図４（ｂ）では、便宜上、凹部３２ｙ及び３２ｚを形成した領域（ハーフエッチングした領域）を梨地模様で示している。つまり、図４（ａ）及び図４（ｂ）の梨地模様が施されていない部分が、金属板３２０の上面３２０ａ又は下面３２０ｂから突出している部分である。
次に、図５（ａ）に示す工程では、リード３１２となる部分とリード３２２となる部分とが平面視で重複するように（凹部３１ｚと凹部３２ｚが対向して隙間を形成するように）、金属板３１０上に金属板３２０を配置する。そして、目印となる凹部３２ｙが形成された部分に、矢印Ｂの方向からレーザ光を照射して、リード３１２となる部分及びリード３２２となる部分の金属材料を局部的に溶融させ、金属板３１０と金属板３２０とを接合する（レーザ溶接）。レーザ光としては、例えば、第２高調波（ＳＨＧ）を用いたグリーンレーザ等を用いることができる。この場合、レーザ光の波長は、例えば、５３２ｎｍ程度とすることができる。なお、図５（ａ）において、梨地模様で示したＣは、金属材料を局部的に溶融させた部分を模式的に示したものである（他の図では省略）。
次に、図５（ｂ）に示す工程では、図５（ａ）に示す構造体を、下金型５１０と上金型５２０とで挟持する。そして、図５（ｃ）に示す工程では、金属板３１０と金属板３２０とで形成する隙間部分に樹脂を充填し、硬化させて樹脂部３９を形成する。樹脂部３９は、例えば、トランスファーモールド法、コンプレッションモールド法、インジェクションモールド法等により形成することができる。樹脂部３９の材料としては、例えば、熱硬化性のエポキシ系樹脂等を用いることができる。
次に、図５（ｄ）に示す工程では、図５（ｃ）に示す構造体を下金型５１０及び上金型５２０から取り出した後、金属板３１０及び３２０の所定部分をエッチングにより除去する。これにより、金属板３１０において、チップ搭載部３１１及びリード３１２となる部分が互いに分離され、樹脂部３９の下面３９ａ側にフレーム３１が形成される。又、金属板３２０において、ボンディングパッド３２１、リード３２２、及び配線３２３となる部分が互いに分離され、樹脂部３９の上面３９ｂ側にフレーム３２が形成される。以上の工程により、単位リードフレーム３０を有するリードフレーム１（図１及び図２参照）が完成する。
なお、図５（ａ）に示す工程と図５（ｂ）に示す工程との間に、金属板３１０及び３２０の表面に粗化処理や黒化処理（酸化処理）を施すと、金属板３１０及び３２０と樹脂部３９との密着性が向上する点で好適である。ここで、粗化処理とは、金属板３１０及び３２０の表面に凹凸を付与させ、アンカー効果により、金属板３１０及び３２０と樹脂部３９との密着性を向上させる処理である。又、黒化処理（酸化処理）とは、金属板３１０及び３２０の表面に化学的な酸化膜を作製することにより、金属板３１０及び３２０と樹脂部３９との密着性低下の要因となる不安定な酸化膜が作製されることを抑制する処理である。
このように、第１の実施の形態に係るリードフレーム１では、金属板３１０と金属板３２０に１次エッチングにより凹部を形成し、凹部同士が隙間を形成するように金属板３１０と金属板３２０とを溶接により接合する。そして、金属板３１０と金属板３２０とで形成する隙間部分に樹脂部３９を形成してから、金属板３１０及び３２０の所定部分を２次エッチングにより除去してボンディングパッド３２１や配線３２３等を形成する。
金属板３１０及び３２０の所定部分を２次エッチングにより除去する際に、ボンディングパッド３２１や配線３２３を形成する部分は、金属板３２０の１次エッチング（ハーフエッチング）により板厚が半分程度になっている。そのため、２次エッチングにより、狭ピッチの（ライン／スペースの小さい）ボンディングパッド３２１及び配線３２３を形成することができる。その結果、ボンディングパッド３２１の端子数、及びそれに接続される外部接続端子３１５の端子数を増やすことができる。
なお、従来のリードフレームの配線では１００μｍ／１００μｍ程度のライン／スペースであったが、配線３２３では３０μｍ／６０μｍ程度のライン／スペースを実現できる。
又、ボンディングパッド３２１及び配線３２３は、樹脂部３９上に形成されるため、狭ピッチ化や多端子化に伴いボンディングパッド３２１及び配線３２３が変形するおそれを低減することができる。
［半導体装置の例］
図６は、第１の実施の形態に係るリードフレームを用いた半導体装置を例示する断面図である。
図６を参照するに、半導体装置５は、単位リードフレーム３０と、半導体チップ５１と、金属線５２と、封止樹脂５３とを有している。半導体装置５は、ＱＦＮタイプの半導体装置である。
半導体チップ５１は、単位リードフレーム３０のチップ搭載部３１１の上面に、ダイアタッチフィルム等の接着層等（図示せず）を介してフェイスアップ状態で搭載されている。半導体チップ５１の電極（図示せず）は、金線や銅線等である金属線５２（ボンディングワイヤ）を介して、単位リードフレーム３０のボンディングパッド３２１と電気的に接続されている。
単位リードフレーム３０の上面側、半導体チップ５１、及び金属線５２を覆うように封止樹脂５３が設けられている。封止樹脂５３の材料としては、例えば、剛性に優れたエポキシ系樹脂等を用いることができる。封止樹脂５３は、シリカ等のフィラーを含有しても構わない。
半導体装置５を製造するには、まず、図１に示すリードフレーム１の夫々の単位リードフレーム３０のチップ搭載部３１１の上面に、ダイアタッチフィルム等の接着層等（図示せず）を介して半導体チップ５１をフェイスアップ状態で搭載する。
次に、ワイヤボンディングにより、半導体チップ５１の上面側に形成された電極を、金属線５２を介して、単位リードフレーム３０のボンディングパッド３２１と電気的に接続する。
次に、単位リードフレーム３０の上面側、半導体チップ５１、及び金属線５２を覆うように封止樹脂５３を形成する。封止樹脂５３は、例えば、トランスファーモールド法、コンプレッションモールド法、インジェクションモールド法等により形成することができる。封止樹脂５３は、例えば、図１に示す単位リードフレーム群２０毎にまとめて形成することができる。
その後、封止樹脂５３等が形成された単位リードフレーム群２０を、ダイサー等により、単位リードフレーム３０毎に切断して個片化することにより、複数の半導体装置５（図６参照）が完成する。
このように、単位リードフレーム３０を備えたリードフレーム１を用いることにより、従来よりも外部接続端子３１５の端子数を増やした半導体装置５を実現できる。
又、外部接続端子３１５を構成するリード３１２の下端部が樹脂部３９の下面３９ａから突出しているため、半導体装置５を配線基板等に実装する際に、はんだがリード３１２の突出部の側面にも濡れ広がる。そのため、半導体装置５と配線基板等との接続信頼性を向上できる。
〈第１の実施の形態の変形例１〉
第１の実施の形態の変形例１では、第１の実施の形態とはリードの積層構造が異なるリードフレームの例を示す。なお、第１の実施の形態の変形例１において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
図７は、第１の実施の形態の変形例１に係るリードフレームを例示する断面図であり、単位リードフレームのリード近傍のみを拡大して示している。図７に示す単位リードフレーム３０Ａは、フレーム３１と、フレーム３２と、フレーム３３と、樹脂部３９とを有する。本実施の形態において、フレーム３１は、本発明に係る第１リードフレームの代表的な一例である。又、フレーム３３は本発明に係る第２リードフレームの代表的な一例である。
単位リードフレーム３０Ａは、フレーム３１の上面にフレーム３２の下面を重ね合わせて溶接し、更にフレーム３２の上面にフレーム３３の下面を重ね合わせて溶接した構造とされている。フレーム３１の上面とフレーム３２の下面とで形成する隙間、及びフレーム３２の上面とフレーム３３の下面とで形成する隙間には樹脂部３９が充填されている。樹脂部３９は、フレーム３１の上面とフレーム３２の下面とで形成する隙間、及びフレーム３２の上面とフレーム３３の下面とで形成する隙間から、平面視でフレーム３１、フレーム３２、及びフレーム３３と重複しない領域に延伸し、矩形状の外縁を形成している。
フレーム３１及びフレーム３２には、第１の実施の形態と同様に、リード３１２及びリード３２２が形成されており、両者は平面視で重複する位置に配置され、溶接により接合さている。フレーム３３には、リード３３２が形成されている。リード３３２は、リード３２２上の、平面視でリード３１２及び３２２とは中心がずれた位置に配置され、リード３２２と溶接により接合さている。目印となる凹部３３ｙが形成されている位置が、フレーム３２とフレーム３３とを溶接する位置である。
リード３１２は、本発明に係る第１リードの代表的な一例である。リード３３２は、本発明に係る第２リードの代表的な一例である。リード３２２は、本発明に係る第３リードの代表的な一例である。
なお、図示は省略されているが、単位リードフレーム３０Ａでは、ボンディングパッド３２１及び配線３２３は、フレーム３３に形成される。又、フレーム３２に配線３２３と同様の配線を形成してもよい。
このように、単位リードフレーム３０Ａでは、リード３１２、リード３２２、及びリード３３２が順次積層されて、外部接続端子３１５Ａを形成している。リード３１２、リード３２２、及びリード３３２が積層された外部接続端子３１５Ａは、上下に隣接するリードが平面視で異なる位置に配置されている所謂スタッガードビア構造である。
なお、フレーム３１とフレーム３３との間に配置されるフレーム（樹脂部３９に埋設されるフレーム）は、フレーム３２のみではなく、２つ以上のフレームとしてもよい。この場合、４つ以上のリードが積層された所謂スタッガードビア構造の外部接続端子３１５Ａを実現できる。
図８は、第１の実施の形態の変形例１に係るリードフレームの製造工程を例示する図であり、主にリードを作製する工程を説明するものであり、図７に対応する断面を示している。
まず、図３及び図４と同様の工程を実行後、図８（ａ）に示す工程では、図５（ａ）に示す工程と同様にして、リード３１２となる部分とリード３２２となる部分とが平面視で重複するように、金属板３１０上に金属板３２０を配置する。そして、目印となる凹部３２ｙが形成された部分に、矢印Ｂの方向からレーザ光を照射して、リード３１２となる部分及びリード３２２となる部分の金属材料を局部的に溶融させ、金属板３１０と金属板３２０とを接合する（レーザ溶接）。
次に、図８（ｂ）に示す工程では、図５（ｂ）及び図５（ｃ）に示す工程と同様にして、金属板３１０と金属板３２０とで形成する隙間部分に樹脂を充填し、硬化させて樹脂部３９を形成する。その後、金属板３２０に、エッチングやレーザ加工等により、樹脂部３９の上面を選択的に露出する開口部３２ｔを形成する。
次に、図８（ｃ）に示す工程では、図４に示す工程と同様にして、リード３３２となる部分及び凹部３３ｙを備えた金属板３３０を形成する。そして、リード３３２となる部分が、リード３２２となる部分上の、平面視でリード３１２となる部分とは中心がずれた位置に配置されるように、金属板３３０を金属板３２０上に積層する。そして、目印となる凹部３３ｙが形成された部分に、矢印Ｂの方向からレーザ光を照射して、リード３２２となる部分及びリード３３２となる部分の金属材料を局部的に溶融させ、金属板３２０と金属板３３０とを接合する（レーザ溶接）。
次に、図８（ｄ）に示す工程では、図５（ｂ）及び図５（ｃ）に示す工程と同様にして、金属板３２０と金属板３３０とで形成する隙間部分（開口部３２ｔ内も含む）に樹脂を充填し、硬化させる。これにより、金属板３１０と金属板３２０とで形成する隙間部分と、開口部３２ｔ内と、金属板３２０と金属板３３０とで形成する隙間部分とを連続的に充填する樹脂部３９が形成される。
その後、図５（ｄ）に示す工程と同様にして、図８（ｄ）に示す構造体において、金属板３１０及び３３０の所定部分をエッチングにより除去する。これにより、図７に示した、リード３１２、リード３２２、及びリード３３２が積層された所謂スタッガードビア構造の外部接続端子３１５Ａを有する単位リードフレーム３０Ａが形成される。金属板３１０及び３３０の所定部分をエッチングにより除去する際に、配線３２３等を形成することができる。
このように、３つ以上のフレームを積層することにより、３次元的な配列が可能となり、リードフレームの設計自由度を向上できる。
〈第１の実施の形態の変形例２〉
第１の実施の形態の変形例２では、第１の実施の形態とはリードの構造が異なるリードフレームの他の例を示す。なお、第１の実施の形態の変形例２において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
図９は、第１の実施の形態の変形例２に係るリードフレームを例示する断面図であり、単位リードフレームのリード近傍のみを拡大して示している。
図９に示す単位リードフレーム３０Ｂは、リード３１２、リード３２２、及びリード３３２が平面視で同一位置に積層されて所謂スタックビア構造の外部接続端子３１５Ｂを形成している点が単位リードフレーム３０Ａ（図７参照）と相違する。又、リード３２２の上面に凹部３２ｙが形成されず、リード３１２の下面に凹部３１ｙが形成された点が単位リードフレーム３０Ａ（図７参照）と相違する。
なお、図示は省略されているが、単位リードフレーム３０Ｂでは、ボンディングパッド３２１及び配線３２３は、フレーム３３に形成される。又、フレーム３２に配線３２３と同様の配線を形成してもよい。
又、フレーム３１とフレーム３３との間に配置されるフレーム（樹脂部３９に埋設されるフレーム）は、フレーム３２のみではなく、２つ以上のフレームとしてもよい。この場合、４つ以上のリードが積層された所謂スタックビア構造の外部接続端子３１５Ｂを実現できる。
図１０は、第１の実施の形態の変形例２に係るリードフレームの製造工程を例示する図であり、主にリードを作製する工程を説明するものであり、図９に対応する断面を示している。
まず、図３及び図４と同様の工程を実行する。但し、金属板３２０のリード３２２となる部分の上面には凹部３２ｙを形成せず、金属板３１０のリード３１２となる部分の下面に凹部３１ｙを形成する。その後、図１０（ａ）に示す工程では、図５（ａ）に示す工程と同様にして、リード３１２となる部分とリード３２２となる部分とが平面視で重複するように、金属板３１０上に金属板３２０を配置する。そして、目印となる凹部３１ｙが形成された部分に、矢印Ｂの方向からレーザ光を照射して、リード３１２となる部分及びリード３２２となる部分の金属材料を局部的に溶融させ、金属板３１０と金属板３２０とを接合する（レーザ溶接）。
次に、図１０（ｂ）に示す工程では、図８（ｂ）に示す工程と同様にして、金属板３１０と金属板３２０とで形成する隙間部分に樹脂を充填し、硬化させて樹脂部３９を形成する。その後、金属板３２０に、エッチングやレーザ加工等により、樹脂部３９の上面を選択的に露出する開口部３２ｔを形成する。
次に、図１０（ｃ）に示す工程では、図８（ｃ）に示す工程と同様にして、リード３３２となる部分及び凹部３３ｙを備えた金属板３３０を形成する。そして、リード３３２となる部分が、リード３２２となる部分上の、平面視でリード３１２となる部分とは中心が一致する位置に配置されるように、金属板３３０を金属板３２０上に積層する。そして、目印となる凹部３３ｙが形成された部分に、矢印Ｂの方向からレーザ光を照射して、リード３２２となる部分及びリード３３２となる部分の金属材料を局部的に溶融させ、金属板３２０と金属板３３０とを接合する（レーザ溶接）。
次に、図１０（ｄ）に示す工程では、図８（ｄ）に示す工程と同様にして、金属板３２０と金属板３３０とで形成する隙間部分（開口部３２ｔ内も含む）に樹脂を充填し、硬化させる。これにより、金属板３１０と金属板３２０とで形成する隙間部分と、開口部３２ｔ内と、金属板３２０と金属板３３０とで形成する隙間部分とを連続的に充填する樹脂部３９が形成される。
その後、図５（ｄ）に示す工程と同様にして、図１０（ｄ）に示す構造体において、金属板３１０及び３３０の所定部分をエッチングにより除去する。これにより、図９に示した、リード３１２、リード３２２、及びリード３３２が積層された所謂スタックビア構造の外部接続端子３１５Ｂを有する単位リードフレーム３０Ｂが形成される。金属板３１０及び３３０の所定部分をエッチングにより除去する際に、適宜、配線３２３を形成することができる。
このように、３つ以上のフレームを積層することにより、３次元的な配列が可能となり、リードフレームの設計自由度を向上できる。
〈第１の実施の形態の変形例３〉
第１の実施の形態の変形例３では、樹脂部内に電子部品を内蔵したリードフレームの例を示す。なお、第１の実施の形態の変形例３において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
図１１は、第１の実施の形態の変形例３に係るリードフレームを例示する断面図であり、単位リードフレームのリード近傍のみを拡大して示している。
図１１に示す単位リードフレーム３０Ｃは、フレーム３１とフレーム３２との間に形成された隙間に電子部品４０が搭載され、電子部品４０が樹脂部３９により封止されている点が単位リードフレーム３０（図２参照）と相違する。又、リード３１２の下面に凹部３１ｙが形成された点が単位リードフレーム３０（図２参照）と相違する。
電子部品４０は、例えば２端子の電子部品であり、一方の端子が接合部４５を介して一のリード３２２と接続され、他方の端子が接合部４５を介して他のリード３２２と接続されている。電子部品４０としては、例えば、積層セラミックコンデンサ等を用いることができる。接合部４５としては、例えば、はんだや導電性ペースト（銀ペースト等）を用いることができる。
図１２は、第１の実施の形態の変形例３に係るリードフレームの製造工程を例示する図であり、主に電子部品を搭載する工程を説明するものであり、図１１に対応する断面を示している。
まず、図４と同様の工程を実行後、図１２（ａ）に示す工程では、金属板３２０の凹部３２ｚ内に接合部４５を介して電子部品４０を実装する。
次に、図３と同様の工程を実行後、図１２（ｂ）に示す工程では、図５（ａ）に示す工程と同様にして、リード３１２となる部分とリード３２２となる部分とが平面視で重複するように、金属板３１０上に金属板３２０を図１２とは反転させて配置する。そして、目印となる凹部３２ｙが形成された部分に、矢印Ｂの方向からレーザ光を照射して、リード３１２となる部分及びリード３２２となる部分の金属材料を局部的に溶融させ、金属板３１０と金属板３２０とを接合する（レーザ溶接）。これにより、金属板３１０の凹部３１ｚと金属板３２０の凹部３２ｚとの間に電子部品４０が搭載される。
次に、図１２（ｃ）に示す工程では、図５（ｂ）及び図５（ｃ）に示す工程と同様にして、金属板３１０と金属板３２０とで形成する隙間部分に樹脂を充填し、硬化させて樹脂部３９を形成する。これにより、電子部品４０は、樹脂部３９により周囲を封止される。
その後、図５（ｄ）に示す工程と同様にして、図１２（ｃ）に示す構造体において、金属板３１０及び３２０の所定部分をエッチングにより除去する。これにより、図１１に示した単位リードフレーム３０Ｃが形成される。
このように、上下に積層したフレーム間に電子部品を搭載した単位リードフレーム３０Ｃを用いることにより、従来は実現が困難であった電子部品搭載型のＱＦＮタイプの半導体装置を実現できる。又、電子部品が積層セラミックコンデンサである場合、半導体チップの電源に近接して配置することが可能となり、ノイズ除去効果を向上することができる。
〈第１の実施の形態の変形例４〉
第１の実施の形態の変形例４では、樹脂部内にも配線を形成する例を示す。なお、第１の実施の形態の変形例４において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
図１３は、第１の実施の形態の変形例４に係るリードフレームを例示する断面図であり、単位リードフレームのリード近傍のみを拡大して示している。
図１３に示す単位リードフレーム３０Ｄは、フレーム３１と、フレーム３２と、フレーム３４と、樹脂部３９とを有する。フレーム３４は、配線３４３と、パッド３４４とを有する。本実施の形態において、フレーム３１は、本発明に係る第１リードフレームの代表的な一例である。又、フレーム３２は、本発明に係る第２リードフレームの代表的な一例である。
単位リードフレーム３０Ｄは、フレーム３１のリード３１２の上面をフレーム３４のパッド３４４の下面に溶接し、フレーム３２のリード３２２の下面をフレーム３４のパッド３４４の上面に溶接した構造とされている。リード３１２とリード３２２とパッド３４４とは、例えば、平面視で重複する位置に配置することができる。
フレーム３１の上面とフレーム３２の下面とで形成する隙間には樹脂部３９が充填されており、フレーム３４を構成する配線３４３及びパッド３４４は樹脂部３９に埋設されている。配線３４３及びパッド３４４の厚さは、例えば、１５μｍ程度とすることができる。配線３４３は、配線３２３よりも高密度配線とすることができる。配線３４３のライン／スペースは、例えば、３０μｍ／３０μｍ程度とすることができる。パッド３４４の大きさは、リード３１２及び３２２との溶接に適するように適宜決定できる。配線３４３は、本発明に係る第３リードの代表的な一例である。このように、第３リードは、リードフレームからなるとは限らない。
なお、フレーム３１とフレーム３２との間に配置されるフレーム（樹脂部３９に埋設されるフレーム）は、フレーム３４のみではなく、２つ以上のフレームとしてもよい。この場合、樹脂部３９内に２層以上の配線を埋設することができる。
図１４及び図１５は、第１の実施の形態の変形例４に係るリードフレームの製造工程を例示する図であり、主にリードを作製する工程を説明するものであり、図１３に対応する断面を示している。
まず、図１４（ａ）に示す工程では、金属板３１０を準備し、図３に示す工程と同様にして、金属板３１０の上面側にハーフエッチングを施して凹部３１ｚを形成する。凹部３１ｚが形成されていない領域の一部が、チップ搭載部３１１（ここでは図示せず）及び複数のリード３１２となる。又、金属板３１０の下面側にハーフエッチングを施して凹部３１ｙを形成する。金属板３１０の厚さは、例えば、０．１ｍｍ程度とすることができる。
次に、図１４（ｂ）に示す工程では、金属板３１０よりも薄い金属板３４０を準備し、一方の側をハーフエッチングしてスリット３４ｚを形成し、配線３４３となる部分及びパッド３４４となる部分を作製する。金属板３４０の厚さは、例えば、３０μｍ程度とすることができる。スリット３４ｚの幅は、例えば、３０μｍ程度とすることができる。スリット３４ｚの間隔は、例えば、３０μｍ程度とすることができる。スリット３４ｚの深さは、例えば、１５μｍ程度とすることができる。
次に、図１４（ｃ）に示す工程では、リード３１２となる部分とパッド３４４となる部分とが平面視で重複するように、金属板３１０上に金属板３４０を配置する。そして、目印となる凹部３１ｙが形成された部分に、矢印Ｂの方向からレーザ光を照射して、リード３１２となる部分とパッド３４４となる部分の金属材料を局部的に溶融させ、金属板３１０と金属板３４０とを接合する（レーザ溶接）。
次に、図１４（ｄ）に示す工程では、図５（ｂ）及び図５（ｃ）に示す工程と同様にして、金属板３１０と金属板３４０とで形成する隙間部分に樹脂を充填し、硬化させて樹脂部３９を形成する。次に、図１５（ａ）に示す工程では、金属板３４０の上面側をハーフエッチングし、配線３４３となる部分及びパッド３４４となる部分を連結していた部分を除去し、配線３４３及びパッド３４４を独立させ、フレーム３４を完成させる。
次に、図１５（ｂ）に示す工程では、図４に示す工程と同様にして、リード３２２となる部分及び凹部３２ｙを備えた金属板３２０を形成する。そして、リード３２２となる部分が、パッド３４４上に配置されるように、金属板３２０を配線３４３及びパッド３４４上に積層する。そして、図１５（ｃ）に示す工程では、目印となる凹部３２ｙが形成された部分に、矢印Ｂの方向からレーザ光を照射して、リード３２２となる部分及びパッド３４４の金属材料を局部的に溶融させ、金属板３２０とパッド３４４とを接合する（レーザ溶接）。
その後、図５（ｄ）に示す工程と同様にして、図１５（ｃ）に示す構造体において、金属板３１０及び３２０の所定部分をエッチングにより除去する。これにより、図１３に示した単位リードフレーム３０Ｄが形成される。
なお、図１５（ａ）に示す構造を完成状態としてもよい。つまり、フレーム３１と、フレーム３４と、樹脂部３９とで構成したリードフレームを実現することもできる。
このように、樹脂部３９に高密度配線を埋設することにより、リードフレームの設計自由度を向上できる。
〈第１の実施の形態の変形例５〉
第１の実施の形態の変形例５では、フリップチップ実装用のリードフレームの例を示す。なお、第１の実施の形態の変形例５において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
図１６は、第１の実施の形態の変形例５に係るリードフレームを構成する単位リードフレームを例示する断面図である。
図１６を参照するに、単位リードフレーム３０Ｅは、フレーム３１にチップ搭載部３１１が設けられていなく、フレーム３２にボンディングパッド３２１が設けられていない点が単位リードフレーム３０（図２参照）と相違する。単位リードフレーム３０Ｅは、フリップチップ実装用のリードフレームである。なお、リード３２２の上面にはバンプが形成されるため、凹部３２ｙは形成されていなくフラットである。つまり、本実施の形態では、リード３２２の上面は溶接する個所ではなく、溶接する個所はリード３２２の近傍に設けられる。
［半導体装置の例］
図１７は、第１の実施の形態の変形例５に係るリードフレームを用いた半導体装置を例示する断面図である。
図１７を参照するに、半導体装置６は、単位リードフレーム３０Ｅと、半導体チップ６１と、バンプ６２と、封止樹脂６３とを有している。半導体装置６は、ＱＦＮタイプの半導体装置である。
半導体チップ６１は、単位リードフレーム３０Ｅの上面側にフリップチップ実装されている。具体的には、半導体チップ６１の電極（図示せず）は、バンプ６２により、単位リードフレーム３０Ｅのリード３２２の上面と接続されている。バンプ６２としては、例えば、はんだバンプを用いることができる。この場合、はんだの材料としては、例えばＰｂを含む合金、ＳｎとＣｕの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金等を用いることができる。
単位リードフレーム３０Ｅの上面側、半導体チップ６１を覆うように封止樹脂６３が設けられている。封止樹脂６３の材料としては、例えば、剛性に優れたエポキシ系樹脂等を用いることができる。封止樹脂６３は、シリカ等のフィラーを含有しても構わない。なお、単位リードフレーム３０Ｅの上面側と半導体チップ６１との隙間を充填するようにアンダーフィル樹脂を充填し、その後、封止樹脂６３を設けてもよい。
半導体装置６を製造するには、まず、図１に示すリードフレーム１と同様に配置された複数の単位リードフレーム３０Ｅに夫々半導体チップ６１をフェイスダウン状態でフリップチップ実装する。具体的には、夫々の単位リードフレーム３０Ｅのリード３２２の上面の所定領域にクリームはんだ等を塗布し、半導体チップ６１の電極がクリームはんだ等の上に位置するように、半導体チップ６１を単位リードフレーム３０Ｅ上に配置する。そして、リフロー等により、クリームはんだ等を溶融後凝固させ、バンプ６２を形成する。これにより、半導体チップ６１が夫々の単位リードフレーム３０Ｅ上にフリップチップ実装される。
次に、必要に応じて単位リードフレーム３０Ｅの上面側と半導体チップ６１との隙間を充填するようにアンダーフィル樹脂を充填した後、単位リードフレーム３０Ｅの上面側及び半導体チップ６１を覆うように封止樹脂６３を形成する。封止樹脂６３は、例えば、トランスファーモールド法、コンプレッションモールド法、インジェクションモールド法等により形成することができる。封止樹脂６３は、例えば、図１に示す単位リードフレーム群２０毎にまとめて形成することができる。
その後、封止樹脂６３等が形成された単位リードフレーム群２０を、ダイサー等により、単位リードフレーム３０Ｅ毎に切断して個片化することにより、複数の半導体装置６（図１６参照）が完成する。
このように、単位リードフレーム３０Ｅを備えたリードフレーム１を用いることにより、従来よりも外部接続端子３１５の端子数を増やした半導体装置６を実現できる。
又、外部接続端子３１５を構成するリード３１２の下端部が樹脂部３９の下面３９ａから突出しているため、半導体装置６を配線基板等に実装する際に、はんだがリード３１２の突出部の側面にも濡れ広がる。そのため、半導体装置６と配線基板等との接続信頼性を向上できる。
以上、好ましい実施の形態及び変形例について詳説したが、上述した実施の形態及び変形例に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態及び変形例に種々の変形及び置換を加えることができる。
例えば、上記実施の形態や変形例では、フレーム同士を溶接により接合する例を示したが、溶接に代えて導電性接着剤による接合としてもよい。或いは、機械的な接合方法を選択してもよい。
又、上記実施の形態や変形例は、適宜組み合わせることができる。
１ リードフレーム
５、６ 半導体装置
１０ 基板フレーム
１０ｘ、３４ｚ スリット
２０ 単位リードフレーム群
３０、３０Ａ、３０Ｂ、３０Ｃ、３０Ｄ、３０Ｅ 単位リードフレーム
３１、３２、３３、３４ フレーム
３１ｙ、３１ｚ、３２ｙ、３２ｚ、３３ｙ 凹部
３２ｔ、３２ｘ 開口部
３９ 樹脂部
３９ａ 樹脂部の下面
３９ｂ 樹脂部の上面
４０ 電子部品
４５ 接合部
５１、６１ 半導体チップ
５２ 金属線
５３、６３ 封止樹脂
６２ バンプ
３１０、３２０、３３０、３４０ 金属板
３１０ａ、３２０ａ 金属板の上面
３１０ｂ、３２０ｂ 金属板の下面
３１１ チップ搭載部
３１２、３２２、３３２ リード
３１５、３１５Ａ、３１５Ｂ、３１５Ｄ 外部接続端子
３２１ ボンディングパッド
３２３、３４３ 配線
３４４ パッド

Claims (10)

  1. 第１リードフレームからなる第１リードと、第２リードフレームからなる第２リードと、を接合してなるリードフレームであって
    下面及び上面を備える樹脂部を有し、
    前記第１リードは、前記樹脂部の下面に配置され、
    前記第２リードは、前記樹脂部の上面に配置され、
    前記第１リードと前記第２リードとは、前記樹脂部に埋設された埋設部と、前記樹脂部から突出する突出部と、を備え、
    前記第１リードの埋設部と前記第２リードの埋設部とは、前記樹脂部内で接合されているリードフレーム。
  2. 前記第１リードと前記第２リードの前記樹脂部の表裏面と接触する個所には、粗化処理又は酸化処理が施されている請求項１に記載のリードフレーム。
  3. 前記第１リードと前記第２リードの一方は、前記埋設部の直上に配置された前記突出部に凹部が設けられている請求項１又は２に記載のリードフレーム。
  4. 前記第１リードフレームと前記第２リードフレームの一方は、半導体チップを搭載するダイパッドを備えている請求項１乃至３の何れか一項に記載のリードフレーム。
  5. 前記第１リードの埋設部の側面及び前記第２リードの埋設部の側面には括れが形成されている請求項１乃至４の何れか一項に記載のリードフレーム。
  6. 前記第１リードと前記第２リードとの間に配置された第３リードを有し、
    前記第３リードは、前記樹脂部に埋設され、
    前記第１リードの埋設部と前記第２リードの埋設部とは、前記第３リードを介して前記樹脂部内で接合されている請求項１乃至５の何れか一項に記載のリードフレーム。
  7. 前記第３リードは、第２リードよりもライン／スペースが狭い高密度リードである請求項６に記載のリードフレーム。
  8. 前記樹脂部に電子部品が埋設され、前記電子部品は前記第１リードと前記第２リードの一方と電気的に接続されている請求項１乃至７の何れか一項に記載のリードフレーム。
  9. 請求項１乃至８の何れか一項に記載のリードフレームと、
    と、
    前記リードフレームに搭載された半導体チップと、
    前記半導体チップを封止する封止樹脂と、を有する半導体装置。
  10. 第１金属板をエッチングして、前記第１金属板の一方の面に凹部が形成された第１フレームを作製する工程と、
    第２金属板をエッチングして、前記第２金属板の一方の面に凹部が形成された第２フレームを作製する工程と、
    前記凹部同士が対向して隙間を形成するように、前記第１フレームと前記第２フレームとを接合する工程と、
    前記隙間に樹脂を充填し、硬化させて樹脂部を形成する工程と、
    前記第１フレーム及び前記第２フレームの所定部分をエッチングにより除去し、前記第１フレーム、前記第２フレームの一方に、前記樹脂部の表面に配置されたリードを形成するリードフレームの製造方法。
JP2016007413A 2016-01-18 2016-01-18 リードフレーム及びその製造方法、半導体装置 Active JP6577373B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016007413A JP6577373B2 (ja) 2016-01-18 2016-01-18 リードフレーム及びその製造方法、半導体装置
TW105144148A TWI700789B (zh) 2016-01-18 2016-12-30 引線框架、半導體裝置及引線框架的製造方法
US15/399,791 US9972560B2 (en) 2016-01-18 2017-01-06 Lead frame and semiconductor device
CN201710012575.9A CN107039387B (zh) 2016-01-18 2017-01-09 引线框架、半导体装置及引线框架的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016007413A JP6577373B2 (ja) 2016-01-18 2016-01-18 リードフレーム及びその製造方法、半導体装置

Publications (3)

Publication Number Publication Date
JP2017130493A JP2017130493A (ja) 2017-07-27
JP2017130493A5 JP2017130493A5 (ja) 2019-01-17
JP6577373B2 true JP6577373B2 (ja) 2019-09-18

Family

ID=59313966

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016007413A Active JP6577373B2 (ja) 2016-01-18 2016-01-18 リードフレーム及びその製造方法、半導体装置

Country Status (4)

Country Link
US (1) US9972560B2 (ja)
JP (1) JP6577373B2 (ja)
CN (1) CN107039387B (ja)
TW (1) TWI700789B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7021970B2 (ja) * 2018-02-13 2022-02-17 株式会社三井ハイテック リードフレーム、樹脂付きリードフレーム、樹脂付きリードフレームの製造方法および半導体装置の製造方法
KR20200067453A (ko) * 2018-12-04 2020-06-12 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP7232123B2 (ja) 2019-05-14 2023-03-02 新光電気工業株式会社 配線基板、電子装置、及び配線基板の製造方法
JP7382210B2 (ja) * 2019-11-15 2023-11-16 新光電気工業株式会社 配線基板、電子装置及び配線基板の製造方法
JP7483595B2 (ja) 2020-11-13 2024-05-15 新光電気工業株式会社 配線基板、電子装置及び配線基板の製造方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5691455A (en) * 1979-12-26 1981-07-24 Fujitsu Ltd Lead frame for manufacturing of semiconductor device
JPH03295262A (ja) * 1990-04-13 1991-12-26 Mitsubishi Electric Corp リードフレームおよびその製造方法
JP3198243B2 (ja) * 1995-12-13 2001-08-13 富士通株式会社 半導体装置及びその製造方法
KR100230515B1 (ko) * 1997-04-04 1999-11-15 윤종용 요철이 형성된 리드 프레임의 제조방법
KR100285664B1 (ko) * 1998-05-15 2001-06-01 박종섭 스택패키지및그제조방법
JP3072291B1 (ja) 1999-04-23 2000-07-31 松下電子工業株式会社 リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置およびその製造方法
WO2002009180A1 (en) * 2000-07-25 2002-01-31 Ssi Inc Plastic package base, air cavity type package and their manufacturing methods
JP4695796B2 (ja) * 2001-09-27 2011-06-08 富士通セミコンダクター株式会社 半導体装置、半導体装置ユニットおよびその製造方法
JP4189161B2 (ja) * 2002-03-15 2008-12-03 新日本無線株式会社 リードフレーム及び半導体装置並びにそれらの製造方法
KR100470897B1 (ko) * 2002-07-19 2005-03-10 삼성전자주식회사 듀얼 다이 패키지 제조 방법
JP4266717B2 (ja) * 2003-06-13 2009-05-20 三洋電機株式会社 半導体装置の製造方法
JP2006049698A (ja) * 2004-08-06 2006-02-16 Denso Corp 樹脂封止型半導体装置
JP4566799B2 (ja) * 2005-03-31 2010-10-20 大日本印刷株式会社 樹脂封止型電子部品内蔵半導体装置および電子部品内蔵リードフレーム
US7405106B2 (en) * 2006-05-23 2008-07-29 International Business Machines Corporation Quad flat no-lead chip carrier with stand-off
JP5197953B2 (ja) * 2006-12-27 2013-05-15 新光電気工業株式会社 リードフレーム及びその製造方法、及び半導体装置
KR101187903B1 (ko) * 2007-07-09 2012-10-05 삼성테크윈 주식회사 리드 프레임 및 이를 구비한 반도체 패키지
JP5493323B2 (ja) * 2008-09-30 2014-05-14 凸版印刷株式会社 リードフレーム型基板の製造方法
CN101958305B (zh) * 2010-09-04 2012-09-19 江苏长电科技股份有限公司 双面图形芯片正装模组封装结构及其封装方法
KR101354894B1 (ko) * 2011-10-27 2014-01-23 삼성전기주식회사 반도체 패키지, 그 제조방법 및 이를 포함하는 반도체 패키지 모듈
KR101443972B1 (ko) * 2012-10-31 2014-09-23 삼성전기주식회사 일체형 전력 반도체 모듈
JP6055279B2 (ja) * 2012-11-07 2016-12-27 アピックヤマダ株式会社 半導体装置、半導体チップの実装用基板、および、それらの製造方法
JP2014192222A (ja) * 2013-03-26 2014-10-06 Shinko Electric Ind Co Ltd リードフレーム及び半導体装置
KR101963271B1 (ko) * 2014-01-28 2019-07-31 삼성전기주식회사 파워모듈 패키지 및 그 제조방법
JP2015154042A (ja) * 2014-02-19 2015-08-24 大日本印刷株式会社 リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP6325975B2 (ja) * 2014-12-19 2018-05-16 新光電気工業株式会社 リードフレーム、半導体装置

Also Published As

Publication number Publication date
CN107039387A (zh) 2017-08-11
US9972560B2 (en) 2018-05-15
TWI700789B (zh) 2020-08-01
TW201737430A (zh) 2017-10-16
US20170207148A1 (en) 2017-07-20
CN107039387B (zh) 2021-09-28
JP2017130493A (ja) 2017-07-27

Similar Documents

Publication Publication Date Title
JP6577373B2 (ja) リードフレーム及びその製造方法、半導体装置
US6545366B2 (en) Multiple chip package semiconductor device
JP3765952B2 (ja) 半導体装置
JP5132101B2 (ja) スタックパッケージ構造体及びその製造に用いる単体パッケージと、それらの製造方法
KR101376378B1 (ko) 반도체 장치와 그 제조 방법, 및 그것을 사용한 반도체 모듈
JP6125332B2 (ja) 半導体装置
JP6244147B2 (ja) 半導体装置の製造方法
KR20060121823A (ko) 가역 리드리스 패키지, 및 이를 제조 및 사용하기 위한방법
JP2008166439A (ja) 半導体装置およびその製造方法
JP5547703B2 (ja) 半導体装置の製造方法
JP4566799B2 (ja) 樹脂封止型電子部品内蔵半導体装置および電子部品内蔵リードフレーム
JP4602223B2 (ja) 半導体装置とそれを用いた半導体パッケージ
JP2017112325A (ja) 半導体装置及びその製造方法
JP2009099816A (ja) 半導体装置とその製造方法および半導体装置の実装方法
JP2014150213A (ja) 半導体装置及び半導体装置の製造方法
JP3939707B2 (ja) 樹脂封止型半導体パッケージおよびその製造方法
KR100818080B1 (ko) 칩 스택 패키지
JP2007173655A (ja) 半導体装置
JP2012227320A (ja) 半導体装置
JP7467214B2 (ja) 配線基板、電子装置及び配線基板の製造方法
JP2007141947A (ja) 半導体装置およびその製造方法
JPH1126648A (ja) 半導体装置およびそのリードフレーム
JP4140012B2 (ja) チップ状電子部品、その製造方法及び実装構造
JP2004228142A (ja) 半導体素子およびマルチチップパッケージ
KR101179514B1 (ko) 적층 반도체 패키지 및 그의 제조 방법

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181127

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190730

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190731

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190822

R150 Certificate of patent or registration of utility model

Ref document number: 6577373

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150