JP2021044532A - 電子装置、電子装置の製造方法、およびリードフレーム - Google Patents

電子装置、電子装置の製造方法、およびリードフレーム Download PDF

Info

Publication number
JP2021044532A
JP2021044532A JP2020048055A JP2020048055A JP2021044532A JP 2021044532 A JP2021044532 A JP 2021044532A JP 2020048055 A JP2020048055 A JP 2020048055A JP 2020048055 A JP2020048055 A JP 2020048055A JP 2021044532 A JP2021044532 A JP 2021044532A
Authority
JP
Japan
Prior art keywords
lead
pad
electronic device
groove
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020048055A
Other languages
English (en)
Inventor
克宗 白井
Katsumune Shirai
克宗 白井
吉生 東田
Yoshio Higashida
吉生 東田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of JP2021044532A publication Critical patent/JP2021044532A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49544—Deformation absorbing parts in the lead frame plane, e.g. meanderline shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】接続部材を被接合対象に適切にボンディングすることができる電子装置を提供する。【解決手段】電子装置Ａ１は、電極パッド２５１Ａを有する電子部品１と、ｚ方向を向く表面を有し、当該表面に前記電子部品１が搭載されたダイパッド４６と、前記ダイパッド４６から離間した第１リード４１と、前記ダイパッド４６および前記第１リード４１から離間した第２リード４２と、前記電極パッド２５１Ａと前記第１リード４１とを導通させる接続部材５１と、を備えている。前記ｚ方向に見て、前記第１リード４１および前記第２リード４２は、前記ダイパッド４６よりも、前記ｚ方向に直交するｙ方向の一方側に配置され、前記第１リード４１は、パッド部４１２および延出部４１３を含んでおり、前記パッド部４１２は、前記接続部材５１が接合されており、前記延出部４１３は、前記ｚ方向に見て、前記パッド部４１２から、前記ダイパッド４６と前記第２リード４２との間まで延び出ている。【選択図】図２

Description

本開示は、電子装置、電子装置の製造方法、およびリードフレームに関する。
従来、種々の電子装置の一つとして、リードフレームを用いて製造される半導体装置が知られている。そのような半導体装置の一例が、例えば、特開２０１２−２２２１８５号に記載されている。同文献に開示された半導体装置は、半導体チップ、ダイパッド、ボンディング部、リード、接続部材（ワイヤ）、および封止樹脂を備えている。半導体チップは、ダイパッドに搭載されている。ボンディング部およびリードは、一体形成されており、ダイパッドから離間している。ワイヤは、両端部が半導体チップとボンディング部とにそれぞれ接合されている。封止樹脂は、半導体チップ、ダイパッド、ボンディング部およびワイヤを覆っている。
特開２０１２−２２２１８５号公報
ワイヤは、たとえば、ウェッジボンディングによって、ボンディング部に接合される。ウェッジボンディングでは、ワイヤの端部に対して圧力と振動とを加える。この圧力および振動は、ボンディング部（被接合対象）にも加えられる。このとき、ボンディング部が揺れたり、変形したりすることで、ワイヤの接合が適切に行えないおそれがある。
上述した事情に鑑み、本開示は、接続部材を被接合対象に適切に接合することができる電子装置を提供することを一の課題とする。また、本開示は、そのような電子装置の製造方法、および当該製造方法に用いられるリードフレームを提供することを別の課題とする。
本開示の第１の側面によれば、電子装置が提供される。この電子装置は、第１電極パッドを有する電子部品と、第１方向を向く表面を有し、当該表面に前記電子部品が搭載されたダイパッドと、前記ダイパッドから離間した第１リードと、前記ダイパッドおよび前記第１リードから離間した第２リードと、前記第１電極パッドと前記第１リードとを導通させる第１接続部材と、を備えており、前記第１方向に見て、前記第１リードおよび前記第２リードは、前記ダイパッドよりも、前記第１方向に直交する第２方向の一方側に配置され、前記第１リードは、第１パッド部および第１延出部を含んでおり、前記第１パッド部は、前記第１接続部材が接合されており、前記第１延出部は、前記第１方向に見て、前記第１パッド部から、前記ダイパッドと前記第２リードとの間まで延び出ている。
また、本開示の第１の側面によれば、電子装置の製造方法が提供される。この製造方法は、ダイパッド、第１リードおよび第２リードを含むリードフレームを準備する工程と、第１方向を向く前記ダイパッドの表面に、第１電極パッドを含む電子部品を搭載する工程と、前記第１電極パッドと前記第１リードとに第１接続部材を接合する接合工程と、を有しており、前記第１リードおよび前記第２リードは、前記第１方向に見て、前記ダイパッドよりも、前記第１方向に直交する第２方向の一方側に配置されており、前記第１リードは、第１パッド部および第１延出部を含んでおり、前記第１延出部は、前記第１方向に見て、前記第１パッド部から、前記ダイパッドと前記第２リードとの間まで延び出ており、前記接合工程は、前記第１延出部をクランプ部材で押さえつつ、前記第１接続部材を前記第１パッド部に接合することを含む。
本開示の第２の側面によれば、電子装置が提供される。この電子装置は、少なくとも１つの電極パッドを有する電子部品と、第１方向を向く表面を有し、当該表面に前記電子部品が搭載されたダイパッドと、前記ダイパッドから離間したリードと、前記電極パッドと前記リードとを導通させる接続部材と、を備えており、前記接続部材は、前記リードに接合されている接合部を備え、前記リードは、前記接合部が接合されたパッド主面と、前記パッド主面から前記第１方向に凹む第１溝と、前記パッド主面から前記第１方向に凹み、かつ、前記第１溝に対して前記接合部とは反対側に配置された第１押さえ痕と、を備えている。
また、本開示の第２の側面によれば、リードフレームが提供される。このリードフレームは、第１方向を向く表面を有し、当該表面に電子部品が搭載されるダイパッドと、接続部材を介して前記電子部品に接続されるリードと、を備えており、前記リードは、前記接続部材が接合されるパッド主面と、前記パッド主面から前記第１方向に凹む第１溝と、前記パッド主面から前記第１方向に凹み、かつ、前記第１溝に対して前記接続部材が接合される接合領域とは反対側に配置された第１押さえ痕と、を備えている。
また、本開示の第２の側面によれば、電子装置の製造方法が提供される。この製造方法は、ダイパッドおよびリードを含むリードフレームを準備する工程と、前記ダイパッドの第１方向を向く表面に、電極パッドを有する電子部品を搭載する工程と、前記電極パッドと前記リードとに接続部材を接合する接合工程と、を備えており、前記リードは、前記接続部材が接合されるパッド主面と、前記パッド主面から前記第１方向に凹む第１溝と、を備えており、前記接合工程は、前記第１溝に対して前記接続部材が接合される接合領域とは反対側の領域を、クランプ部材で押さえた状態で、前記接続部材の接合を行うことを含む。
本開示に係る構成によれば、電子装置において、接続部材を被接合対象に適切に接合することが可能となる。
本開示の他の特徴および利点は、添付の図面を参照しつつ行う以下の詳細な説明により、明らかとなろう。
第１側面における第１実施例の電子装置を示す平面図である。 第１側面における第１実施例の電子装置を示す平面図であり、樹脂部材を透過している。 図２の一部を示す拡大図である。 第１側面における第１実施例の電子装置を示す正面図である。 第１側面における第１実施例の電子装置を示す正面図であり、樹脂部材を透過している。 第１側面における第１実施例の電子装置を示す側面図である。 第１側面における第１実施例の電子部品を示す断面図である。 第１側面における第１実施例の電子装置を説明するための回路図である。 第１側面における第１実施例の電子装置の製造方法の一工程を示す平面図である。 第１側面における第１実施例の電子装置の製造方法の一工程を示す平面図である。 第１側面における第１実施例の電子装置の製造方法の一工程を示す平面図である。 第１側面における第１実施例の電子装置の製造方法の一工程を示す斜視図である。 第１側面における第１実施例の電子装置の製造方法の一工程を示す平面図である。 第１側面における第２実施例の電子装置を示す平面図である。 第１側面における第２実施例の電子部品を示す断面図である。 第１側面に係る電子部品の変形例を示す断面図である。 第１側面に係る電子部品の別の変形例を示す断面図である。 第１側面に係る電子部品のさらに別の変形例を示す断面図である。 第２側面における第１実施例の電子装置を示す平面図である。 第２側面における第１実施例の電子装置を示す平面図であり、樹脂部材を透過している。 図２０に示す電子装置の変形例の一部を示す平面図である。 図２０に示す電子装置の別の変形例の一部を示す平面図である。 図２０に示す電子装置のさらに別の変形例の一部を示す平面図である。 図２０の一部を示す拡大図である。 図２１のＸＸＩＩ−ＸＸＩＩ線に沿う断面図である。 第２側面における第１実施例の電子装置を示す正面図である。 第２側面における第１実施例の電子装置を示す正面図であり、樹脂部材を透過している。 第２側面における第１実施例の電子装置を示す側面図である。 第２側面における第１実施例の電子部品を示す断面図である。 第２側面における第１実施例の電子装置を説明するための回路図である。 第２側面における第１実施例の電子装置の製造方法の一工程を示す平面図である。 第２側面における第１実施例の電子装置の製造方法の一工程を示す平面図である。 第２側面における第１実施例の電子装置の製造方法の一工程を示す平面図である。 第２側面における第１実施例の電子装置の製造方法の一工程を示す斜視図である。 第２側面における第１実施例の電子装置の製造方法の一工程を示す平面図である。 第２側面における第１実施例の電子装置の製造方法の一工程を示す平面図である。 第２側面における第２実施例の電子装置の一部を示す平面図である。 第２側面における第３実施例の電子装置の一部を示す平面図である。 第２側面における第４実施例の電子装置の一部を示す平面図である。 第２側面における第５実施例の電子装置の一部を示す平面図である。 第２側面における第５実施例の電子装置の製造方法の一工程を示す平面図である。
本開示の第１および第２側面に基づく種々の構成について、図面を参照しつつ以下において説明する。なお、同一あるいは類似の構成要素については、同じ符号を付して、重複する説明を適宜省略する。
本開示において、「ある物Ａがある物Ｂに形成されている」および「ある物Ａがある物Ｂ上に形成されている」とは、特段の断りのない限り、「ある物Ａがある物Ｂに直接形成されていること」、および、「ある物Ａとある物Ｂとの間に他の物を介在させつつ、ある物Ａがある物Ｂに形成されていること」を含む。同様に、「ある物Ａがある物Ｂに配置されている」および「ある物Ａがある物Ｂ上に配置されている」とは、特段の断りのない限り、「ある物Ａがある物Ｂに直接配置されていること」、および、「ある物Ａとある物Ｂとの間に他の物を介在させつつ、ある物Ａがある物Ｂに配置されていること」を含む。同様に、「ある物Ａがある物Ｂ上に位置している」とは、特段の断りのない限り、「ある物Ａがある物Ｂに接して、ある物Ａがある物Ｂ上に位置していること」、および、「ある物Ａとある物Ｂとの間に他の物が介在しつつ、ある物Ａがある物Ｂ上に位置していること」を含む。同様に、「ある物Ａがある物Ｂに積層されている」および「ある物Ａがある物Ｂ上に積層されている」とは、特段の断りのない限り、「ある物Ａがある物Ｂに直接積層されていること」、および、「ある物Ａとある物Ｂとの間に他の物を介在させつつ、ある物Ａがある物Ｂに積層されていること」を含む。また、「ある物Ａがある物Ｂにある方向に見て重なる」とは、特段の断りのない限り、「ある物Ａがある物Ｂのすべてに重なること」、および、「ある物Ａがある物Ｂの一部に重なること」を含む。
図１〜図７は、第１側面の第１実施例に基づく電子装置を示している。図示された電子装置Ａ１は、様々な電子機器などの回路基板に表面実装される。電子装置Ａ１は、たとえばＳＯＰ（Small Outline Package）と呼ばれるパッケージである。電子装置Ａ１は、たとえば電源ＩＣである。電子装置Ａ１は、電子部品１、リードフレーム４、複数の接続部材５および樹脂部材６を含んでいる。接続部材５は、たとえばワイヤであるが、本開示がこれに限定されるわけではない。図２では、図１に示す樹脂部材６を想像線（二点鎖線）で示している。図５では、図４に示す樹脂部材６を想像線で示している。図５において、複数の接続部材５を省略している。図６は、電子装置Ａ１の左側面図である。図７は、電子部品１（第１半導体素子２Ａ，２Ｂ）を示す断面図である。
説明の便宜上、図１〜図７において、互いに直交する３つの方向を、ｘ方向、ｙ方向、ｚ方向とする。ｚ方向は、電子装置Ａ１の厚さ方向に対応する。以下の説明において、ｚ方向の一方（図４において上）を上方、ｚ方向の他方（図４において下）を下方という場合があるが、電子装置Ａ１の姿勢を限定するものではない。これは本開示に係る他の電子装置についても同様である。また、ｚ方向を「第１方向」と称し、ｙ方向を「第２方向」、ｘ方向を「第３方向」と称する場合がある。
電子部品１は、電子装置Ａ１の機能中枢となる。電子部品１は、接合材を介して、リードフレーム４（ダイパッド４６）に接合されている。電子部品１は、２つの第１半導体素子２Ａ，２Ｂおよび第２半導体素子３を含んでいる。
第１半導体素子２Ａ，２Ｂは、たとえばＭＯＳＦＥＴであるが、これに限定されず、その他のトランジスタ（たとえばバイポーラトランジスタやＩＧＢＴなど）であってもよいし、ダイオードであってもよい。
第１半導体素子２Ａは、図２および図７に示すように、第１の半導体基板２１Ａ、配線層２３Ａ、絶縁性の保護膜２４Ａおよび複数の電極パッド２５１Ａ，２５２Ａを含んでいる。
半導体基板２１Ａは、たとえばＳｉ（ケイ素）、ＳｉＣ（炭化ケイ素）、ＧａＮ（窒化ガリウム）、および、Ｇａ2Ｏ3（酸化ガリウム）などの半導体材料からなる。半導体基板２１Ａは、図７に示すように、基板主面２１１Ａおよび基板裏面２１２Ａを有している。基板主面２１１Ａおよび基板裏面２１２Ａは、ｚ方向に離間している。基板主面２１１Ａは、ｚ方向上方を向く。基板裏面２１２Ａは、ｚ方向下方を向く。
半導体基板２１Ａは、図７に示すように、基板主面２１１Ａ側に、第１の能動領域２２０Ａが形成されている。能動領域２２０Ａは、半導体領域２２１Ａ，２２２Ａ，２２３Ａを含んでいる。半導体領域２２１Ａは、たとえばドレイン領域である。半導体領域２２２Ａは、たとえばソース領域である。半導体領域２２３Ａは、たとえばゲート領域（「第１制御領域」）である。
配線層２３Ａは、図７に示すように、半導体基板２１Ａの基板主面２１１Ａの上に形成されている。配線層２３Ａは、たとえば複数の導電層２３１と複数の絶縁層２３２とが交互に積層されている。各導電層２３１は、各絶縁層２３２を貫通するように形成されたビア２３３を介して導通している。図７に示す配線層２３Ａは、一例であって、本開示はこれに限定されない。
保護膜２４Ａは、図７に示すように、配線層２３Ａの上に形成されており、配線層２３Ａの上面を覆っている。保護膜２４Ａは、図２に示すように、一部が開口しており、当該開口から複数の電極パッド２５１Ａ，２５２Ａが露出している。保護膜２４Ａは、たとえばプラズマＣＶＤ法により形成されたＳｉ3Ｎ4層やＳｉＯ2層、または、塗布により形成されたポリイミド樹脂層である。または、これらの組み合わせによって形成されたものでもよい。
複数の電極パッド２５１Ａ，２５２Ａはそれぞれ、第１半導体素子２Ａの端子である。複数の電極パッド２５１Ａはそれぞれ、配線層２３Ａを介して、半導体領域２２１Ａに導通する。電極パッド２５１Ａは、第１半導体素子２Ａのドレイン端子である。各電極パッド２５１Ａは、複数の接続部材５のいずれか（ワイヤ５１）が接合されている。電極パッド２５２Ａは、配線層２３Ａを介して、半導体領域２２２Ａに導通する。電極パッド２５２Ａは、第１半導体素子２Ａのソース端子である。電極パッド２５２Ａは、複数の接続部材５のいずれか（ワイヤ５３）が接合されている。
第１半導体素子２Ｂは、図２および図７に示すように、半導体基板２１Ｂ、配線層２３Ｂ、保護膜２４Ｂおよび複数の電極パッド２５１Ｂ，２５２Ｂを含んでいる。
半導体基板２１Ｂは、たとえばＳｉ（ケイ素）、ＳｉＣ（炭化ケイ素）、ＧａＮ（窒化ガリウム）、および、Ｇａ2Ｏ3（酸化ガリウム）などの半導体材料からなる。半導体基板２１Ｂは、図７に示すように、基板主面２１１Ｂおよび基板裏面２１２Ｂを有している。基板主面２１１Ｂおよび基板裏面２１２Ｂは、ｚ方向に離間している。基板主面２１１Ｂは、ｚ方向上方を向く。基板裏面２１２Ｂは、ｚ方向下方を向く。
半導体基板２１Ｂは、図７に示すように、基板主面２１１Ｂ側に、第２の能動領域２２０Ｂが形成されている。能動領域２２０Ｂは、半導体領域２２１Ｂ，２２２Ｂ，２２３Ｂを含んでいる。半導体領域２２１Ｂは、たとえばドレイン領域である。半導体領域２２２Ｂは、たとえばソース領域である。半導体領域２２３Ｂは、たとえばゲート領域（「第２制御領域」）である。
図７に示す例において、たとえば、半導体領域２２１Ａが「第１半導体領域」に、半導体領域２２２Ｂが「第２半導体領域」に、半導体領域２２２Ａが「第３半導体領域」に、半導体領域２２１Ｂが「第４半導体領域」に、それぞれ対応しうる。
配線層２３Ｂは、図７に示すように、半導体基板２１Ｂの基板主面２１１Ｂの上に形成されている。配線層２３Ｂは、配線層２３Ａと同様に構成されうる。つまり、配線層２３Ｂは、たとえば複数の導電層２３１と複数の絶縁層２３２とが交互に積層されている。各導電層２３１は、各絶縁層２３２を貫通するように形成されたビア２３３を介して導通している。なお、図７に示す配線層２３Ｂは、一例であって、本開示はこれに限定されない。
保護膜２４Ｂは、図７に示すように、配線層２３Ｂの上に形成されており、配線層２３Ｂの上面を覆っている。保護膜２４Ｂは、図２に示すように、一部が開口しており、当該開口から複数の電極パッド２５１Ｂ，２５２Ｂが露出している。保護膜２４Ｂは、たとえばプラズマＣＶＤ法により形成されたＳｉ3Ｎ4層やＳｉＯ2層、または、塗布により形成されたポリイミド樹脂層である。または、これらの組み合わせによって形成されたものでもよい。保護膜２４Ａと保護膜２４Ｂとが一体的に形成されていてもよい。
複数の電極パッド２５１Ｂ，２５２Ｂはそれぞれ、第１半導体素子２Ｂの端子である。電極パッド２５１Ｂは、配線層２３Ｂを介して、半導体領域２２１Ｂに導通する。各電極パッド２５１Ｂは、第１半導体素子２Ｂのドレイン端子である。電極パッド２５１Ｂは、複数の接続部材５のいずれか（ワイヤ５４）が接合されている。複数の電極パッド２５２Ｂはそれぞれ、配線層２３Ｂを介して、半導体領域２２２Ｂに導通する。電極パッド２５２Ｂは、第１半導体素子２Ｂのソース端子である。各電極パッド２５２Ｂは、複数の接続部材５のいずれか（ワイヤ５２）が接合されている。
本開示において、各電極パッド２５１Ａを「第１電極パッド」、各電極パッド２５２Ｂを「第２電極パッド」、および各電極パッド２５２Ａ，２５１Ｂを「第３電極パッド」と称する場合がある。
第２半導体素子３は、たとえば制御ＩＣである。第２半導体素子３は、複数の第１半導体素子２Ａ，２Ｂの駆動制御を行う。第２半導体素子３は、各第１半導体素子２Ａ，２Ｂに導通している。たとえば、第２半導体素子３は、第１半導体素子２Ａの半導体領域２２３Ａ（ゲート領域）に導通しており、半導体領域２２３Ａ（ゲート領域）に制御信号を出力することで、第１半導体素子２Ａを制御する。同様に、第２半導体素子３は、第１半導体素子２Ｂの半導体領域２２３Ｂ（ゲート領域）に導通しており、半導体領域２２３Ｂ（ゲート領域）に制御信号を出力することで、第１半導体素子２Ｂを制御する。
第２半導体素子３は、ｚ方向上方を向く素子主面３０１を有する。素子主面３０１は、保護膜２４Ａ，２４Ｂと同様の保護膜３２に覆われている。保護膜３２は、一部が開口しており、開口した部分からは、電極パッド３１が露出している。図に示す例では、第２半導体素子３は、複数の電極パッド３１が形成されている。
各電極パッド３１は、複数の接続部材５（複数のワイヤ５５）がそれぞれ１つずつ接合される。
リードフレーム４は、電子装置Ａ１が電子機器などの回路基板に実装されることにより、電子部品１と回路基板との導通経路をなす。リードフレーム４は、電子部品１を支持する。リードフレーム４の構成材料は、たとえばＣｕ（銅）あるいはＣｕ合金である。リードフレーム４は、金属板から形成されうる。当該金属板の板厚は、たとえば０．２ｍｍ程度である。リードフレーム４の表面には、たとえばＮｉめっきが施されている。リードフレーム４は、図２に示すように、リード４１，リード４２，リード４３，リード４４，複数のリード４５およびダイパッド４６を含んでいる。リード４１，リード４２，リード４３，リード４４，複数のリード４５およびダイパッド４６は、互いに離間している。
リード４１は、図２および図３に示すように、２つの端子部４１１、パッド部４１２および延出部４１３を含んでいる。各端子部４１１は、一部が樹脂部材６から露出している。各端子部４１１は、樹脂部材６に覆われた部分においてパッド部４１２に繋がる。各端子部４１１は、樹脂部材６から露出した部分において、ｚ方向に屈曲する。パッド部４１２は、複数の接続部材５のいずれか（ワイヤ５１）が接合されている。延出部４１３は、パッド部４１２から延び出ている。図に示す例では、延出部４１３は、パッド部４１２の、リード４２に対向する端縁から延び出ている。延出部４１３は、平面視において、パッド部４１２から、リード４２とダイパッド４６との間まで延び出ている。
図３に示すように、リード４１において、パッド部４１２は、ｚ方向上方を向くパッド主面４１２ａを有する。延出部４１３は、ｚ方向上方を向く延出面４１３ａを有する。パッド主面４１２ａおよび延出面４１３ａは、ともに平坦であり、かつ、面一である。延出部４１３は、図３に示すように、端部４１３ｂを有する。端部４１３ｂは、ｙ方向に見て、リード４２（パッド部４２２）に重なる。パッド部４１２は、ｘ方向の寸法Ｗ４１２がたとえば０．９３５ｍｍ程度であり、ｙ方向の寸法がたとえば０．４ｍｍ程度である。延出部４１３は、ｘ方向の寸法Ｗ４１３がたとえば０．２ｍｍ程度であり、ｙ方向の寸法がたとえば０．１５ｍｍ程度である。
リード４１には、図２および図３に示すように、一対の押さえ痕４１９が形成されている。一対の押さえ痕４１９は、後述するワイヤ５１のボンディング工程において形成される。一対の押さえ痕４１９の一方は、延出部４１３に形成されており、延出面４１３ａからわずかに凹む形態を呈する。一対の押さえ痕４１９の他方は、パッド部４１２に形成されており、パッド主面４１２ａからわずかに凹む形態を呈する。各押さえ痕４１９の平面視形状は、図２および図３に示した形状に限定されず、たとえば、後述のクランプ部材９０の先端部分の形状に依存する。
リード４２は、図２および図３に示すように、端子部４２１およびパッド部４２２を含んでいる。端子部４２１は、一部が樹脂部材６から露出している。端子部４２１は、樹脂部材６に覆われた部分においてパッド部４２２に繋がる。端子部４２１は、樹脂部材６から露出した部分においてｚ方向に屈曲する。パッド部４２２は、樹脂部材６に覆われている。パッド部４２２は、複数の接続部材５のいずれも接続されていない。パッド部４２２は、電子部品１と電気的に絶縁されている。パッド部４２２は、平面視において、端子部４２１よりもｘ方向の寸法が大きい。端子部４２１のｘ方向の寸法は、たとえば０．２５ｍｍ程度であり、パッド部４２２のｘ方向の寸法は、たとえば０．４５ｍｍ程度である。また、パッド部４２２のｙ方向の寸法は、たとえば０．１ｍｍ程度である。
図２に示す例において、電子部品１は、ダイパッド４６に搭載されており、少なくとも１つの第１電極パッド２５１Ａを有している。第１電極パッド２５１Ａは、接続部材５１を介して第１のリード４１に接続されている。電子部品１から電気的に絶縁された第２のリード４２は、第１のリード４１とともに、ダイパッド４６を基準として同じ側（ｙ方向の一方側）に配置されている。第１のリード４１は、接続部材５１が接合された第１のパッド部４１２と、当該パッド部から延びる第１の延出部４１３とを含んでいる。延出部４１３は、第１方向視において、ダイパッド４６と第２のリード４２との間の位置まで延びている。
第３のリード４３は、図２および図３に示すように、２つの端子部４３１、パッド部４３２および延出部４３３を含んでいる。各端子部４３１は、一部が樹脂部材６から露出している。各端子部４３１は、樹脂部材６に覆われた部分においてパッド部４３２に繋がる。各端子部４３１は、樹脂部材６から露出した部分においてｚ方向に屈曲する。パッド部４３２は、複数の接続部材５のいずれか（ワイヤ５２）が接合されている。延出部４３３は、パッド部４３２から延び出ている。延出部４３３は、パッド部４３２の、リード４２に対向する端縁から延び出ている。延出部４３３は、平面視において、パッド部４３２から、リード４２とダイパッド４６との間まで延び出ている。延出部４１３と延出部４３３とは、ｘ方向に見て重なる。パッド部４３２は、ｘ方向の寸法Ｗ４３２がたとえば０．８ｍｍ程度であり、ｙ方向の寸法がたとえば０．４ｍｍ程度である。延出部４３３は、ｘ方向の寸法Ｗ４３３がたとえば０．４ｍｍ程度であり、ｙ方向の寸法がたとえば０．１５ｍｍ程度である。
図３に示すように、リード４３において、パッド部４３２は、ｚ方向上方を向くパッド主面４３２ａを有する。延出部４３３は、ｚ方向上方を向く延出面４３３ａを有する。パッド主面４３２ａおよび延出面４３３ａは、ともに平坦であり、かつ、面一である。延出部４３３は、図３に示すように、端部４３３ｂを有する。端部４３３ｂは、ｙ方向に見て、リード４２のパッド部４２２に重なる。端部４３３ｂは、端部４１３ｂと対向する。
リード４３には、図２および図３に示すように、一対の押さえ痕４３９が形成されている。一対の押さえ痕４３９は、後述するワイヤ５２のボンディング工程において形成される。一対の押さえ痕４３９の一方は、延出部４３３に形成されており、延出面４３３ａからわずかに凹む形態を呈する。一対の押さえ痕４３９の他方は、パッド部４３２に形成されており、パッド主面４３２ａからわずかに凹む形態を呈する。各押さえ痕４３９の平面視形状は、図２および図３に示した形状に限定されず、たとえば、後述のクランプ部材９０の先端部分の形状に依存する。
第４のリード４４は、図２に示すように、３つの端子部４４１およびパッド部４４２を含んでいる。各端子部４４１は、一部が樹脂部材６から露出している。各端子部４４１は、樹脂部材６に覆われた部分においてパッド部４４２に繋がる。各端子部４４１は、樹脂部材６から露出した部分においてｚ方向に屈曲している。パッド部４４２は、複数の接続部材５のいずれか（ワイヤ５３およびワイヤ５４）が接合されている。パッド部４４２は、ｚ方向上方を向くパッド主面４４２ａを有する。パッド主面４４２ａは、平坦である。
リード４４には、図２に示すように、一対の押さえ痕４４９が形成されている。一対の押さえ痕４４９は、後述するワイヤ５３，５４のボンディング工程において、形成される。一対の押さえ痕４４９は、パッド部４３２に形成されており、パッド主面４３２ａからわずかに凹む形態を呈する。各押さえ痕４４９の平面視形状は、図２および図３に示した形状に限定されず、たとえば、後述のクランプ部材９０の先端部分の形状に依存する。
図２に示すように、複数のリード４５は、端子部４５１およびパッド部４５２を含んでいる。端子部４５１は、一部が樹脂部材６から露出している。端子部４５１は、樹脂部材６に覆われた部分においてパッド部４５２に繋がる。端子部４５１は、樹脂部材６から露 出した部分においてｚ方向に屈曲している。パッド部４５２は、複数の接続部材５のいずれか（ワイヤ５５）が接合されている。パッド部４５２は、Ｎｉめっきの上に、たとえばＡｇめっきが施されている。理解の便宜上、図２において、Ａｇめっきが施された領域をドット柄で示している。パッド部４５２は、平面視において、ｙ方向中央部分がくびれた形状を呈する。
電子部品１は、ダイパッド４６に搭載される。図に示す例では、ダイパッド４６は電子部品１に導通していないが、電子部品１に導通する構成であってもよい。ダイパッド４６は、図２および図５に示すように、パッド部４６１および複数の延出部４６２を含んでいる。パッド部４６１の表面には、電子部品１が搭載される。パッド部４６１は、たとえば平面視矩形状である。複数の延出部４６２はそれぞれ、パッド部４６１から延び出ている。各延出部４６２は、端面４６２ａが、樹脂部材６から露出している。図に示す例では、パッド部４６１のｚ方向下方を向く面は、樹脂部材６に覆われているが、この面が樹脂部材６から露出するようにしてもよい。
図２に示すように、リードフレーム４において、リード４１、リード４２、リード４３および一部のリード４５は、ダイパッド４６のｙ方向の一方側に配置されている。これらの各端子部４１１，４２１，４３１，４５１は、ｘ方向に見て重なる。リード４４およびその他のリード４５は、平面視においてダイパッド４６のｙ方向の他方側に配置されている。これらの各端子部４４１，４５１は、ｘ方向に見て重なる。
図２および図３に示すように、リード４１の端子部４１１、リード４２の端子部４２１およびリード４３の端子部４３１は、ｘ方向に並んでいる。リード４２の端子部４２１は、平面視において、リード４１の端子部４１１とリード４３の端子部４３１とに挟まれている。
リード４２のパッド部４２２は、ｘ方向に見て、リード４１のパッド部４１２およびリード４３のパッド部４３２に重なる。リード４１の延出部４１３およびリード４３の延出部４３３はいずれも、ｙ方向に見て、リード４２のパッド部４２２に部分的に重なる。リード４２のｘ方向中央を結ぶ直線は、図３に示すように、延出部４３３に重なっている。
リード４１のｘ方向の寸法Ｗ４１（図３参照）と、リード４３のｘ方向の寸法Ｗ４３とは、実質的に同じである。リード４３の延出部４３３のｘ方向の寸法Ｗ４３３は、リード４１の延出部４１３のｘ方向の寸法Ｗ４１３よりも大きい。先述の通り、延出部４１３のｘ方向の寸法Ｗ４１３はたとえば０．２ｍｍ程度であり、延出部４３３のｘ方向の寸法Ｗ４３３はたとえば０．４ｍｍ程度である。また、リード４３のパッド部４３２のｘ方向の寸法Ｗ４３２は、リード４１のパッド部４１２のｘ方向の寸法Ｗ４１２よりも小さい。先述の通り、パッド部４１２のｘ方向の寸法Ｗ４１２はたとえば０．９３５ｍｍ程度であり、パッド部４３２のｘ方向の寸法Ｗ４３２はたとえば０．８ｍｍ程度である。図２に示すように、リード４１は、ｘ方向において、リード４２に隣接しているが、リード４２が存在する側とは反対側においては、いかなるリードも配置されていない。よって、リード４１では、パッド部４１２のｘ方向の寸法を適宜大きくすることができる。一方、リード４３は、ｘ方向において、リード４２とリード４５（最も左のリード４５）との間に挟まれており、パッド部４３２のｘ方向の寸法を大きくするには制限がある。そこで、リード４３では、延出部４３３のｘ方向の寸法Ｗ４３３（図３参照）を、延出部４１３のｘ方向の寸法Ｗ４１３よりも大きく設定している。これにより、パッド主面４１２ａおよび延出面４１３ａの合計面積と、パッド主面４３２ａおよび延出面４３３ａの合計面積との差を小さく（延いては合計面積を等しく）することができる。
延出部４１３と延出部４３３とのｘ方向における離間距離ｄ１（図３参照）は、たとえば０．１３〜０．２０ｍｍ程度である。リード４２のパッド部４２２と各延出部４１３，４３３とのｙ方向における離間距離ｄ２は、たとえば０．１３〜０．２０ｍｍ程度である。リード４２のパッド部４２２とリード４１のパッド部４１２とのｘ方向における離間距離ｄ３は、たとえば０．１３〜０．２０ｍｍ程度である。リード４２のパッド部４２２とリード４３のパッド部４３２とのｘ方向における離間距離ｄ４は、たとえば０．１３〜０．２０ｍｍ程度である。
各リード４１，４３，４４，４５とダイパッド４６とのｙ方向における各離間距離は実質的に同じであり、たとえば０．１５ｍｍ程度である。また、リード４２とダイパッド４６とのｙ方向における離間距離は、各リード４１，４３，４４，４５とダイパッド４６とのｙ方向における各離間距離よりも大きい。
各リード４１〜４５の各端子部４１１，４２１，４３１，４４１，４５１のｘ方向の寸法は、たとえば０．２５ｍｍ程度である。また、ｘ方向に隣り合う２つの端子部４１１，４２１，４３１，４４１，４５１の離間距離は、それぞれ０．２５ｍｍ程度である。
複数の接続部材５はそれぞれ、離間した２つの部材を導通させる。各接続部材５は、電子部品１（第１半導体素子２Ａ，２Ｂあるいは第２半導体素子３のいずれか）とリードフレーム４とを導通する。各接続部材５は、断面が円形である線状部材である。各接続部材５は、ボンディングワイヤである。複数の接続部材５は、図２に示すように、２つのワイヤ５１、２つのワイヤ５２、ワイヤ５３、ワイヤ５４、および、複数のワイヤ５５を含んでいる。
２つのワイヤ５１はそれぞれ、第１半導体素子２Ａの各電極パッド２５１Ａとリード４１のパッド部４１２とを導通させる。各ワイヤ５１は、図２に示すように、第１端が各電極パッド２５１Ａに接合され、第２端がパッド部４１２に接合されている。平面視（図２または図３参照）において、各ワイヤ５１の第２端は、リード４１に形成された一対の押さえ痕４１９を結ぶ線分と重なる配置とされている。
２つのワイヤ５２はそれぞれ、第１半導体素子２Ｂの各電極パッド２５２Ｂとリード４３のパッド部４３２とを導通させる。各ワイヤ５２は、図２に示すように、第１端が各電極パッド２５２Ｂに接合され、第２端がパッド部４３２に接合されている。平面視において、各ワイヤ５２の第２端は、リード４３に形成された一対の押さえ痕４３９を結ぶ線分と重なる配置とされている。
ワイヤ５３は、第１半導体素子２Ａの電極パッド２５２Ａとリード４４のパッド部４４２とを導通させる。ワイヤ５３は、図２に示すように、第１端が電極パッド２５２Ａに接合され、第２端がパッド部４４２に接合されている。平面視において、ワイヤ５３の第２端は、リード４４に形成された一対の押さえ痕４４９を結ぶ線分と重なる配置とされている。
ワイヤ５４は、第１半導体素子２Ｂの電極パッド２５１Ｂとリード４４のパッド部４４２とを導通させる。ワイヤ５４は、図２に示すように、第１端が電極パッド２５１Ｂに接合され、第２端がパッド部４４２に接合されている。平面視において、ワイヤ５４の第２端は、リード４４に形成された一対の押さえ痕４４９を結ぶ線分と重なる配置とされている。
複数のワイヤ５５はそれぞれ、第２半導体素子３の各電極パッド３１と各リード４５のパッド部４５２を導通させる。各ワイヤ５５は、図２に示すように、一端が各電極パッド３１に接合され、他端が各リード４５のパッド部４５２に接合されている。
ワイヤ５１〜５４の構成材料は、たとえばＡｌ（アルミニウム）である。各ワイヤ５１〜５４の太さ（直径）は、同じであり、たとえばφ１２５〜２００μｍ程度である。各ワイヤ５５の構成材料は、たとえばＡｕ（金）である。各ワイヤ５５の構成材料は、Ｃｕであってもよいし、Ａｌであってもよい。各ワイヤ５５の太さ（直径）は、各ワイヤ５１〜５４の太さ（直径）よりも小さい。各ワイヤ５５の太さ（直径）は、たとえばφ１０〜５０μｍ程度である。たとえば、第１半導体素子２Ａ，２ＢがともにＭＯＳＦＥＴである場合、各ワイヤ５１〜５４は、第１半導体素子２Ａ，２Ｂのドレイン端子（電極パッド２５１Ａ，２５１Ｂ）あるいはソース端子（電極パッド２５２Ａ，２５２Ｂ）のいずれかに接合される。ドレイン端子およびソース端子には、比較的大きな電流が流れる。したがって、各ワイヤ５１〜５４は、各ワイヤ５５と比較して、大電流を許容するために、Ａｌからなる太線ワイヤを用いている。
図に示す例においては、各ワイヤ５１〜５４は、ボンディングワイヤであるが、これに代えてボンディングリボンを用いてもよい。
樹脂部材６は、図１、図２、図４〜図６に示すように、電子部品１、リードフレーム４の一部、複数の接続部材５をそれぞれ覆っている。樹脂部材６は、絶縁性の樹脂材料からなる。樹脂部材６の構成材料は、たとえば黒色のエポキシ樹脂である。樹脂部材６は、たとえば平面視矩形状である。樹脂部材６は、樹脂主面６１、樹脂裏面６２および複数の樹脂側面６３を有している。
樹脂主面６１および樹脂裏面６２は、ｚ方向において、互いに離間している。複数の樹脂側面６３は、樹脂主面６１および樹脂裏面６２の双方に繋がり、かつ、ｚ方向においてこれらに挟まれている。図に示す例において、樹脂部材６は、ｘ方向において離間した一対の樹脂側面６３１、および、ｙ方向において離間した一対の樹脂側面６３２を有する。各リード４１〜４５は、一対の樹脂側面６３２のいずれか一方から突き出ている。
図８は、電子装置Ａ１の回路構成を示している。図８は、電子装置Ａ１をＤＣ／ＤＣコンバータとして構成したときの回路図である。
図８において、ｓｗ１，ｓｗ２は、スイッチング素子を示している。Ｄｒは、スイッチング素子ｓｗ１，ｓｗ２のスイッチング動作および各種保護機能動作などを制御する制御回路を示している。Ｒ１〜Ｒ３は抵抗器を、Ｖｒｅｆは内部基準電圧回路を、ｓｓはソフトスタート回路を、ｐｇｄは、パワーグッド回路を、ａｍｐはＶｒｅｆ出力電圧およびＦＢ端子電圧を入力とする誤差増幅器を、それぞれ示している。たとえば、スイッチング素子ｓｗ１，ｓｗ２は、いずれか一方が第１半導体素子２Ａに対応し、他方が第１半導体素子２Ｂに対応する。内部基準電圧回路Ｖｒｅｆ、ソフトスタート回路ｓｓ、パワーグッド回路ｐｇｄ、誤差増幅器ａｍｐおよび制御回路Ｄｒを含むものが、第２半導体素子３に対応する。
端子ＰＶＩＮは、ＤＣ／ＤＣコンバータの電源入力端子である。端子ＰＶＩＮは、たとえば、直流電源の高電位側の端子に接続される。端子ＰＶＩＮは、電子装置Ａ１のリード４１に対応する。端子ＰＧＮＤは、ＤＣ／ＤＣコンバータのグラウンド端子である。端子ＰＧＮＤは、たとえば、直流電源の低電位側の端子に接続される。端子ＰＧＮＤは、電子装置Ａ１のリード４３に対応する。端子ＳＷは、ＤＣ／ＤＣコンバータの出力端子である。端子ＳＷは、電子装置Ａ１のリード４４に対応する。
端子ＡＶＩＮは、アナログ部電源入力端子である。端子ＡＧＮＤは、アナログ部グラウンド端子である。端子ＥＮは、デバイスの制御用端子である。端子ＦＢは、出力電圧フィードバック端子である。端子ＳＳは、ソフトスタート時間設定用端子である。端子ＣＯＭＰは、ＥＲＲＡＭＰ出力用端子である。端子ＰＧＤは、パワーグッド端子である。端子ＣＴＬは、各種機能コントロール端子である。端子ＣＴＬの代わりに、端子ＭＯＤＥを用いてもよい。端子ＭＯＤＥは、各種モード切替用端子である。端子ＡＶＩＮ、端子ＡＧＮＤ、端子ＥＮ、端子ＦＢ、端子ＳＳ、端子ＣＯＭＰ、端子ＰＧＤ、端子ＣＴＬ（あるいは端子ＭＯＤＥ）は、複数のリード４５のいずれかに１つずつ対応する。
次に、電子装置Ａ１の製造方法について、図９〜図１３を参照して説明する。
まず、図９に示すように、リードフレーム４を準備する（準備工程）。準備するリードフレーム４は、たとえば、銅板に打ち抜き加工、エッチング加工、および、折り曲げ加工などを施すことにより形成されうる。この時点でのリードフレーム４は、図８に示すように、各リード４１〜４５、ダイパッド４６およびタイバー４９を含んでおり、各リード４１〜４５およびダイパッド４６は、タイバー４９によって繋がっている。
次いで、図１０に示すように、リードフレーム４に電子部品１を搭載する（マウント工程）。具体的には、ダイパッド４６のパッド部４６１に、接合材を介して、電子部品１を固着させる。たとえば、接合材がはんだの場合、リードフレーム４にはんだペーストを塗布し、塗布したはんだペーストの上に電子部品１を載置する。このとき、各電極パッド２５１Ａ，２５２Ａ，２５１Ｂ，２５２Ｂ，３１がｚ方向上方を向く姿勢で、電子部品１を載置する。続いて、リフロー処理を行い、はんだペーストを、溶融させた後に固化させる。これにより、電子部品１がダイパッド４６のパッド部４６１に接合される。接合材は、はんだの代わりに、Ａｇペーストや焼結金属などを用いてもよい。接合材は、導電性に限らず、絶縁性であってもよい。
次いで、図１１に示すように、複数の接続部材５（複数のワイヤ５１〜５５）のボンディングを行う（ボンディング工程）。各ワイヤ５１〜５４は、たとえば、Ａｌのボンディングワイヤである。各ワイヤ５１〜５４は、ウェッジボンディングによって接合される。各ワイヤ５５は、たとえば、Ａｕのボンディングワイヤである。各ワイヤ５５は、ボールボンディングによって接合される。各ワイヤ５１〜５５のボンディングは、周知のボンディング装置を用いればよい。ボンディング装置は、キャピラリおよびカッタを備えている。
複数のワイヤ５１〜５５のボンディングに先立ち、リードフレーム４は、所定の冶具（図示略）にセットする。冶具は、リードフレーム４の形状に合せて形成されており、電子部品１が搭載された側と反対側からリードフレーム４を支持する。次いで、図１２に示す ように、クランプ部材９０で、リード４１，４３，４４を押さえ付ける。クランプ部材９０は、リードフレーム４のうちリード４１，４３，４４以外の部分（たとえばタイバー４９など）も押さえ付けている。クランプ部材９０は、細い金属棒状に形成された部分（先端部分）があり、この先端部分でリード４１，４３，４４を押さえ付ける。これにより、リード４１，４３，４４が固定される。
図１２に示す例では、リード４１の固定のため、クランプ部材９０によって、延出部４１３の一箇所とパッド部４１２の一箇所とを押さえ付ける。このとき、クランプ部材９０で押さえ付けた部分には、このクランプ部材９０の押圧力によって、図１１に示すように、一対の押さえ痕４１９が形成される。また、リード４３の固定のため、クランプ部材９０によって、延出部４３３の一箇所とパッド部４３２の一箇所とを押さえ付ける。このとき、クランプ部材９０で押さえ付けた部分には、このクランプ部材９０の押圧力によって、図１１に示すように、一対の押さえ痕４３９が形成される。さらに、リード４４の固定のため、クランプ部材９０によって、パッド部４４２の二箇所を押さえ付ける。各リード４１，４３，４４において、押さえ付けられる位置は、ｘ方向に離間している。このとき、クランプ部材９０で押さえ付けた部分には、このクランプ部材９０の押圧力によって、図１１に示すように、一対の押さえ痕４４９が形成される。
クランプ部材９０によって各リード４１，４３，４４を固定した状態としつつ、各ワイヤ５１〜５５のボンディングを行う。各ワイヤ５１〜５５のボンディングは、以下の手順で行われる。
ワイヤ５１のボンディングにおいては、まず、キャピラリの先端によってワイヤ５１を電子部品１の電極パッド２５１Ａに当接させる。そして、キャピラリからワイヤ５１に圧力と超音波振動を付与することにより、ワイヤ５１を電極パッド２５１Ａに接合する。続いて、キャピラリの先端を電極パッド２５１Ａからリード４１のパッド部４１２に移動させる。そして、キャピラリからワイヤ５１に圧力と超音波振動を付与することにより、ワイヤ５１をパッド部４１２に接合する。このとき、ワイヤ５１のうち、パッド部４１２に接合された部分は、クランプ部材９０で押さえたリード４１の二箇所を結ぶ線分に交差する。この接合の後に、カッタによってワイヤ５１を切断する。これにより、ワイヤ５１は、図１１に示すように、一端が電極パッド２５１Ａに接合され、他端がパッド部４１２に接合される。
アルミからなる各ワイヤ５２〜５４のボンディングも、ワイヤ５１のボンディングと同様に行われる。これにより、ワイヤ５２は、図１１に示すように、一端が電極パッド２５２Ｂに接合され、他端がリード４３のパッド部４３２に接合される。ワイヤ５２のうち、パッド部４３２に接合された部分は、クランプ部材９０で押さえたリード４３の二箇所を結ぶ線分に交差する。また、ワイヤ５３は、図１１に示すように、一端が電極パッド２５２Ａに接合され、他端がリード４４のパッド部４４２に接合される。そして、ワイヤ５４は、図１１に示すように、一端が電極パッド２５１Ｂに接合され、他端がリード４４のパッド部４４２に接合される。ワイヤ５３，５４のうち、パッド部４４２に接合された部分は、クランプ部材９０で押さえたリード４４の二箇所を結ぶ線分に交差する。
その後、複数のワイヤ５５をそれぞれ、各電極パッド３１と各リード４５のパッド部４５２とにボンディングする。これにより、図１１に示すように、複数のワイヤ５１〜５５によって、電子部品１とリードフレーム４とが接続される。
次いで、図１３に示すように、樹脂部材６を形成する。樹脂部材６の形成は、たとえばトランスファ方式のモールド成形による。樹脂部材６の構成材料は、たとえばエポキシ樹脂である。
次いで、リードフレーム４を適宜切断して、電子部品１ごとに個片化する。リードフレーム４の切断は、たとえばブレードダイシングによる。
以上の工程を経ることで、図１〜図７に示す電子装置Ａ１が形成される。
以上のように構成された電子装置Ａ１の作用効果および電子装置Ａ１の製造方法の作用効果は、次の通りである。
電子装置Ａ１は、電極パッド２５１Ａを含む電子部品１と、電子部品１が搭載されたダイパッド４６と、ダイパッド４６から離間したリード４１と、電極パッド２５１Ａとリード４１とを導通させるワイヤ５１（接続部材５）を備えている。リード４１は、ワイヤ５１（接続部材５）が接合されたパッド部４１２、および、パッド部４１２から延び出た延出部４１３を含んでいる。この構成によれば、ワイヤ５１をパッド部４１２に接合する際、クランプ部材９０を延出部４１３に押し付けることができる。したがって、ワイヤ５１を接合する領域（パッド部４１２）を確保しつつ、クランプ部材９０で押さえる領域（延出部４１３）を確保することができる。よって、電子装置Ａ１は、ワイヤ５１（接続部材５）を適切にボンディングすることができる。
特に、ワイヤ５１を、ウェッジボンディングによって接合する場合、たとえばボールボンディングと比較して、大きな圧力および振動が被接合対象（パッド部４１２）に負荷される。また、ワイヤ５１の太さが大きいほど、大きな圧力および振動が被接合対象（パッド部４１２）に負荷される。したがって、クランプ部材９０でリード４１を固定するための延出部４１３を確保することは、ワイヤ５１を適切にボンディングする上で好適である。
電子装置Ａ１は、ダイパッド４６およびリード４１から離間したリード４２を備えている。リード４１およびリード４２は、平面視において、ダイパッド４６のｙ方向の一方側に配置されている。そして、リード４１において、延出部４１３は、平面視において、パッド部４１２からダイパッド４６とリード４２との間まで延びている。また、リード４２は、複数の接続部材５のいずれも接合されず、電子部品１から電気的に絶縁されている。この構成によれば、電子部品１に導通させないリード４２を小さくすることで、延出部４１３を形成する空間を確保することができる。
電子装置Ａ１は、リード４１、リード４２およびダイパッド４６から離間したリード４３と、リード４３と電子部品１の電極パッド２５２Ｂとを導通させるワイヤ５２とを備えている。リード４３は、ワイヤ５２（接続部材５）が接合されたパッド部４３２、および、パッド部４３２から延び出た延出部４３３を含んでいる。この構成によれば、ワイヤ５２をパッド部４３２に接合する際、クランプ部材９０を延出部４３３に押し付けることができる。したがって、ワイヤ５２を接合する領域（パッド部４３２）を確保しつつ。クランプ部材９０で押さえる領域（延出部４３３）を確保することができる。よって、電子装置Ａ１は、ワイヤ５２（接続部材５）を適切にボンディングすることができる。
特に、ワイヤ５２をウェッジボンディングによって接合する場合、比較的大きな圧力および振動が被接合対象（パッド部４３２）に負荷される。また、ワイヤ５２の太さが大きいほど、大きな圧力および振動が被接合対象（パッド部４３２）に負荷される。したがって、クランプ部材９０でリード４３を固定するための延出部４３３を確保することは、ワイヤ５２を適切にボンディングする上で好適である。
電子装置Ａ１において、リード４３は、平面視において、ダイパッド４６よりもリード４１およびリード４２が配置された側（ｙ方向の一方側）に配置されている。そして、リード４３において、延出部４３３は、平面視において、パッド部４３２からダイパッド４６とリード４２との間まで延びている。また、リード４２は、複数の接続部材５のいずれも接合されず、電子部品１から電気的に絶縁されている。この構成によれば、電子部品１に導通させないリード４２を小さくすることで、延出部４３３を形成する空間を確保することができる。
電子装置Ａ１において、リード４１には、各ワイヤ５１のボンディングの際にクランプ部材９０を押し付けた傷である一対の押さえ痕４１９が形成されている。一対の押さえ痕４１９の一方は、延出部４１３に形成され、一対の押さえ痕４１９の他方は、パッド部４１２に形成されている。また、各ワイヤ５１のうち、パッド部４１２に接合された部分は、一対の押さえ痕４１９を結ぶ線分に交差する。この構成によると、各ワイヤ５１をパッド部４１２に接合する際に加えられる圧力および振動によって、パッド部４１２が揺れたり変形したりすることを好適に防止することができる。
電子装置Ａ１において、リード４３には、一対の押さえ痕４３９が形成されており、一対の押さえ痕４３９の一方は、延出部４３３に形成され、一対の押さえ痕４３９の他方は、パッド部４３２に形成されている。また、ワイヤ５２のうち、パッド部４３２に接合された部分は、一対の押さえ痕４３９を結ぶ線分に交差する。この構成によると、ワイヤ５２をパッド部４３２に接合する際に加えられる圧力および振動によって、パッド部４３２が揺れたり変形したりすることを好適に防止することができる。
電子装置Ａ１において、リード４２は、端子部４２１およびパッド部４２２を含んでいる。パッド部４２２は、端子部４２１よりも、ｘ方向の寸法が大きい。この構成によれば、パッド部４２２は、平面視において、端子部４２１よりもｘ方向に突き出た状態となり、この突き出た部分は、樹脂部材６に覆われている。したがって、電子装置Ａ１は、リード４２が、樹脂部材６から抜けることを抑制できる。
図１４および図１５は、第１側面における第２実施例に基づく電子装置を示している。第１側面における第２実施例の電子装置Ａ２は、電子部品１の構成が異なっており、それに応じて、複数の接続部材５の構成も異なっている。図１４は、電子装置Ａ２を示す平面図であって、樹脂部材６を想像線で示している。図１５は、電子装置Ａ２の電子部品１を示す断面図である。
電子装置Ａ２の電子部品１は、図１５に示すように、半導体基板２１Ａ，２１Ｂの上に、共通の配線層２３が形成されている。配線層２３は、先述の配線層２３Ａ，２３Ｂを共通化したものであり、これらと同様に、複数の導電層２３１と複数の絶縁層２３２とが交互に積層されている。そして、各導電層２３１は、各絶縁層２３２を貫通するように形成されたビア２３３を介して導通している。なお、配線層２３の共通化に伴い、保護膜２４も共通化されている。
電子装置Ａ２の電子部品１は、電極パッド２５１，２５２，２５３を含んでいる。電極パッド２５１，２５２，２５３はそれぞれ、保護膜２４の開口された部分から露出する。電極パッド２５１は、配線層２３を介して、半導体領域２２１Ａに導通する。電極パッド２５２は、配線層２３を介して、半導体領域２２２Ｂに導通する。電極パッド２５３は、配線層２３を介して、半導体領域２２２Ａおよび半導体領域２２１Ｂに導通する。先述のとおり、半導体領域２２１Ａ，２２２Ａはそれぞれ、第１半導体素子２Ａのドレイン領域，ソース領域であり、半導体領域２２１Ｂ，２２２Ｂはそれぞれ、第１半導体素子２Ｂのドレイン領域，ソース領域である。よって、電極パッド２５１は、第１半導体素子２Ａのドレイン端子であり、電極パッド２５２は、第１半導体素子２Ｂのソース端子であり、電極パッド２５３は、第１半導体素子２Ａのソース端子と第１半導体素子２Ｂのドレイン端子との共通端子である。
電子装置Ａ２の接続部材５は、図１４に示すように、ワイヤ５１，５２，５３および複数の５５を含んでいる。電子装置Ａ２において、各ワイヤ５１，５２，５３は、電子装置Ａ１と同様に、Ａｌのボンディングワイヤである。各ワイヤ５１，５２，５３の太さ（直径）は、電子装置Ａ１における各ワイヤ５１，５２，５３よりも大きく、たとえばφ３００μｍ程度である。
ワイヤ５１は、一端が電極パッド２５１に接合され、他端がパッド部４１２に接合されている。ワイヤ５１を介して、電極パッド２５１とパッド部４１２（リード４１）とが導通する。
ワイヤ５２は、一端が電極パッド２５２に接合され、他端がパッド部４３２に接合されている。ワイヤ５２を介して、電極パッド２５２とパッド部４３２（リード４３）とが導通する。
ワイヤ５３は、一端が電極パッド２５３に接合され、他端がパッド部４４２に接合されている。ワイヤ５３を介して、電極パッド２５３とパッド部４４２（リード４４）とが導通する。
電子装置Ａ２によれば、電子装置Ａ１と同様に、リード４１は、ワイヤ５１（接続部材５）が接合されたパッド部４１２、および、パッド部４１２から延び出た延出部４１３を含んでいる。したがって、ワイヤ５１をパッド部４１２に接合する際、クランプ部材９０を延出部４１３に押し付けることができる。よって、電子装置Ａ２は、電子装置Ａ１と同様に、ワイヤ５１を接合する領域（パッド部４１２）を確保しつつ、クランプ部材９０で押さえる領域（延出部４１３）を確保することができるので、ワイヤ５１（接続部材５）を適切にボンディングすることができる。
電子装置Ａ２によれば、電子装置Ａ１と同様に、リード４３は、ワイヤ５２（接続部材５）が接合されたパッド部４３２、および、パッド部４３２から延び出た延出部４３３を含んでいる。したがって、ワイヤ５２をパッド部４３２に接合する際、クランプ部材９０を延出部４３３に押し付けることができる。よって、電子装置Ａ２は、電子装置Ａ１と同様に、ワイヤ５２を接合する領域（パッド部４３２）を確保しつつ。クランプ部材９０で押さえる領域（延出部４３３）を確保することができるので、ワイヤ５２（接続部材５）を適切にボンディングすることができる。
電子装置Ａ２によれば、電子装置Ａ１と同様に、リード４１において、延出部４１３は、平面視において、パッド部４１２からダイパッド４６とリード４２との間まで延びている。また、リード４３において、延出部４３３は、平面視において、パッド部４３２からダイパッド４６とリード４２との間まで延びている。そして、リード４２は、複数の接続部材５のいずれも接合されず、電子部品１から電気的に絶縁されている。したがって、電子装置Ａ２は、電子装置Ａ１と同様に、電子部品１と導通させないリード４２を小さくすることで、延出部４１３および延出部４３３を形成する空間を確保することができる。
その他、電子装置Ａ２は、電子装置Ａ１と共通する構成によって、電子装置Ａ１と同様の効果を奏することができる。
第１側面における第１実施例および第２実施例では、電子部品１において、能動領域２２０Ａが半導体基板２１Ａに形成され、能動領域２２０Ｂが半導体基板２１Ｂに形成されている場合を示したが、能動領域２２０Ａ，２２０Ｂが、共通の半導体基板２１に形成されていてもよい。図１６は、電子装置Ａ１にかかる電子部品１において、能動領域２２０Ａ，２２０Ｂが共通の半導体基板２１に形成された場合の変形例を示している。図１７は、電子装置Ａ２にかかる電子部品１において、能動領域２２０Ａ，２２０Ｂが共通の半導体基板２１に形成された場合の変形例を示している。図１６および図１７はともに、各変形例にかかる電子部品１の断面図を示している。
図１６および図１７に示すように、電子部品１は、第１半導体素子２Ａ，２Ｂで共通の半導体基板２１を含んでいる。半導体基板２１は、基板主面２１１および基板裏面２１２を有する。基板主面２１１および基板裏面２１２は、ｚ方向において、離間し、かつ、互いに反対側を向く。図１６に示す態様においては、基板主面２１１の上に、各配線層２３Ａ，２３Ｂが形成されており、図１７に示す態様においては、基板主面２１１の上に、配線層２３が形成されている。
第１側面における第１実施例および第２実施例では、第１半導体素子２Ｂが、第１半導体素子２Ａと第２半導体素子３との間に配置されている場合を示したが、本開示はこれに限定されない。たとえば、第１半導体素子２Ａが、第１半導体素子２Ｂと第２半導体素子３との間に配置されていてもよい。この場合、リード４１が第１半導体素子２Ｂの半導体領域２２２Ｂ（ソース領域）に導通する。よって、リード４１は、図８に示す回路図における端子ＰＧＮＤに対応する。また、リード４３が第１半導体素子２Ａの半導体領域２２１Ａ（ドレイン領域）に導通する。よって、リード４３は、図８に示す回路図における端子ＰＶＩＮに対応する。
第１側面における第１実施例および第２実施例では、リード４２は、パッド部４２２を含んでいる場合を示したが、当該パッド部４２２を含んでいなくてもよい。つまり、リード４２は、端子部４２１のみで構成されていてもよい。図１８は、電子装置Ａ１において、リード４２が、パッド部４２２を含んでいない場合の変形例を示している。図１８は、当該変形例にかかる電子装置を示す平面図である。なお、図１８においては、樹脂部材６を想像線で示している。同図に示すように、リード４２は、パッド部４２２を含んでおらず、端子部４２１のみから構成されている。そのため、リード４１の延出部４１３およびリード４３の延出部４３３は、平面視において、上記第１実施例における延出部４１３，４３３よりもそれぞれ、大きく形成されている。これにより、本変形例においては、延出部４１３および延出部４３３が大きいため、クランプ部材９０で押さえ付ける領域をより大きくできる。したがって、たとえば、クランプ部材９０の先端部分を大きくできるので、リード４１，４３のそれぞれをより確実に固定することができる。
第１側面における第１実施例および第２実施例では、リード４１が延出部４１３を含み、かつ、リード４３が延出部４３３を含んでいる場合を示したが、延出部４１３，４３３のいずれか一方のみを設けていてもよい。たとえば、リード４１が延出部４１３を含み、リード４３が延出部４３３を含まない場合、延出部４１３の平面視面積をさらに大きくできる。また、リード４１が延出部４１３を含まず、リード４３が延出部４３３を含む場合、延出部４３３の平面視面積をさらに大きくできる。
第１側面における第１実施例および第２実施例では、リード４２が電子部品１に導通していない場合を示したが、電子部品１に導通していてもよい。ただし、リード４２のパッド部４２２は、比較的（たとえばパッド部４５２と比べて）小さく、ボンディングワイヤを接合する領域が小さいため、パッド部４２２と電子部品１との導通には、たとえばワイヤ５５と同様の細線ワイヤを用いるとよい。
第１側面における第１実施例および第２実施例では、電子部品１が、第１半導体素子２Ａ，２Ｂ（たとえばＭＯＳＦＥＴ）および第２半導体素子３（たとえば制御ＩＣ）を含んでいる場合を示したが、これに限定されない。たとえば、電子部品１は、第１半導体素子２Ａ，２Ｂのいずれか一方を含まず、第１半導体素子２Ａ，２Ｂの一方と、これを制御する第２半導体素子３とを含んで構成されていてもよい。または、電子部品１は、第２半導体素子３を含まず、２つの第１半導体素子２Ａ，２Ｂを含んで構成されていてもよい。あるいは、電子部品１は、第１半導体素子２Ａ，２Ｂのいずれか一方および第２半導体素子３を含まず、第１半導体素子２Ａ，２Ｂの一方のみを含んで構成されていてもよい。
第１側面における第１実施例および第２実施例では、各電子装置Ａ１，Ａ２が、ＳＯＰ型のパッケージ構造である場合を示したが、本開示はこれに限定されない。たとえば、ＴＯ（Transistor Outline）パッケージ、ＱＦＰ（Quad Flat Package）、ＳＯＮ（Small Outline Non-leaded Package）、ＤＦＮ(Dual Flatpack No-leaded Package)あるいはＱＦＮ（Quad Flat Non-leaded Package）などのパッケージ構造であってもよい。
第１側面に基づく電子装置および電子装置の製造方法は、上記した実施例に限定されるものではない。本開示の電子装置の各部の具体的な構成、および、本開示の電子装置の製造方法の各工程の具体的な処理は、種々に設計変更自在である。
本開示の第１側面に基づく電子装置および電子装置の製造方法は、以下の付記に記載された形態を含む。
付記１Ａ．
第１電極パッドを有する電子部品と、
第１方向を向く表面を有し、当該表面に前記電子部品が搭載されたダイパッドと、
前記ダイパッドから離間した第１リードと、
前記ダイパッドおよび前記第１リードから離間した第２リードと、
前記第１電極パッドと前記第１リードとを導通させる第１接続部材と、
を備えており、
前記第１方向に見て、前記第１リードおよび前記第２リードは、前記ダイパッドよりも、前記第１方向に直交する第２方向の一方側に配置され、
前記第１リードは、第１パッド部および第１延出部を含んでおり、
前記第１パッド部は、前記第１接続部材が接合されており、
前記第１延出部は、前記第１方向に見て、前記第１パッド部から、前記ダイパッドと前記第２リードとの間まで延び出ている、電子装置。
付記２Ａ．
前記第２リードは、前記電子部品から電気的に絶縁されている、付記１Ａに記載の電子装置。
付記３Ａ．
前記第１パッド部は、前記第１接続部材が接合された第１パッド主面を有し、
前記第１延出部は、前記第１パッド主面と同じ方向を向く第１延出面を有し、
前記第１延出面には、前記第１方向に窪んだ押さえ痕が形成されている、付記１Ａまたは付記２Ａに記載の電子装置。
付記４Ａ．
前記ダイパッド、前記第１リードおよび前記第２リードから離間する第３リードと、第２接続部材と、をさらに備えており、
前記電子部品は、第２電極パッドを有し、前記第２接続部材は、前記第２電極パッドと前記第３リードとを導通させる、付記１Ａないし付記３Ａのいずれか１つに記載の電子装置。
付記５Ａ．
前記第３リードは、前記第１方向に見て、前記ダイパッドよりも、前記第１リードおよび前記第２リードが配置された側に配置されている、付記４Ａに記載の電子装置。
付記６Ａ．
前記第３リードは、第２パッド部および第２延出部を含んでおり、
前記第２パッド部は、前記第２接続部材が接合されており、
前記第２延出部は、前記第２パッド部から、前記第１方向に見て前記ダイパッドと前記第２リードとの間まで延び出ている、付記５Ａに記載の電子装置。
付記７Ａ．
前記第２パッド部は、前記第２接続部材が接合された第２パッド主面を有し、
前記第２延出部は、前記第２パッド主面と同じ方向を向く第２延出面を有し、
前記第２延出面には、前記第１方向に窪んだ押さえ痕が形成されている、付記６Ａに記載の電子装置。
付記８Ａ．
前記電子部品を覆う樹脂部材をさらに備えており、
前記第１リードは、前記第１パッド部に繋がり、かつ、前記樹脂部材から露出する第１端子部を含み、
前記第３リードは、前記第２パッド部に繋がり、かつ、前記樹脂部材から露出する第２端子部を含んでいる、付記６Ａまたは付記７Ａに記載の電子装置。
付記９Ａ．
前記第２リードは、前記樹脂部材から露出する第３端子部を含んでおり、
前記第３端子部は、前記第１方向および前記第２方向に直交する第３方向において、前記第１端子部と前記第２端子部との間に配置されている、付記８Ａに記載の電子装置。
付記１０Ａ．
前記第１延出部と前記第２延出部とは、前記第３方向に見て、互いに重なる、付記９Ａに記載の電子装置。
付記１１Ａ．
前記第２リードは、前記第３方向における中央部を有しており、この中央部は、前記第２方向に見て、前記第１延出部または前記第２延出部のいずれかに重なる、付記９Ａまたは付記１０Ａに記載の電子装置。
付記１２Ａ．
前記第１リードと前記第３リードとは、前記第３方向の寸法が実質的に同じである、付記９Ａないし付記１１Ａのいずれか１つに記載の電子装置。
付記１３Ａ．
前記第２リードは、前記第３端子部に繋がり且つ前記樹脂部材に覆われた第３パッド部を含んでいる、付記９Ａないし付記１２Ａのいずれか１つに記載の電子装置。
付記１４Ａ．
前記電子部品は、第１半導体領域および第２半導体領域を有しており、
前記第１電極パッドは、前記第１半導体領域に導通し、
前記第２電極パッドは、前記第２半導体領域に導通する、付記４Ａないし付記１３Ａのいずれか１つに記載の電子装置。
付記１５Ａ．
第４リードおよび第３接続部材をさらに備えており、
前記第４リードは、前記ダイパッド、前記第１リード、前記第２リードおよび前記第３リードから離間しており、
前記電子部品は、第３電極パッドを含んでおり、
前記第３接続部材は、前記第３電極パッドと前記第４リードとを導通させる、付記１４Ａに記載の電子装置。
付記１６Ａ．
前記電子部品は、第３半導体領域および第４半導体領域を有しており、
前記第３電極パッドは、前記第３半導体領域および前記第４半導体領域の少なくとも一方に導通する、付記１５Ａに記載の電子装置。
付記１７Ａ．
前記電子部品は、第１能動領域および第２能動領域を含んでおり、
前記第１半導体領域および前記第３半導体領域は、前記第１能動領域に形成されており、
前記第２半導体領域および前記第４半導体領域は、前記第２能動領域に形成されている、付記１６Ａに記載の電子装置。
付記１８Ａ．
前記第３電極パッドは、前記第３半導体領域に導通する第１部と、前記第４半導体領域に導通する第２部とを含み、
前記第３接続部材は、前記第１部と前記第４リードとを接続する第１部材と、前記第２部と前記第４リードとを接続する第２部材とを含む、付記１７Ａに記載の電子装置。
付記１９Ａ．
前記第１能動領域には、第１制御領域が形成されており、
前記第２能動領域には、第２制御領域が形成されており、
前記電子部品は、前記第１制御領域および前記第２制御領域に制御信号を出力する制御ＩＣを含んでいる、付記１７Ａまたは付記１８Ａに記載の電子装置。
付記２０Ａ．
第５リードおよび第４接続部をさらに備えており、
前記第５リードは、前記ダイパッド、前記第１リード、前記第２リード、前記第３リードおよび前記第４リードから離間しており、
前記電子部品は、第４電極パッドを含んでおり、
前記第４接続部材は、前記第４電極パッドと前記第５リードとを導通させる、付記１９Ａに記載の電子装置。
付記２１Ａ．
前記第４接続部材は、前記第１接続部材よりも細い、付記２０Ａに記載の電子装置。
付記２２Ａ．
前記第４接続部材は、前記第２接続部材よりも細い、付記２０Ａまたは付記２１Ａに記載の電子装置。
付記２３Ａ．
前記電子部品は、第１半導体基板および第２半導体基板を含んでおり、
前記第１能動領域は、前記第１半導体基板に形成されており、
前記第２能動領域は、前記第２半導体基板に形成されている、付記１７Ａないし付記２２Ａのいずれか１つに記載の電子装置。
付記２４Ａ．
ダイパッド、第１リードおよび第２リードを含むリードフレームを準備する工程と、
第１方向を向く前記ダイパッドの表面に、第１電極パッドを含む電子部品を搭載する工程と、
前記第１電極パッドと前記第１リードとに第１接続部材を接合する接合工程と、
を有しており、
前記第１リードおよび前記第２リードは、前記第１方向に見て、前記ダイパッドよりも、前記第１方向に直交する第２方向の一方側に配置されており、
前記第１リードは、第１パッド部および第１延出部を含んでおり、
前記第１延出部は、前記第１方向に見て、前記第１パッド部から、前記ダイパッドと前記第２リードとの間まで延び出ており、
前記接合工程は、前記第１延出部をクランプ部材で押さえつつ、前記第１接続部材を前記第１パッド部に接合することを含む、電子装置の製造方法。
以下において、本開示の第２側面に係る種々の実施例について説明する。
図１９〜図２６は、第２側面の第１実施例に基づく電子装置を示している。図示された電子装置Ｂ１は、たとえばＳＯＰ（Small Outline Package）と呼ばれるパッケージであり、たとえば電源ＩＣである。電子装置Ｂ１は、電子部品１、リードフレーム４、複数の接続部材５および樹脂部材６を含んでいる。接続部材５は、たとえばワイヤであるが、本開示はこれに限定されない。
電子部品１は、電子装置Ｂ１の機能中枢となる。電子部品１は、接合材を介して、リードフレーム４（ダイパッド４６）に接合されている。電子部品１は、２つの第１半導体素子２Ａ，２Ｂおよび第２半導体素子３を含んでいる。
各第１半導体素子２Ａ，２Ｂは、たとえばＭＯＳＦＥＴである。なお、各第１半導体素子２Ａ，２Ｂは、ＭＯＳＦＥＴに限定されず、その他のトランジスタ（たとえばバイポーラトランジスタやＩＧＢＴなど）であってもよいし、ダイオードなどであってもよい。
第１半導体素子２Ａは、図２０または図２６に示すように、半導体基板２１Ａ、配線層２３Ａ、絶縁性の保護膜２４Ａおよび複数の電極パッド２５１Ａ，２５２Ａを含んでいる。
半導体基板２１Ａは、たとえばＳｉ（ケイ素）、ＳｉＣ（炭化ケイ素）、ＧａＮ（窒化ガリウム）、および、Ｇａ2Ｏ3（酸化ガリウム）などの半導体材料からなる。半導体基板２１Ａは、図２６に示すように、基板主面２１１Ａおよび基板裏面２１２Ａを有している。基板主面２１１Ａおよび基板裏面２１２Ａは、ｚ方向に離間している。
半導体基板２１Ａは、図２６に示すように、基板主面２１１Ａ側に、能動領域２２０Ａが形成されている。能動領域２２０Ａは、半導体領域２２１Ａ，２２２Ａ，２２３Ａを含んでいる。半導体領域２２１Ａは、たとえばドレイン領域である。半導体領域２２２Ａは、たとえばソース領域である。半導体領域２２３Ａは、たとえばゲート領域である。
配線層２３Ａは、図２６に示すように、半導体基板２１Ａの基板主面２１１Ａの上に形成されている。配線層２３Ａは、たとえば複数の導電層２３１と複数の絶縁層２３２とが交互に積層されている。各導電層２３１は、各絶縁層２３２を貫通するように形成されたビア２３３を介して導通している。
保護膜２４Ａは、図２６に示すように、配線層２３Ａの上に形成されており、配線層２３Ａの上面を覆っている。保護膜２４Ａは、図２０に示すように、所定の複数の個所が開口しており、当該開口から複数の電極パッド２５１Ａ，２５２Ａ（それぞれの導電層２３１の一部）が露出している。保護膜２４Ａは、たとえばプラズマＣＶＤ法により形成されたＳｉ3Ｎ4層やＳｉＯ2層、または、塗布により形成されたポリイミド樹脂層である。または、これらの組み合わせによって形成されたものでもよい。
複数の電極パッド２５１Ａ，２５２Ａはそれぞれ、第１半導体素子２Ａの端子である。複数の電極パッド２５１Ａはそれぞれ、配線層２３Ａを介して、半導体領域２２１Ａに導通する。各電極パッド２５１Ａは、第１半導体素子２Ａのドレイン端子である。各電極パッド２５１Ａは、複数の接続部材５のいずれか（ワイヤ５１）が接合されている。電極パッド２５２Ａは、配線層２３Ａを介して、半導体領域２２２Ａに導通する。電極パッド２５２Ａは、第１半導体素子２Ａのソース端子である。電極パッド２５２Ａは、複数の接続部材５のいずれか（ワイヤ５３）が接合されている。
第１半導体素子２Ｂは、図２０および図２６に示すように、半導体基板２１Ｂ、配線層２３Ｂ、保護膜２４Ｂおよび複数の電極パッド２５１Ｂ，２５２Ｂを含んでいる。
半導体基板２１Ｂは、たとえばＳｉ（ケイ素）、ＳｉＣ（炭化ケイ素）、ＧａＮ（窒化ガリウム）、および、Ｇａ2Ｏ3（酸化ガリウム）などの半導体材料からなる。半導体基板２１Ｂは、図２６に示すように、基板主面２１１Ｂおよび基板裏面２１２Ｂを有している。基板主面２１１Ｂおよび基板裏面２１２Ｂは、ｚ方向に離間している。
半導体基板２１Ｂは、図２６に示すように、基板主面２１１Ｂ側に、能動領域２２０Ｂが形成されている。能動領域２２０Ｂは、半導体領域２２１Ｂ，２２２Ｂ，２２３Ｂを含んでいる。半導体領域２２１Ｂは、たとえばドレイン領域である。半導体領域２２２Ｂは、たとえばソース領域である。半導体領域２２３Ｂは、たとえばゲート領域である。
配線層２３Ｂは、図２６に示すように、半導体基板２１Ｂの基板主面２１１Ｂの上に形成されている。配線層２３Ｂは、配線層２３Ａと同様に構成されうる。配線層２３Ｂは、たとえば複数の導電層２３１と複数の絶縁層２３２とが交互に積層されている。各導電層２３１は、各絶縁層２３２を貫通するように形成されたビア２３３を介して導通している。
保護膜２４Ｂは、図２６に示すように、配線層２３Ｂの上に形成されており、配線層２３Ｂの上面を覆っている。保護膜２４Ｂは、図２０に示すように、一部が開口しており、当該開口から複数の電極パッド２５１Ｂ，２５２Ｂが露出している。保護膜２４Ｂは、たとえばプラズマＣＶＤ法により形成されたＳｉ3Ｎ4層やＳｉＯ2層、または、塗布により形成されたポリイミド樹脂層である。または、これらの組み合わせによって形成されたものでもよい。保護膜２４Ａと保護膜２４Ｂとが一体的に形成されていてもよい。
複数の電極パッド２５１Ｂ，２５２Ｂはそれぞれ、第１半導体素子２Ｂの端子である。電極パッド２５１Ｂは、配線層２３Ｂを介して、半導体領域２２１Ｂに導通する。各電極パッド２５１Ｂは、第１半導体素子２Ｂのドレイン端子である。電極パッド２５１Ｂは、複数の接続部材５のいずれか（ワイヤ５４）が接合されている。複数の電極パッド２５２Ｂはそれぞれ、配線層２３Ｂを介して、半導体領域２２２Ｂに導通する。電極パッド２５２Ｂは、第１半導体素子２Ｂのソース端子である。各電極パッド２５２Ｂは、複数の接続部材５のいずれか（ワイヤ５２）が接合されている。
図２０Ａは、図２０に示す第１半導体素子２Ａの変形例を示す平面図である。同変形例においては、電極パッド２５１Ａ，２５２Ａに係る構成が、図２０に示す構成と異なる。具体的には、図２０Ａの変形例では、各導電層２３１に対し３つの電極パッド２５１Ａまたは２５２Ａが設けられている。すなわち、各導電層２３１に対応して複数の開口が保護膜２４Ａに形成されている。さらに同変形例では、最も左および最も右の導電層２３１それぞれにおいて、上側２つの電極パッド２５１Ａが、接続部材（図の例ではワイヤ５２）を介して互いに接続されている。また、中央の導電層２３１において、下側２つの電極パッド２５２Ａが、接続部材（図の例ではワイヤ５３）を介して互いに接続されている。このように、各導電層２３１に対し、追加の電極パッドおよび追加の接続部材を設けることにより、当該導電層２３１に付随するバイパス電流経路を構成してもよい。
上記と同様の改変が、第２半導体素子２Ｂについても可能であることは、当業者には明らかであろう。図２０Ａに示す変形例は、図２０に示す第１半導体素子２Ａおよび第２半導体素子２Ｂのいずれか一方のみに対して採用してもよいし、第１半導体素子２Ａおよび第２半導体素子２Ｂの双方に対して採用してもよい。これらのことは、以下で説明する図２０Ｂおよび図２０Ｃに示す各変形例についても同様である。
図２０Ｂは、図２０に示す第１半導体素子２Ａの別の改変例を示す平面図である。同変形例においては、電極パッド２５１Ａ，２５２Ａに係る構成が、図２０に示す構成と異なる。具体的には、図２０Ｂの変形例では、図２０Ａの変形例と同様に、各導電層２３１に対し３つの電極パッド２５１Ａまたは２５２Ａが設けられている。さらに図２０Ｂの変形例では、各導電層２３１において、３つの電極パッド２５１Ａまたは２５２Ａが、連続する１つの接続部材（図の例ではワイヤ５２）を介して互いに接続されている。すなわち、当該１つの接続部材が、３つの電極パッドそれぞれに対し電気的に接合されている。なお、３つの電極パッドの相互接続は、２つの接続部材（たとえば個別の２つのワイヤ）を用いて行ってもよい。この場合、たとえば、第１の接続部材を介して中央の電極パッドと上側の電極パッドとを接続し、第２の接続部材を介して、中央の電極パッドと下側の電極パッドとを接続するようにしてもよい。
図２０Ｃは、図２０に示す第１半導体素子２Ａの別の改変例を示す平面図である。同変形例においては、電極パッド２５１Ａ，２５２Ａに係る構成が、図２０に示す構成と異なる。具体的には、図２０Ｃの変形例では、各導電層２３１に対し２つの電極パッド２５１Ａまたは２５２Ａが設けられており、これら２つの電極パッド２５１Ａまたは２５２Ａが、接続部材（図の例ではワイヤ５２）を介して互いに接続されている。
図２０Ａないし図２０Ｃに示す変形例に係る構成は、図２に示す電子装置Ａ１に対しても適用可能である。
図２０に戻り、第２半導体素子３は、たとえば制御ＩＣである。第２半導体素子３は、複数の第１半導体素子２Ａ，２Ｂの駆動制御を行う。第２半導体素子３は、各第１半導体素子２Ａ，２Ｂに導通している。たとえば、第２半導体素子３は、第１半導体素子２Ａの半導体領域２２３Ａ（ゲート領域）に導通しており、半導体領域２２３Ａ（ゲート領域）に制御信号を出力することで、第１半導体素子２Ａを制御する。同様に、第２半導体素子３は、第１半導体素子２Ｂの半導体領域２２３Ｂ（ゲート領域）に導通しており、半導体領域２２３Ｂ（ゲート領域）に制御信号を出力することで、第１半導体素子２Ｂを制御する。
第２半導体素子３は、ｚ方向上方を向く素子主面３０１を有する。素子主面３０１は、保護膜２４Ａ，２４Ｂと同様の保護膜３２に覆われている。保護膜３２は、所定の複数の個所が開口しており、開口からは、電極パッド３１が露出している。第２半導体素子３は、複数の電極パッド３１が形成されている。各電極パッド３１は、複数の接続部材５（複数のワイヤ５５）がそれぞれ１つずつ接合される。
リードフレーム４は、電子装置Ｂ１が電子機器などの回路基板に実装されることにより、電子部品１と回路基板との導通経路をなす。リードフレーム４は、電子部品１を支持する。リードフレーム４の構成材料は、たとえばＣｕ（銅）あるいはＣｕ合金である。リードフレーム４は、金属板から形成されうる。当該金属板の板厚は、たとえば０．２ｍｍ程度である。リードフレーム４の表面には、たとえばＮｉめっきが施されている。リードフレーム４は、図２０に示すように、リード４１，リード４２，リード４３，リード４４，複数のリード４５およびダイパッド４６を含んでいる。リード４１，リード４２，リード４３，リード４４，複数のリード４５およびダイパッド４６は、互いに離間している。
リード４１は、図２０および図２１に示すように、２つの端子部４１１およびパッド部４１２を含んでいる。パッド部４１２は、平面視において、リード４２が位置する方向の角部（図２０および図２１において右下の角部）に切り欠きがあるｘ方向に長い長矩形状である。当該切り欠きは、リード４２と接触しないように設けられている。リード４２と接触しないのであれば、当該切り欠きを設けなくてもよい。パッド部４１２は、後述するワイヤ５１の接合部５１ａが接合されている。
リード４１において、パッド部４１２は、図２１に示すように、ｚ方向上方を向くパッド主面４１２ａを有する。パッド主面４１２ａは、平坦である。パッド主面４１２ａは、第１端縁４１２ｂおよび第２端縁４１２ｃを有する。第１端縁４１２ｂおよび第２端縁４１２ｃは、ｘ方向において互いに反対側に位置する。第１端縁４１２ｂは、図２１における左側の端縁である。第２端縁４１２ｃは、図２１における右側の端縁である。
パッド部４１２は、第１溝４１５ａおよび第２溝４１５ｂを備えている。第１溝４１５ａおよび第２溝４１５ｂは、図２２に示すように、パッド主面４１２ａからｚ方向に凹む溝であり、ｙ方向に延びている。第１溝４１５ａおよび第２溝４１５ｂは、たとえばハーフエッチングやパンチングによって形成されている。第１溝４１５ａおよび第２溝４１５ｂの深さ（ｚ方向の寸法）Ｄ１は、リード４１の厚さ（ｚ方向の寸法）Ｄ０の半分程度であり、０．１ｍｍ程度である。なお、深さＤ１は、リード４１の強度を保てるように、リード４１の厚さＤ０に応じて適宜設定される。第１溝４１５ａおよび第２溝４１５ｂの幅（ｘ方向の寸法）Ｗ１は、０．１ｍｍ程度であるが、本開示はこれに限定されない。第１溝４１５ａおよび第２溝４１５ｂは、いずれも実線状の（全体として連続的な）溝である。第１溝４１５ａおよび第２溝４１５ｂは、これに限られず、破線状（点線状）の溝であってもよい。また、第１溝４１５ａおよび第２溝４１５ｂは、曲線状であってもよい。
平面視において、第１溝４１５ａおよび第２溝４１５ｂは、互いに平行であり、第１端縁４１２ｂおよび第２端縁４１２ｃに対して平行である。第１溝４１５ａは第１端縁４１２ｂ寄りに配置され、第２溝４１５ｂは第２端縁４１２ｃ寄りに配置されている。第１端縁４１２ｂと第２端縁４１２ｃとの間隔の寸法Ｗ４１（図２１）は、１．２ｍｍ程度である。第１溝４１５ａと第１端縁４１２ｂとの間隔の寸法Ｗ４１ａは０．３ｍｍ程度であり、第２溝４１５ｂと第２端縁４１２ｃとの間隔の寸法Ｗ４１ｂは０．３ｍｍ程度である。寸法Ｗ４１ａおよび寸法Ｗ４１ｂは、０．２ｍｍ以上１．０ｍｍ以下であることが望ましい。リードフレーム４の反り、うねりなどの変形が大きい場合であっても、寸法Ｗ４１ａおよび寸法Ｗ４１ｂが１．０ｍｍあれば、クランプ部材９０の先端部分がリードフレーム４を押さえつける充分な範囲を確保できる。第１溝４１５ａおよび第２溝４１５ｂは、後述するワイヤ５１のボンディング工程において、クランプ部材９０の先端部分で押さえつけるための領域を明示するために配置されている。この領域は、接合部５１ａの接合時にクランプ部材９０の先端部分で押さえつけても、クランプ部材９０が接合の邪魔にならないように設定されている。接合部５１ａは、パッド主面４１２ａの第１溝４１５ａと第２溝４１５ｂとの間に、接合されている。つまり、接合部５１ａは、第１溝４１５ａに対して第１端縁４１２ｂとは反対側に配置され、第２溝４１５ｂに対して第２端縁４１２ｃとは反対側に配置されている。
パッド部４１２には、図２０および図２１に示すように、一対の第１押さえ痕４１９ａおよび第２押さえ痕４１９ｂが形成されている。第１押さえ痕４１９ａおよび第２押さえ痕４１９ｂは、ワイヤ５１のボンディング工程において、形成される。第１押さえ痕４１９ａおよび第２押さえ痕４１９ｂは、パッド主面４１２ａからｚ方向に凹む形態を呈する。第１押さえ痕４１９ａおよび第２押さえ痕４１９ｂの平面視形状は、図２０および図２１に示した形状に限定されず、後述のクランプ部材９０の先端部分の形状に依存する。第１押さえ痕４１９ａは、第１溝４１５ａと第１端縁４１２ｂとの間に配置されている。つまり、第１押さえ痕４１９ａは、第１溝４１５ａに対して接合部５１ａとは反対側に配置されている。第２押さえ痕４１９ｂは、第２溝４１５ｂと第２端縁４１２ｃとの間に配置されている。つまり、第２押さえ痕４１９ｂは、第２溝４１５ｂに対して接合部５１ａとは反対側に配置されている。
各端子部４１１は、一部が樹脂部材６から露出している。各端子部４１１は、樹脂部材６に覆われた部分においてパッド部４１２に繋がる。各端子部４１１は、樹脂部材６から露出した部分において、ｚ方向に屈曲している。各端子部４１１は、図２１に示すように、ｚ方向上方を向く端子主面４１１ａを有する。端子主面４１１ａは、平坦であり、かつ、パッド主面４１２ａと互いに面一である。各端子部４１１は、それぞれ第５溝４１５ｃを備えている。第５溝４１５ｃは、端子主面４１１ａからｚ方向に凹む溝であり、ｘ方向に延びている。第５溝４１５ｃは、樹脂部材６によって覆われており、後述する樹脂側面６３２（図１９および図２０参照）に対して平行である。第５溝４１５ｃは、リード４１において、接合部５１ａが接合可能な領域のｙ方向における外側の境界を明示するために配置されている。
リード４２は、図２０および図２１に示すように、端子部４２１およびパッド部４２２を含んでいる。パッド部４２２は、平面視において、ｘ方向に長い長矩形状である。パッド部４２２は、平面視において、端子部４２１よりもｘ方向の寸法が大きい。パッド部４２２は、樹脂部材６に覆われている。パッド部４２２は、複数の接続部材５のいずれも接続されていない。パッド部４２２は、電子部品１と電気的に絶縁されている。端子部４２１は、一部が樹脂部材６から露出している。端子部４２１は、樹脂部材６に覆われた部分においてパッド部４２２に繋がる。端子部４２１は、樹脂部材６から露出した部分においてｚ方向に屈曲する。
リード４３は、図２０および図２１に示すように、２つの端子部４３１およびパッド部４３２を含んでいる。パッド部４３２は、平面視において、リード４２が位置する方向の角部（図２０および図２１において左下の角部）に切り欠きがあるｘ方向に長い長矩形状である。当該切り欠きは、リード４２と接触しないように設けられている。リード４２と接触しないのであれば、当該切り欠きを設けなくてもよい。パッド部４３２は、後述するワイヤ５２の接合部５２ａが接合されている。
リード４３において、パッド部４３２は、図２１に示すように、ｚ方向上方を向くパッド主面４３２ａを有する。パッド主面４３２ａは、平坦である。パッド主面４３２ａは、第１端縁４３２ｂおよび第２端縁４３２ｃを有する。第１端縁４３２ｂおよび第２端縁４３２ｃは、ｘ方向において互いに反対側に位置する。第１端縁４３２ｂは、図２１における左側の端縁である。第２端縁４３２ｃは、図２１における右側の端縁である。
パッド部４３２は、第１溝４３５ａおよび第２溝４３５ｂを備えている。第１溝４３５ａおよび第２溝４３５ｂは、パッド主面４３２ａからｚ方向に凹む溝であり、ｙ方向に延びている。第１溝４３５ａおよび第２溝４３５ｂは、たとえばハーフエッチングやパンチングによって形成されている。第１溝４３５ａおよび第２溝４３５ｂの深さは、たとえば、リード４３の厚さの半分程度であり、０．１ｍｍ程度である。第１溝４３５ａおよび第２溝４３５ｂの幅は、たとえば０．１ｍｍ程度である。
平面視において、第１溝４３５ａおよび第２溝４３５ｂは、互いに平行であり、第１端縁４３２ｂおよび第２端縁４３２ｃに対して平行である。第１溝４３５ａは第１端縁４３２ｂ寄りに配置され、第２溝４３５ｂは第２端縁４３２ｃ寄りに配置されている。第１端縁４３２ｂと第２端縁４３２ｃとの間隔の寸法Ｗ４３（図２１）は、１．２ｍｍ程度である。第１溝４３５ａと第１端縁４３２ｂとの間隔の寸法Ｗ４３ａは０．４ｍｍ程度であり、第２溝４３５ｂと第２端縁４３２ｃとの間隔の寸法Ｗ４３ｂは０．３ｍｍ程度である。なお、寸法Ｗ４３ａおよび寸法Ｗ４３ｂは、０．２ｍｍ以上１．０ｍｍ以下であることが望ましい。第１溝４３５ａおよび第２溝４３５ｂは、後述するワイヤ５２のボンディング工程において、クランプ部材９０の先端部分で押さえつけるための領域を明示するために配置されている。この領域は、接合部５２ａの接合時にクランプ部材９０の先端部分で押さえつけても、クランプ部材９０が接合の邪魔にならないように設定されている。接合部５２ａは、パッド主面４３２ａの第１溝４３５ａと第２溝４３５ｂとの間に、接合されている。つまり、接合部５２ａは、第１溝４３５ａに対して第１端縁４３２ｂとは反対側に配置され、第２溝４３５ｂに対して第２端縁４３２ｃとは反対側に配置されている。
パッド部４３２には、図２０および図２１に示すように、一対の第１押さえ痕４３９ａおよび第２押さえ痕４３９ｂが形成されている。第１押さえ痕４３９ａおよび第２押さえ痕４３９ｂは、ワイヤ５２のボンディング工程において形成される。第１押さえ痕４３９ａおよび第２押さえ痕４３９ｂは、パッド主面４３２ａからｚ方向に凹む形態を呈する。第１押さえ痕４３９ａおよび第２押さえ痕４３９ｂの平面視形状は、図２０および図２１に示した形状に限定されず、後述のクランプ部材９０の先端部分の形状に依存する。第１押さえ痕４３９ａは、第１溝４３５ａと第１端縁４３２ｂとの間に配置されている。つまり、第１押さえ痕４３９ａは、第１溝４３５ａに対して接合部５２ａとは反対側に配置されている。第２押さえ痕４３９ｂは、第２溝４３５ｂと第２端縁４３２ｃとの間に配置されている。つまり、第２押さえ痕４３９ｂは、第２溝４３５ｂに対して接合部５２ａとは反対側に配置されている。
各端子部４３１は、一部が樹脂部材６から露出している。各端子部４３１は、樹脂部材６に覆われた部分においてパッド部４３２に繋がる。各端子部４３１は、樹脂部材６から露出した部分において、ｚ方向に屈曲している。各端子部４３１は、図２１に示すように、ｚ方向上方を向く端子主面４３１ａを有する。端子主面４３１ａは、平坦であり、かつ、パッド主面４３２ａと互いに面一である。各端子部４３１は、それぞれ第５溝４３５ｃを備えている。第５溝４３５ｃは、端子主面４３１ａからｚ方向に凹む溝であり、ｘ方向に延びている。第５溝４３５ｃは、樹脂部材６によって覆われており、後述する樹脂側面６３２に対して平行である。第５溝４３５ｃは、リード４３において、接合部５２ａが接合可能な領域のｙ方向における外側の境界を明示するために配置されている。
リード４４は、図２０に示すように、３つの端子部４４１およびパッド部４４２を含んでいる。パッド部４４２は、平面視において、ｘ方向に長い長矩形状である。パッド部４４２は、後述するワイヤ５３の接合部５３ａおよびワイヤ５４の接合部５４ａが接合されている。
リード４４において、パッド部４４２は、図２０に示すように、ｚ方向上方を向くパッド主面４４２ａを有する。パッド主面４４２ａは、平坦である。パッド主面４４２ａは、第１端縁４４２ｂおよび第２端縁４４２ｃを有する。第１端縁４４２ｂおよび第２端縁４４２ｃは、ｘ方向において互いに反対側の端部に位置する。第１端縁４４２ｂは、図２０における左側の端縁である。第２端縁４４２ｃは、図２０における右側の端縁である。
パッド部４４２は、第１溝４４５ａおよび第２溝４４５ｂを備えている。第１溝４４５ａおよび第２溝４４５ｂは、パッド主面４４２ａからｚ方向に凹む溝であり、ｙ方向に延びている。第１溝４４５ａおよび第２溝４４５ｂは、たとえばハーフエッチングやパンチングによって形成されている。第１溝４４５ａおよび第２溝４４５ｂの深さは、リード４４の厚さの半分程度であり、０．１ｍｍ程度である。第１溝４４５ａおよび第２溝４４５ｂの幅は、０．１ｍｍ程度である。
平面視において、第１溝４４５ａおよび第２溝４４５ｂは、互いに平行であり、第１端縁４４２ｂおよび第２端縁４４２ｃに対して平行である。第１溝４４５ａは第１端縁４４２ｂ寄りに配置され、第２溝４４５ｂは第２端縁４４２ｃ寄りに配置されている。第１端縁４４２ｂと第２端縁４４２ｃとの間隔の寸法Ｗ４４（図２８）は、１．８ｍｍ程度である。第１溝４４５ａと第１端縁４４２ｂとの間隔の寸法Ｗ４４ａは０．３ｍｍ程度であり、第２溝４４５ｂと第２端縁４４２ｃとの間隔の寸法Ｗ４４ｂは０．３ｍｍ程度である。寸法Ｗ４４ａおよび寸法Ｗ４４ｂは、０．２ｍｍ以上１．０ｍｍ以下であることが望ましい。第１溝４４５ａおよび第２溝４４５ｂは、後述するワイヤ５３，５４のボンディング工程において、クランプ部材９０の先端部分で押さえつけるための領域を明示するために配置されている。この領域は、接合部５３ａおよび接合部５４ａの接合時にクランプ部材９０の先端部分で押さえつけても、クランプ部材９０が接合の邪魔にならないように設定されている。接合部５３ａおよび接合部５４ａは、パッド主面４４２ａの第１溝４４５ａと第２溝４４５ｂとの間に、接合されている。つまり、接合部５３ａおよび接合部５４ａは、第１溝４４５ａに対して第１端縁４４２ｂとは反対側に配置され、第２溝４４５ｂに対して第２端縁４４２ｃとは反対側に配置されている。
パッド部４４２には、図２０に示すように、一対の第１押さえ痕４４９ａおよび第２押さえ痕４４９ｂが形成されている。第１押さえ痕４４９ａおよび第２押さえ痕４４９ｂは、ワイヤ５３，５４のボンディング工程において形成される。第１押さえ痕４４９ａおよび第２押さえ痕４４９ｂは、パッド主面４４２ａからｚ方向に凹む形態を呈する。第１押さえ痕４４９ａおよび第２押さえ痕４４９ｂの平面視形状は、図２０に示した形状に限定されず、後述のクランプ部材９０の先端部分の形状に依存する。第１押さえ痕４４９ａは、第１溝４４５ａと第１端縁４４２ｂとの間に配置されている。つまり、第１押さえ痕４４９ａは、第１溝４４５ａに対して接合部５３ａおよび接合部５４ａとは反対側に配置されている。第２押さえ痕４４９ｂは、第２溝４４５ｂと第２端縁４４２ｃとの間に配置されている。つまり、第２押さえ痕４４９ｂは、第２溝４４５ｂに対して接合部５３ａおよび接合部５４ａとは反対側に配置されている。
各端子部４４１は、一部が樹脂部材６から露出している。各端子部４４１は、樹脂部材６に覆われた部分においてパッド部４４２に繋がる。各端子部４４１は、樹脂部材６から露出した部分においてｚ方向に屈曲している。各端子部４４１は、図２０に示すように、ｚ方向上方を向く端子主面４４１ａを有する。端子主面４４１ａは、平坦であり、かつ、パッド主面４４２ａと互いに面一である。各端子部４４１は、それぞれ第５溝４４５ｃを備えている。第５溝４４５ｃは、端子主面４４１ａからｚ方向に凹む溝であり、ｘ方向に延びている。第５溝４４５ｃは、樹脂部材６によって覆われており、後述する樹脂側面６３２に対して平行である。第５溝４４５ｃは、リード４４において、接合部５３ａおよび接合部５４ａが接合可能な領域のｙ方向における外側の境界を明示するために配置されている。
リード４１の第１溝４１５ａおよび第２溝４１５ｂは、互いに平行である必要はない。同様に、リード４３の第１溝４３５ａおよび第２溝４３５ｂは互いに平行である必要はなく、リード４４の第１溝４４５ａおよび第２溝４４５ｂは互いに平行である必要はない。リード４１の溝４１５ｃ、リード４３の溝４３５ｃ、およびリード４４の溝４４５ｃは、樹脂側面６３２に対して平行であり、互いに平行である。
複数のリード４５は、図２０に示すように、端子部４５１およびパッド部４５２を含んでいる。パッド部４５２は、平面視において、ｙ方向中央部分がくびれた形状を呈する。パッド部４５２は、後述するワイヤ５５が接合されている。パッド部４５２は、Ｎｉめっきの上に、たとえばＡｇめっきが施されている。理解の便宜上、図２０において、Ａｇめっきが施された領域をドット柄で示している。
端子部４５１は、一部が樹脂部材６から露出している。端子部４５１は、樹脂部材６に覆われた部分においてパッド部４５２に繋がる。端子部４５１は、樹脂部材６から露出した部分においてｚ方向に屈曲している。
ダイパッド４６は、電子部品１が搭載される。図に示す例では、ダイパッド４６は、電子部品１に導通していないが、電子部品１に導通する構成であってもよい。ダイパッド４６は、図２０および図２４に示すように、パッド部４６１および複数の延出部４６２を含んでいる。
パッド部４６１は、図２０に示すように、ｚ方向上方を向くダイパッド主面４６１ａを有する。ダイパッド主面４６１ａは、平坦である。ダイパッド主面４６１ａは、第１端縁４６１ｂおよび第２端縁４６１ｃを有する。第１端縁４６１ｂおよび第２端縁４６１ｃは、ｘ方向において互いに反対側の端部に位置する。第１端縁４６１ｂは、図２０における左側の端縁である。第２端縁４６１ｃは、図２０における右側の端縁である。
パッド部４６１は、第３溝４６５ａおよび第４溝４６５ｂを備えている。第３溝４６５ａおよび第４溝４６５ｂは、ダイパッド主面４６１ａからｚ方向に凹む溝であり、ｙ方向に延びている。第３溝４６５ａおよび第４溝４６５ｂは、たとえばハーフエッチングやパンチングによって形成されている。第３溝４６５ａおよび第４溝４６５ｂの深さは、ダイパッド４６の厚さの半分程度であり、０．１ｍｍ程度である。第３溝４６５ａおよび第４溝４６５ｂの幅は、０．１ｍｍ程度である。
平面視において、第３溝４６５ａおよび第４溝４６５ｂは、互いに平行であり、第１端縁４６１ｂおよび第２端縁４６１ｃに対して平行である。第３溝４６５ａは第１端縁４６１ｂ寄りに配置され、第４溝４６５ｂは第２端縁４６１ｃ寄りに配置されている。第１端縁４６１ｂと第２端縁４６１ｃとの間隔の寸法Ｗ４６（図２８）は、４．２ｍｍ程度である。第３溝４６５ａと第１端縁４６１ｂとの間隔の寸法Ｗ４６ａは０．３ｍｍ程度であり、第４溝４６５ｂと第２端縁４６１ｃとの間隔の寸法Ｗ４６ｂは０．５ｍｍ程度である。寸法Ｗ４６ａおよび寸法Ｗ４６ｂは、０．２ｍｍ以上１．０ｍｍ以下であることが望ましい。第３溝４６５ａおよび第４溝４６５ｂは、後述するワイヤ５１〜５５のボンディング工程において、クランプ部材９５の先端部分で押さえつけるための領域を明示するために配置されている。電子部品１は、ダイパッド主面４６１ａの第３溝４６５ａと第４溝４６５ｂとの間に搭載されている。つまり、電子部品１は、第３溝４６５ａに対して第１端縁４６１ｂとは反対側に搭載され、第４溝４６５ｂに対して第２端縁４６１ｃとは反対側に配置されている。
パッド部４６１には、図２０に示すように、一対の第３押さえ痕４６９ａおよび第４押さえ痕４６９ｂが形成されている。第３押さえ痕４６９ａおよび第４押さえ痕４６９ｂは、ワイヤ５１〜５５のボンディング工程において形成される。第３押さえ痕４６９ａおよび第４押さえ痕４６９ｂは、ダイパッド主面４６１ａからｚ方向に凹む形態を呈する。第３押さえ痕４６９ａおよび第４押さえ痕４６９ｂの平面視形状は、図２０に示した形状に限定されず、後述のクランプ部材９５の先端部分の形状に依存する。第３押さえ痕４６９ａは、第３溝４６５ａと第１端縁４６１ｂとの間に配置されている。つまり、第３押さえ痕４６９ａは、第３溝４６５ａに対して電子部品１とは反対側に配置されている。第４押さえ痕４６９ｂは、第４溝４６５ｂと第２端縁４６１ｃとの間に配置されている。つまり、第４押さえ痕４６９ｂは、第４溝４６５ｂに対して電子部品１とは反対側に配置されている。
複数の延出部４６２はそれぞれ、パッド部４６１から延び出ている。各延出部４６２は、端面４６２ａが、樹脂部材６から露出している。図に示す例では、パッド部４６１のｚ方向下方を向く裏面が、樹脂部材６に覆われているが、当該裏面が樹脂部材６から露出していてもよい。
リードフレーム４において、図２０に示すように、リード４１、リード４２、リード４３および一部のリード４５は、平面視において、ダイパッド４６のｙ方向の一方側に配置されている。これらの各端子部４１１，４２１，４３１，４５１は、ｘ方向に見て重なる。リード４４およびその他のリード４５は、平面視においてダイパッド４６のｙ方向の他方側に配置されている。これらの各端子部４４１，４５１は、ｘ方向に見て重なる。図２０および図２１に示すように、リード４１の端子部４１１、リード４２の端子部４２１およびリード４３の端子部４３１は、平面視において、ｘ方向に並んでいる。リード４２の端子部４２１は、平面視において、図２０および図２１に示すように、リード４１の端子部４１１とリード４３の端子部４３１とに挟まれている。
各リード４１，４３，４４，４５とダイパッド４６とのｙ方向における各離間距離は実質的に同じであり、たとえば０．１５ｍｍ程度である。リード４２とダイパッド４６とのｙ方向における離間距離は、各リード４１，４３，４４，４５とダイパッド４６とのｙ方向における各離間距離よりも大きい。各リード４１〜４５の各端子部４１１，４２１，４３１，４４１，４５１のｘ方向の寸法は、たとえば０．２５ｍｍ程度である。ｘ方向に隣り合う２つの端子部４１１，４２１，４３１，４４１，４５１の離間距離は、それぞれ０．２５ｍｍ程度である。
複数の接続部材５はそれぞれ、離間した２つの部材を導通させる。各接続部材５は、電子部品１（第１半導体素子２Ａ，２Ｂあるいは第２半導体素子３のいずれか）とリードフレーム４とを導通する。図に示す例では、各接続部材５は、断面が円形であるワイヤである。複数の接続部材５は、図２０に示すように、２つのワイヤ５１、２つのワイヤ５２、ワイヤ５３、ワイヤ５４、および、複数のワイヤ５５を含んでいる。
２つのワイヤ５１はそれぞれ、第１半導体素子２Ａの各電極パッド２５１Ａとリード４１のパッド部４１２とを導通させる。各ワイヤ５１は、図２０に示すように、第１端が各電極パッド２５１Ａに接合され、第２端がパッド部４１２に接合されている。各ワイヤ５１の第２端(図２１に示す接合部５１ａ)は、パッド主面４１２ａの第１溝４１５ａと第２溝４１５ｂとの間に接合され、第１押さえ痕４１９ａと第２押さえ痕４１９ｂとを結ぶ線分に交差している。
２つのワイヤ５２はそれぞれ、第１半導体素子２Ｂの各電極パッド２５２Ｂとリード４３のパッド部４３２とを導通させる。各ワイヤ５２は、図２０に示すように、第１端が各電極パッド２５２Ｂに接合され、第２端がパッド部４３２に接合されている。各ワイヤ５２の第２端(図２１に示す接合部５２ａ)は、パッド主面４３２ａの第１溝４３５ａと第２溝４３５ｂとの間に接合され、第１押さえ痕４３９ａと第２押さえ痕４３９ｂとを結ぶ線分に交差している。
ワイヤ５３は、第１半導体素子２Ａの電極パッド２５２Ａとリード４４のパッド部４４２とを導通させる。ワイヤ５３は、図２０に示すように、第１端が電極パッド２５２Ａに接合され、第２端がパッド部４４２に接合されている。ワイヤ５３の第２端（接合部５３ａ）は、パッド主面４４２ａの第１溝４４５ａと第２溝４４５ｂとの間に接合され、第１押さえ痕４４９ａと第２押さえ痕４４９ｂとを結ぶ線分に交差している。
ワイヤ５４は、第１半導体素子２Ｂの電極パッド２５１Ｂとリード４４のパッド部４４２とを導通させる。ワイヤ５４は、図２０に示すように、第１端が電極パッド２５１Ｂに接合され、第２端がパッド部４４２に接合されている。ワイヤ５４の第２端（接合部５４ａ）は、パッド主面４４２ａの第１溝４４５ａと第２溝４４５ｂとの間に接合され、第１押さえ痕４４９ａと第２押さえ痕４４９ｂとを結ぶ線分に交差している。
複数のワイヤ５５はそれぞれ、第２半導体素子３の各電極パッド３１と各リード４５のパッド部４５２を導通させる。各ワイヤ５５は、図２０に示すように、一端が各電極パッド３１に接合され、他端が各リード４５のパッド部４５２に接合されている。
複数のワイヤ５１〜５４の各構成材料は、たとえばＡｌ（アルミニウム）である。複数のワイヤ５１〜５４の太さ（直径）は、同じであり、たとえば１２５〜２００μｍ程度である。複数のワイヤ５５の各構成材料は、たとえばＡｕ（金）である。なお、各ワイヤ５５の構成材料は、Ｃｕであってもよいし、Ａｌであってもよい。複数のワイヤ５５の太さ（直径）は、各ワイヤ５１〜５４の太さ（直径）よりも小さい。各ワイヤ５５の太さ（直径）は、たとえば１０〜５０μｍ程度である。第１半導体素子２Ａ，２Ｂがともに、たとえばＭＯＳＦＥＴである場合、各ワイヤ５１〜５４は、第１半導体素子２Ａ，２Ｂのドレイン端子（電極パッド２５１Ａ，２５１Ｂ）あるいはソース端子（電極パッド２５２Ａ，２５２Ｂ）のいずれかに接合されている。これらのドレイン端子およびソース端子には、比較的大きな電流が流れる。したがって、各ワイヤ５１〜５４は、各ワイヤ５５と比較して、Ａｌからなる太線ワイヤを用いている。
上述のワイヤ５１〜５４に代えて、接続部材として、ボンディングリボンを用いてもよい。
樹脂部材６は、図１９、図２０、図２３〜図２５に示すように、電子部品１、リードフレーム４の一部、複数の接続部材５を覆っている。樹脂部材６は、絶縁性の樹脂材料からなる。樹脂部材６の構成材料は、たとえば黒色のエポキシ樹脂である。樹脂部材６は、たとえば平面視矩形状である。樹脂部材６は、樹脂主面６１、樹脂裏面６２および複数の樹脂側面６３を有している。
樹脂主面６１および樹脂裏面６２は、ｚ方向において互いに離間している。複数の樹脂側面６３は、樹脂主面６１および樹脂裏面６２の双方に繋がり、かつ、ｚ方向においてこれらの間にある。樹脂側面６３は、ｘ方向において離間した一対の樹脂側面６３１、および、ｙ方向において離間した一対の樹脂側面６３２を含む。各リード４１〜４５は、一対の樹脂側面６３２のいずれかから突き出ている。
図２７は、電子装置Ｂ１をＤＣ／ＤＣコンバータとして構成したときの回路図である。
図２７において、ｓｗ１，ｓｗ２は、スイッチング素子を示している。Ｄｒは、スイッチング素子ｓｗ１，ｓｗ２のスイッチング動作および各種保護機能動作などを制御する制御回路を示している。Ｒ１〜Ｒ３は抵抗器を、Ｖｒｅｆは内部基準電圧回路を、ｓｓはソフトスタート回路を、ｐｇｄは、パワーグッド回路を、ａｍｐはＶｒｅｆ出力電圧およびＦＢ端子電圧を入力とする誤差増幅器を、それぞれ示している。たとえば、スイッチング素子ｓｗ１，ｓｗ２は、いずれか一方が第１半導体素子２Ａに対応し、他方が第１半 導体素子２Ｂに対応する。内部基準電圧回路Ｖｒｅｆ、ソフトスタート回路ｓｓ、パワーグッド回路ｐｇｄ、誤差増幅器ａｍｐおよび制御回路Ｄｒを含むものが、第２半導体素子３に対応する。
端子ＰＶＩＮは、ＤＣ／ＤＣコンバータの電源入力端子である。端子ＰＶＩＮは、たとえば、直流電源（図示略）の高電位側の端子に接続される。端子ＰＶＩＮは、電子装置Ｂ１のリード４１に対応する。端子ＰＧＮＤは、ＤＣ／ＤＣコンバータのグラウンド端子である。端子ＰＧＮＤは、たとえば、上記直流電源の低電位側の端子に接続される。端子ＰＧＮＤは、電子装置Ｂ１のリード４３に対応する。端子ＳＷは、ＤＣ／ＤＣコンバータの出力端子である。端子ＳＷは、電子装置Ｂ１のリード４４に対応する。
端子ＡＶＩＮは、アナログ部電源入力端子である。端子ＡＧＮＤは、アナログ部グラウンド端子である。端子ＥＮは、デバイスの制御用端子である。端子ＦＢは、出力電圧フィードバック端子である。端子ＳＳは、ソフトスタート時間設定用端子である。端子ＣＯＭＰは、ＥＲＲＡＭＰ出力用端子である。端子ＰＧＤは、パワーグッド端子である。端子ＣＴＬは、各種機能コントロール端子である。端子ＣＴＬの代わりに、端子ＭＯＤＥが用いられていてもよい。端子ＭＯＤＥは、各種モード切替用端子である。端子ＡＶＩＮ、端子ＡＧＮＤ、端子ＥＮ、端子ＦＢ、端子ＳＳ、端子ＣＯＭＰ、端子ＰＧＤ、端子ＣＴＬ（あるいは端子ＭＯＤＥ）は、複数のリード４５のいずれかに１つずつ対応する。
次に、電子装置Ｂ１の製造方法について、図２８〜図３３を参照して説明する。
まず、図２８に示すように、リードフレーム４を準備する（準備工程）。リードフレーム４は、たとえば、銅板に打ち抜き加工、エッチング加工、および、折り曲げ加工などを施すことにより形成されうる。この時点でのリードフレーム４は、図２８に示すように、各リード４１〜４５、ダイパッド４６およびタイバー４９を含んでおり、各リード４１〜４５およびダイパッド４６は、タイバー４９によって繋がっている。リード４１のパッド部４１２には第１溝４１５ａ、第２溝４１５ｂおよび第５溝４１５ｃが形成され、リード４３のパッド部４３２には第１溝４３５ａ、第２溝４３５ｂおよび第５溝４３５ｃが形成され、リード４４のパッド部４４２には第１溝４４５ａ、第２溝４４５ｂおよび第５溝４４５ｃが形成され、ダイパッド４６のパッド部４６１には第３溝４６５ａおよび第４溝４６５ｂが形成されている。第１溝４１５ａ，４３５ａ，４４５ａ、第２溝４１５ｂ，４３５ｂ，４４５ｂ、第３溝４６５ａ、第４溝４６５ｂ、および第５溝４１５ｃ，４３５ｃ，４４５ｃは、たとえばハーフエッチングやパンチングによって形成する。
次いで、図２９に示すように、リードフレーム４に電子部品１を搭載する（マウント工程またはダイボンディング工程）。具体的には、ダイパッド４６のパッド部４６１に、接合材を介して、電子部品１を固着させる。このとき、電子部品１は、ダイパッド主面４６１ａの第３溝４６５ａと第４溝４６５ｂとの間に配置される。たとえば、接合材がはんだの場合、リードフレーム４にはんだペーストを塗布し、塗布したはんだペーストの上に電子部品１を載置する。このとき、各電極パッド２５１Ａ，２５２Ａ，２５１Ｂ，２５２Ｂ，３１がｚ方向上方を向く姿勢で、電子部品１を載置する。続いて、リフロー処理を行い、はんだペーストを溶融させた後に固化させる。これにより、電子部品１がダイパッド４６のパッド部４６１に接合される。接合材は、はんだの代わりに、Ａｇペーストや焼結金属などを用いてもよい。接合材は、導電性に限らず、絶縁性であってもよい。
次いで、複数の接続部材５（ワイヤ５１〜５５）のワイヤボンディングを行う（ボンディング工程）。各ワイヤ５１〜５４は、たとえば、Ａｌのボンディングワイヤである。各ワイヤ５１〜５４は、ウェッジボンディングによって接合される。各ワイヤ５５は、たとえば、Ａｕのボンディングワイヤである。各ワイヤ５５は、ボールボンディングによって接合される。各ワイヤ５１〜５５のボンディングは、周知のボンディング装置を用いればよい。ボンディング装置は、キャピラリまたはウェッジツール（ウェッジボンディング用のツール）およびカッタを備えている。
ボンディング工程では、複数のワイヤ５１〜５５のボンディングに先立ち、リードフレーム４を冶具（図示略）にセットする。一例として、冶具は、リードフレーム４の形状に合せて形成されており、電子部品１が搭載された側と反対側からリードフレーム４を支持する。当該治具には複数のクランプ部材９０および複数のクランプ部材９５が取り付けられている（図３０参照）。各クランプ部材９０は、たとえば、全体が細長い棒状であり、先細り状の先端を有する。図３０および図３１に示すように、この先端が、リード４１のパッド部４１２、リード４３のパッド部４３２、およびリード４４のパッド部４４２に当接し、それぞれのパッド部を押さえ付ける。これにより、パッド部４１２，４３２，４４２が固定される。一方、各クランプ部材９５は、全体的にクランプ部材９０よりも幅広の板状であり、平面視において（図３０参照）相対的に幅が小さい構成とされた先端（先端縁）を有している。この先端が、ダイパッド４６のパッド部４６１に当接し、当該パッド部を押さえ付ける。これにより、パッド部４６１が固定される。さらに他のクランプ部材を用いて、リードフレーム４のその他の部分（たとえばタイバー４９など）を押さえ付けてもよい。図示の例では、各クランプ部材９０，９５の先端は、根元側の部分（先端につながる部分）に対してまっすぐに延びているが、本開示はこれに限定されない。たとえば、各クランプ部材９０，９５の先端が、根元側の部分に対して、所定の角度α（たとえば１８０°＞α≧９０°）をなすように取り付けられていてもよい。すなわち、各クランプ部材９０，９５の先端および根元側の部分は、全体として屈曲していてもよい。
図３０および図３１に示す例では、リード４１のパッド部４１２の固定のため、パッド主面４１２ａにおける第１溝４１５ａと第１端縁４１２ｂとの間と、第２溝４１５ｂと第２端縁４１２ｃとの間とを、それぞれクランプ部材９０によって押さえ付ける。このとき、クランプ部材９０で押さえ付けた部分には、このクランプ部材９０の押圧力によって、図３２に示すように、第１押さえ痕４１９ａおよび第２押さえ痕４１９ｂが形成される。同様に、リード４３のパッド部４３２の固定のため、パッド主面４３２ａにおける第１溝４３５ａと第１端縁４３２ｂとの間と、第２溝４３５ｂと第２端縁４３２ｃとの間とを、それぞれクランプ部材９０によって押さえ付ける。このとき、クランプ部材９０で押さえ付けた部分には、このクランプ部材９０の押圧力によって、図３２に示すように、第１押さえ痕４３９ａおよび第２押さえ痕４３９ｂが形成される。さらに、リード４４のパッド部４４２の固定のため、パッド主面４４２ａにおける第１溝４４５ａと第１端縁４４２ｂとの間と、第２溝４４５ｂと第２端縁４４２ｃとの間とを、それぞれクランプ部材９０によって押さえ付ける。このとき、クランプ部材９０で押さえ付けた部分には、このクランプ部材９０の押圧力によって、図３２に示すように、第１押さえ痕４４９ａおよび第２押さえ痕４４９ｂが形成される。さらに、ダイパッド４６のパッド部４６１の固定のため、ダイパッド主面４６１ａにおける第３溝４６５ａと第１端縁４６１ｂとの間と、第４溝４６５ｂと第２端縁４６１ｃとの間とを、それぞれクランプ部材９５によって押さえ付ける。このとき、クランプ部材９５で押さえ付けた部分には、このクランプ部材９５の押圧力によって、図３２に示すように、第３押さえ痕４６９ａおよび第４押さえ痕４６９ｂが形成される。
各クランプ部材９０，９５は、ボンディング工程を実行する前に、先端部分の配置および方向をあらかじめ調整されて、治具に固定されている。この調整の際、各クランプ部材９０，９５は、それぞれ、冶具にセットされたリードフレーム４の第１溝４１５ａ，４３５ａ，４４５ａ、第２溝４１５ｂ，４３５ｂ，４４５ｂ、第３溝４６５ａ、第４溝４６５ｂ、および第５溝４１５ｃ，４３５ｃ，４４５ｃを目印にして、先端の位置が調整される。各クランプ部材９０，９５の先端の位置は、作業者が各溝を目印にして手作業で調整してもよいし、各クランプ部材９０，９５をそれぞれ移動させるアクチュエータの操作により調整してもよい。あるいは、リードフレーム４を上方から撮像した画像に基づき、各溝と各クランプ部材９０，９５の先端との位置関係から、上記アクチュエータにより自動的に調整するようにしてもよい。この調整の目印とするための各溝は、リードフレームの外縁に対して平行でもよく、非平行であってもよい。
クランプ部材９０，９５によって、リードフレーム４の各部を固定した状態で、各ワイヤ５１〜５５のボンディングを以下に示す手順で行う。
ワイヤ５１のボンディングにおいては、まず、Ａｌからなるワイヤが添えられたウェッジツールの先端を、電子部品１の電極パッド２５１Ａに当接させる。そして、ウェッジツールからワイヤに圧力と超音波振動を付与することにより、ワイヤを電極パッド２５１Ａに接合する。続いて、ワイヤを引き出しながら、ウェッジツールの先端を電極パッド２５１Ａからリード４１のパッド部４１２に移動させる。そして、ウェッジツールからワイヤに圧力と超音波振動を付与することにより、ワイヤをパッド部４１２に接合する。このとき、ワイヤは、パッド主面４１２ａの第１溝４１５ａと第２溝４１５ｂとの間で、第５溝４１５ｃよりも手前側（ｙ方向において電極パッド２５１Ａに近い側。電極パッドとの位置関係において以下同じ。）に接合される。ウェッジツールの先端によって押圧されたワイヤ５１の一部分が変形して、パッド部４１２に接合された接合部５１ａが形成される。接合部５１ａは、クランプ部材９０で押さえたパッド部４１２の二箇所（図３２の第１押さえ痕４１９ａ、第２押さえ痕４１９ｂ）を結ぶ線分に交差する。この接合の後に、カッタによってワイヤを切断する。これにより、図３２に示すように、電極パッド２５１Ａとパッド部４１２とを接続するワイヤ５１が形成される。
ワイヤ５１と同様に、Ａｌからなるワイヤ５２〜５４のボンディングも、ワイヤ５１のボンディングと同様に行われる。ワイヤ５２は、図３２に示すように、一端が電極パッド２５２Ｂに接合され、他端（接合部５２ａ）がリード４３のパッド部４３２に接合される。接合部５２ａは、パッド主面４３２ａにおける第１溝４３５ａと第２溝４３５ｂとの間で、第５溝４３５ｃよりも手前側に接合される。接合部５２ａは、クランプ部材９０で押さえたパッド部４３２の二箇所（図３２の第１押さえ痕４３９ａ、第２押さえ痕４３９ｂ）を結ぶ線分に交差する。ワイヤ５３は、図３２に示すように、一端が電極パッド２５２Ａに接合され、他端（接合部５３ａ）がリード４４のパッド部４４２に接合されて形成される。接合部５３ａは、パッド主面４４２ａにおける第１溝４４５ａと第２溝４４５ｂとの間で、第５溝４４５ｃよりも手前側に接合される。接合部５３ａは、クランプ部材９０で押さえたパッド部４４２の二箇所（図３２の第１押さえ痕４４９ａ、第２押さえ痕４４９ｂ）を結ぶ線分に交差する。ワイヤ５４は、図３２に示すように、一端が電極パッド２５１Ｂに接合され、他端（接合部５４ａ）がリード４４のパッド部４４２に接合されて形成される。接合部５４ａは、パッド主面４４２ａにおける第１溝４４５ａと第２溝４４５ｂとの間で、第５溝４４５ｃよりも手前側に接合される。接合部５４ａは、クランプ部材９０で押さえたパッド部４４２の二箇所（図３２の第１押さえ痕４３９ａ、第２押さえ痕４３９ｂ）を結ぶ線分に交差する。
その後、複数のワイヤ５５をそれぞれ、各電極パッド３１と各リード４５のパッド部４５２とに、ボールボンディングによって接合する。以上のボンディング工程により、図３２に示すように、複数のワイヤ５１〜５５によって、電子部品１とリードフレーム４とが接続される。
次いで、図３３（二点鎖線参照）に示すように、樹脂部材６を形成する。樹脂部材６の形成は、たとえばトランスファモールドによる。樹脂部材６の構成材料は、たとえばエポキシ樹脂である。
次いで、リードフレーム４を切断して、電子部品１ごとに個片化する。リードフレーム４の切断は、たとえば、打ち抜き金型（カット金型）を使用するＦｏｒｍｉｎｇ Ｌｅａｄ加工、ブレードダイシング加工などによって行われる。
以上の工程を経ることで、図１９〜図２６に示す電子装置Ｂ１が得られる。なお、先述の製造方法は、一例であり、本開示はこれに限定されない。
電子装置Ｂ１の作用効果および電子装置Ｂ１の製造方法の作用効果は、次の通りである。
電子装置Ｂ１の構成によれば、各ワイヤ５１をリード４１のパッド部４１２に接合する際、パッド部４１２がクランプ部材９０によって押さえ付けられる。したがって、接合時に加えられる圧力および振動によって、パッド部４１２が揺れたり変形したりすることを抑制することができる。これにより、各ワイヤ５１をパッド部４１２に適切に接合することができる。同様に、各ワイヤ５２をリード４３のパッド部４３２に接合する際、パッド部４３２がクランプ部材９０によって押さえ付けられるので、接合時に加えられる圧力および振動によって、パッド部４３２が揺れたり変形したりすることを抑制することができ、各ワイヤ５２をパッド部４３２に適切に接合することができる。また、ワイヤ５３およびワイヤ５４をリード４４のパッド部４４２に接合する際、パッド部４４２がクランプ部材９０によって押さえ付けられるので、接合時に加えられる圧力および振動によって、パッド部４４２が揺れたり変形したりすることを抑制することができ、ワイヤ５３およびワイヤ５４をパッド部４４２に適切に接合することができる。
電子装置Ｂ１の構成によれば、パッド部４１２は、クランプ部材９０で押さえつけるための領域を明示するための第１溝４１５ａおよび第２溝４１５ｂを備えている。同様に、パッド部４３２は、クランプ部材９０で押さえつけるための領域を明示するための第１溝４３５ａおよび第２溝４３５ｂを備えている。また、パッド部４４２は、クランプ部材９０で押さえつけるための領域を明示するための第１溝４４５ａおよび第２溝４４５ｂを備えている。したがって、ボンディング工程を実行する前の各クランプ部材９０の先端の位置の調整において、第１溝４１５ａ，４３５ａ，４４５ａおよび第２溝４１５ｂ，４３５ｂ，４４５ｂを目印にして、各ワイヤ５１〜５４の接合の邪魔にならない位置に、各クランプ部材９０の先端を配置できる。また、電子装置Ｂ１の製造時においても、各クランプ部材９０の先端の位置が適切な位置になっているかを確認することができる。もし、クランプ部材９０の先端がいずれかの溝をこえた位置にあった場合は、ボンディング工程のラインを一旦停止して、当該クランプ部材９０の先端を適切な位置に調整した後に再開すればよい。たとえば、パッド部４１２が第１溝４１５ａおよび第２溝４１５ｂを備えていない場合、クランプ部材９０の先端部分を配置可能な領域も明確でない。したがって、クランプ部材９０と、ワイヤ５１またはワイヤ５１を接合するウェッジツールとが接触する可能性がある。電子装置Ｂ１は、ワイヤ５１の接合時にクランプ部材９０とワイヤ５１またはウェッジツールとの接触を防止できるので、ワイヤ５１をパッド部４１２に適切に接合することができる。
電子装置Ｂ１の構成によれば、リード４１は、接合部５１ａが接合可能な領域のｙ方向における外側の境界を明示するための第５溝４１５ｃを備えている。したがって、ボンディング工程において、第５溝４１５ｃ、第１溝４１５ａおよび第２溝４１５ｂによって囲まれた適切な領域に、接合部５１ａを接合することができる。同様に、リード４３は、接合部５２ａが接合可能な領域のｙ方向における外側の境界を明示するための第５溝４３５ ｃを備えている。したがって、ボンディング工程において、第５溝４３５ｃ、第１溝４３５ａおよび第２溝４３５ｂによって囲まれた適切な領域に、接合部５２ａを接合することができる。また、リード４４は、接合部５３ａおよび接合部５４ａが接合可能な領域のｙ方向における外側の境界を明示するための第５溝４４５ｃを備えている。したがって、ボンディング工程において、第５溝４４５ｃ、第１溝４４５ａおよび第２溝４４５ｂによって囲まれた適切な領域に、接合部５３ａおよび接合部５４ａを接合することができる。
電子装置Ｂ１の構成によれば、リード４１のパッド部４１２には、各ワイヤ５１のボンディングの際にクランプ部材９０を押し付けた傷である第１押さえ痕４１９ａおよび第２押さえ痕４１９ｂが形成されている。各ワイヤ５１の接合部５１ａは、第１押さえ痕４１９ａと第２押さえ痕４１９ｂとを結ぶ線分に交差していることが好ましい。この構成によると、各ワイヤ５１をパッド部４１２に接合する際に加えられる圧力および振動によって、パッド部４１２が揺れたり変形したりすることを好適に防止することができる。同様に、リード４３のパッド部４３２には、各ワイヤ５２のボンディングの際にクランプ部材９０を押し付けた傷である第１押さえ痕４３９ａおよび第２押さえ痕４３９ｂが形成され、接合部５２ａは、第１押さえ痕４３９ａと第２押さえ痕４３９ｂとを結ぶ線分に交差していることが好ましい。この構成によると、各ワイヤ５２をパッド部４３２に接合する際に加えられる圧力および振動によって、パッド部４３２が揺れたり変形したりすることを好適に防止することができる。また、リード４４のパッド部４４２には、ワイヤ５３およびワイヤ５４のボンディングの際にクランプ部材９０を押し付けた傷である第１押さえ痕４４９ａおよび第２押さえ痕４４９ｂが形成され、接合部５３ａおよび接合部５４ａは、第１押さえ痕４４９ａと第２押さえ痕４４９ｂとを結ぶ線分に交差していることが好ましい。この構成によると、ワイヤ５３およびワイヤ５４をパッド部４４２に接合する際に加えられる圧力および振動によって、パッド部４４２が揺れたり変形したりすることを好適に防止することができる。
電子装置Ｂ１の構成によれば、各ワイヤ５１〜５５を電子部品１の各電極パッドに接合する際、電子部品１が搭載されたダイパッド４６のパッド部４６１がクランプ部材９５によって押さえ付けられる。したがって、接合時に加えられる圧力および振動によって、パッド部４６１が揺れたり変形したりすることを抑制することができる。これにより、各ワイヤ５１〜５５を電子部品１の各電極パッドに適切に接合することができる。また、パッド部４６１は、クランプ部材９５で押さえつけるための領域を明示するための第３溝４６５ａおよび第４溝４６５ｂを備えている。したがって、マウント工程において、第３溝４６５ａおよび第４溝４６５ｂを目印にして、電子部品１をダイパッド主面４６１ａの適切な位置に搭載することができる。また、ボンディング工程を実行する前の各クランプ部材９５の先端の位置の調整において、第３溝４６５ａおよび第４溝４６５ｂを目印にして、各クランプ部材９５の先端を配置できる。
電子装置Ｂ１の構成によれば、第１溝４１５ａ，４３５ａ，４４５ａ、第２溝４１５ｂ，４３５ｂ，４４５ｂ、第３溝４６５ａ、第４溝４６５ｂ、および第５溝４１５ｃ，４３５ｃ，４４５ｃと、第１押さえ痕４１９ａ，４３９ａ，４４９ａ、第２押さえ痕４１９ｂ，４３９ｂ，４４９ｂ、第３押さえ痕４６９ａおよび第４押さえ痕４６９ｂとは、いずれも、樹脂部材６によって覆われている。したがって、これらは、外観に現れない。
図に示す例では、第１溝４１５ａおよび第２溝４１５ｂが、互いに平行であり、第１端縁４１２ｂおよび第２端縁４１２ｃに対して平行である場合について説明したが、本開示はこれに限られない。第１溝４１５ａは、第１端縁４１２ｂに対して傾斜していてもよい。また、第２溝４１５ｂは、第２端縁４１２ｃに対して傾斜していてもよい。同様に、第１溝４３５ａは第１端縁４３２ｂに対して傾斜していてもよいし、第２溝４３５ｂは、第２端縁４３２ｃに対して傾斜していてもよい。また、第１溝４４５ａは第１端縁４４ ２ｂに対して傾斜していてもよいし、第２溝４４５ｂは、第２端縁４４２ｃに対して傾斜していてもよい。
図３４に基づき、第２側面の第２実施例にかかる電子装置Ｂ２について説明する。図３４は、電子装置Ｂ２の構成要素の一部を示す平面図であり、図２１に対応している。
電子装置Ｂ２は、第５溝４１５ｃおよび第５溝４３５ｃの配置が、電子装置Ｂ１と異なる。また、図３４には示されていないが、電子装置Ｂ２における第５溝４４５ｃ（図３２参照）の配置が、電子装置Ｂ１と異なる。具体的には、電子装置Ｂ２において、第５溝４１５ｃは、パッド部４１２に配置されている。第５溝４１５ｃは、パッド主面４１２ａからｚ方向に凹む溝であり、ｘ方向に延びている。第５溝４１５ｃは、樹脂部材６によって覆われており、樹脂側面６３２に対して平行である。第５溝４１５ｃは、リード４１において、接合部５１ａが接合可能な領域のｙ方向における外側の境界を明示するために配置されている。同様に、第５溝４３５ｃは、パッド部４３２に配置されている。第５溝４３５ｃは、パッド主面４３２ａからｚ方向に凹む溝であり、ｘ方向に延びている。第５溝４３５ｃは、樹脂部材６によって覆われており、樹脂側面６３２に対して平行である。第５溝４３５ｃは、リード４３において、接合部５２ａが接合可能な領域のｙ方向における外側の境界を明示するために配置されている。同様に、第５溝４４５ｃは、パッド部４４２に配置されており、図２０の３つの第５溝４４５ｃを図の下方に移動させて１つの連続した溝としたものに対応する。この溝は、第１溝４４５ａと第２溝４４５ｂとの間に挟まれて、ｘ方向に長く延びる形態である。第５溝４４５ｃは、樹脂部材６によって覆われており、樹脂側面６３２に対して平行である。第５溝４４５ｃは、リード４４において、接合部５３ａおよび接合部５４ａが接合可能な領域のｙ方向における外側の境界を明示するために配置されている。
図３４に示すように、電子装置Ｂ２のボンディング工程においても、パッド部４１２，４３２等がクランプ部材９０，９５によって押さえ付けられ、またパッド部４１２，４３２等には押さえつける領域を示すための溝が形成されている。また、接合部５１ａ，５２ａ等が接合可能な領域のｙ方向における外側の境界を明示するための第５溝４１５ｃ，４３５ｃ等も形成されている。したがって、第２側面における第１実施例と同様の効果を奏することができる。
図３５に基づき、第２側面の第３実施例にかかる電子装置Ｂ３について説明する。
電子装置Ｂ３は、リード４１のパッド部４１２に第１補助溝４１５ｄが形成され、リード４３のパッド部４３２に第２補助溝４３５ｄが形成されている点で、電子装置Ｂ１と異なる。
第１補助溝４１５ｄは、第１溝４１５ａと同様の溝であり、第１溝４１５ａと第１端縁４１２ｂとの間に配置され、第１溝４１５ａに平行である。第１補助溝４１５ｄは、ｘ方向において第１押さえ痕４１９ａより第１端縁４１２ｂ側に配置されている。つまり、第１押さえ痕４１９ａは、ｘ方向において第１溝４１５ａと第１補助溝４１５ｄとの間に形成されている。第１補助溝４１５ｄは、ワイヤ５１のボンディング工程において、クランプ部材９０の先端部分で押さえつけるための領域を明示するために配置されている。電子装置Ｂ３のワイヤ５１のボンディング工程においては、クランプ部材９０は、第１溝４１５ａと第１補助溝４１５ｄとの間を押さえ付ける。
第２補助溝４３５ｄは、第２溝４３５ｂと同様の溝であり、第２溝４３５ｂと第２端縁４３２ｃとの間に配置され、第２溝４３５ｂに平行である。第２補助溝４３５ｄは、ｘ方向において第２押さえ痕４３９ｂより第２端縁４３２ｃ側に配置されている。つまり、第２押さえ痕４３９ｂは、ｘ方向において第２溝４３５ｂと第２補助溝４３５ｄとの間に形成されている。第２補助溝４３５ｄは、ワイヤ５２のボンディング工程において、クランプ部材９０の先端部分で押さえつけるための領域を明示するために配置されている。電子装置Ｂ３のワイヤ５２のボンディング工程においては、クランプ部材９０は、第２溝４３５ｂと第２補助溝４３５ｄとの間を押さえ付ける。
電子装置Ｂ３の構成においても、ボンディング工程において、パッド部４１２，４３２等がクランプ部材９０，９５によって押さえ付けられ、パッド部４１２，４３２等には押さえつけるための領域を明示するための溝が形成されている。また、接合部５１ａ，５２ａ等が接合可能な領域のｙ方向における外側の境界を明示するための第５溝４１５ｃ，４３５ｃ等も形成されている。したがって、第２側面における第１実施例と同様の効果を奏することができる。さらに、電子装置Ｂ３の構成によれば、ボンディング工程において、パッド部４１２，４３２のうちクランプ部材９０が押さえ付けるための領域をより細かく明示することができる。
３５図に示す例では、パッド主面４１２ａには、第２溝４１５ｂに対する補助溝が設けられておらず、また、パッド主面４３２ａには、第１溝４３５ａに対する補助溝が設けられていない。これとは異なり、上述したような補助溝を各パッド主面４１２ａ、４３２ａに形成してもよい。また、リード４４のパッド部４４２にも、１つまたは複数の溝を形成してもよい。
図３６に基づき、第２側面の第４実施例にかかる電子装置Ｂ４について説明する。同図に示す電子装置Ｂ４は、パッド部４１２、４３２のそれぞれに、矩形フレーム状の溝が形成されている点が、電子装置Ｂ１と異なる。
具体的には、パッド部４１２に形成された矩形フレーム状の溝は、直線状の第１溝４１５ａと、それ以外の第１補助溝４１５ｅとからなる。電子装置Ｂ４の第１溝４１５ａは、電子装置Ｂ１の第１溝４１５ａに比べてｙ方向の寸法が小さい。第１補助溝４１５ｅは、第１溝４１５ａと同様、パッド主面４１２ａからｚ方向に凹む連続した溝であり、平面視において略Ｃ字状である。図３６において、第１補助溝４１５ｅの上端は、第１溝４１５ａの上端に繋がり、第１補助溝４１５ｅの下端は、第１溝４１５ａの下端に繋がっている。第１押さえ痕４１９ａは、第１溝４１５ａと第１補助溝４１５ｅとで囲まれた矩形領域に形成されている。第１溝４１５ａと第１補助溝４１５ｅとが、ワイヤ５１のボンディング工程においてクランプ部材９０の先端部分で押さえつけるための領域を示している。
図３６に示すように、パッド部４３２にも、矩形フレーム状の溝が形成されている。この溝は、直線状の第２溝４３５ｂと、これに繋がる第２補助溝４３５ｅとからなる。第２補助溝４３５ｅは、第２溝４３５ｂと同様、パッド主面４３２ａからｚ方向に凹む連続した溝であり、上端が第２溝４３５ｂの上端に繋がり、下端が第２溝４３５ｂの下端に繋がっている。第２押さえ痕４３９ｂは、第２溝４３５ｂと第２補助溝４３５ｅとで囲まれた矩形領域に形成されている。第２溝４３５ｂと第２補助溝４３５ｅとが、ワイヤ５２のボンディング工程においてクランプ部材９０の先端部分で押さえつけるための領域を明示している。
電子装置Ｂ４の構成においても、ボンディング工程において、パッド部４１２，４３２等がクランプ部材９０，９５によって押さえ付けられ、パッド部４１２，４３２等には押さえつけるための領域を明示するための溝が形成されている。また、接合部５１ａ，５２ａ等が接合可能な領域のｙ方向における外側の境界を明示するための第５溝４１５ｃ，４３５ｃ等も形成されている。したがって、第２側面における第１実施例と同様の効果が奏される。
図３６に示す例において、第２溝４１５ｂに対する補助溝、および、第１溝４３５ａに対する補助溝を形成してもよい。また、リード４４のパッド部４４２にも、１つまたは複数の溝が形成されてもよい。
図３６に示す例では、第１押さえ痕４１９ａ（または第２押さえ痕４３９ｂ）を囲む溝が平面視矩形状であるが、本開示はこれに限定されず、他の多角形状であってもよいし、円形状であってもよい。
図３７および図３８に基づき、第２側面の第５実施例にかかる電子装置Ｂ５について説明する。図３７は、電子装置Ｂ４の構成要素の一部を示す平面図であり、樹脂部材６を透過している。図３８は、電子装置Ｂ５の製造方法にかかる一工程を示す平面図である。
電子装置Ｂ５は、パッド部４１２に形成された溝の形状が、第２側面における第１実施例にかかる電子装置Ｂ１と異なる。
図３７に示すように、電子装置Ｂ５のパッド部４１２には、全体として屈曲状の溝が形成されている。この溝は、直線状の第１溝４１５ａと、直線状の第１補助溝４１５ｆとからなる。第１溝４１５ａは、第１端縁４１２ｂに対して非平行であり、傾斜している。第１溝４１５ａは、当該溝に隣接するワイヤ５１に平行である。第１補助溝４１５ｆは、一端が第１溝４１５ａの一端に繋がっている。第１補助溝４１５ｆは、第１溝４１５ａと同様、パッド主面４１２ａからｚ方向に凹む溝である。第１補助溝４１５ｆは、第１溝４１５ａに交差するように延びている。第１押さえ痕４１９ａは、上記屈曲状の溝（第１溝４１５ａおよび第１補助溝４１５ｅ）と第１端縁４１２ｂとの間に形成されている。図３８に示すように、同様の屈曲状の溝が、パッド部４４２にも形成されている。
上記第１溝４１５ａと上記第１補助溝４１５ｅとは、ワイヤ５１のボンディング工程において配置されるクランプ部材９０の先端部分の向きおよび位置を示している。具体的には、図３８に示すように、ワイヤ５１のボンディング工程において、クランプ部材９０は、先端部分が第１溝４１５ａに沿い、かつ、その頂部が第１補助溝４１５ｆ（あるいはその近傍）に位置するように配置される。
図３７に示すように、ワイヤ５１は、ｙ方向に対して傾斜した状態でパッド主面４１２ａに接合されている。これは、ワイヤ５１をパッド部４１２にボンディングするときに、ウェッジツールが左下方向に移動することを示している。このような場合、かりにクランプ部材９０がｙ方向に平行に配置されていると、ウェッジツールとクランプ部材９０とが接触するおそれがある。このような接触を防止するために、電子装置Ｂ５は、ボンディング工程時に配置されるクランプ部材９０の先端部分の方向および頂部の位置が、第１溝４１５ａおよび第１補助溝４１５ｅによって指定される構成とされている。
電子装置Ｂ５において、パッド部４４２の第１溝４４５ａは、第１端縁４４２ｂに対して傾斜している一方、ワイヤ５３（図３３参照）に平行である。また、パッド部４４２は、第１溝４４５ａに繋がる第１補助溝４４５ｆを備えている。第１補助溝４４５ｆは、第１溝４４５ａと同様、パッド主面４４２ａからｚ方向に凹む溝である。第１補助溝４４５ｆは、第１溝４４５ａに交差する方向に延びている。第１押さえ痕４４９ａ（図３３参照）は、第１溝４４５ａおよび第１補助溝４４５ｆからなる屈曲状の溝と第１端縁４４２ｂとの間に形成されている。第１溝４４５ａと第１補助溝４４５ｆとは、ワイヤ５３のボンディング工程において配置されるクランプ部材９０の先端部分の向きおよび位置を示している。ワイヤ５３のボンディング工程においては、クランプ部材９０の先端部分が第１溝４４５ａに沿い、かつ、頂部が第１補助溝４４５ｆ（あるいはその近傍）に位置するように配置される。
パッド部４１２の第１溝４１５ａおよびパッド部４４２の第１溝４４５ａ以外の溝においても、クランプ部材９０の先端の向きを示す構成としてもよい。
第２側面の上記第１〜第５実施例では、第１半導体素子２Ｂが、第１半導体素子２Ａと第２半導体素子３との間に配置されている場合を示したが、本開示はこれに限定されない。たとえば、第１半導体素子２Ａが、第１半導体素子２Ｂと第２半導体素子３との間に配置されていてもよい。この場合、リード４１が第１半導体素子２Ｂの半導体領域２２２Ｂ（ソース領域）に導通する。よって、リード４１は、図２７に示す回路図における端子ＰＧＮＤに対応する。また、リード４３が第１半導体素子２Ａの半導体領域２２１Ａ（ドレイン領域）に導通する。よって、リード４３は、図２７に示す回路図における端子ＰＶＩＮに対応する。
第２側面の上記第１〜第５実施例では、リード４２がパッド部４２２を含んでいるが、本開示はこれに限定されない。たとえば、リード４２は、端子部４２１のみで構成されていてもよい。この場合、パッド部４１２およびパッド部４３２の切り欠きを小さくする、または、なくすことができる。また、上記第１〜第５実施例では、リード４２が電子部品１に導通していない場合を示したが、電子部品１に導通していてもよい。ただし、リード４２のパッド部４２２は、たとえばパッド部４５２と比べて小さく、ボンディングワイヤを接合する領域が小さい。このため、パッド部４２２と電子部品１との導通には、たとえばワイヤ５５と同様の細線ワイヤを用いるとよい。
第２側面の上記第１〜第５実施例では、電子部品１が、第１半導体素子２Ａ，２Ｂ（たとえばＭＯＳＦＥＴ）および第２半導体素子３（たとえば制御ＩＣ）を含んでいる場合を示したが、本開示はこれに限定されない。たとえば、電子部品１は、第１半導体素子２Ａ，２Ｂのいずれか一方を含まず、第１半導体素子２Ａ，２Ｂの一方と、これを制御する第２半導体素子３とを含んでいてもよい。または、電子部品１は、第２半導体素子３を含まず、２つの第１半導体素子２Ａ，２Ｂを含んでいてもよい。あるいは、電子部品１は、第１半導体素子２Ａ，２Ｂのいずれか一方および第２半導体素子３を含まず、第１半導体素子２Ａ，２Ｂの一方のみを含んでいてもよい。
第２側面の上記第１〜第５実施例では、各電子装置Ｂ１〜Ｂ５が、ＳＯＰ型のパッケージ構造である場合を示したが、本開示はこれに限定されない。たとえば、ＴＯ（Transistor Outline）パッケージ、ＱＦＰ（Quad Flat Package）、ＳＯＮ（Small Outline Non-leaded Package）、ＤＦＮ(Dual Flatpack No-leaded Package)あるいはＱＦＮ（Quad Flat Non-leaded Package）などのパッケージ構造であってもよい。
第２側面に基づく電子装置、リードフレーム、および電子装置の製造方法は、上記した実施例に限定されるものではない。本開示の電子装置およびリードフレームの各部の具体的な構成、および、本開示の電子装置の製造方法の各工程の具体的な処理は、種々に設計変更自在である。
本開示の第２側面に基づく電子装置、リードフレーム、および電子装置の製造方法は、以下の付記に記載された形態を含む。
付記１Ｂ．
少なくとも１つの電極パッドを有する電子部品と、
第１方向を向く表面を有し、当該表面に前記電子部品が搭載されたダイパッドと、
前記ダイパッドから離間したリードと、
前記電極パッドと前記リードとを導通させる接続部材と、
を備えており、
前記接続部材は、前記リードに接合されている接合部を備え、
前記リードは、
前記接合部が接合されたパッド主面と、
前記パッド主面から前記第１方向に凹む第１溝と、
前記パッド主面から前記第１方向に凹み、かつ、前記第１溝に対して前記接合部とは反対側に配置された第１押さえ痕と、
を備えている、電子装置。
付記２Ｂ．
前記パッド主面は、前記第１溝に対して前記接合部とは反対側に位置する第１端縁を備えている、付記１Ｂに記載の電子装置。
付記３Ｂ．
前記第１溝は、前記第１端縁に平行である、付記２Ｂに記載の電子装置。
付記４Ｂ．
前記第１溝と前記第１端縁との間隔は、０．２ｍｍ以上１．０ｍｍ以下である、 付記２Ｂまたは３Ｂに記載の電子装置。
付記５Ｂ．
前記第１溝は、前記接続部材に平行である、付記２Ｂないし４Ｂのいずれか１つに記載の電子装置。
付記６Ｂ．
前記リードは、前記パッド主面から前記第１方向に凹み、かつ、前記第１端縁と前記第１溝との間に形成された第１補助溝を備えている、付記２Ｂないし５Ｂのいずれか１つに記載の電子装置。
付記７Ｂ．
前記第１溝と前記第１補助溝とは平行である、付記６Ｂに記載の電子装置。
付記８Ｂ．
前記第１溝と前記第１補助溝とは交差する、付記６Ｂに記載の電子装置。
付記９Ｂ．
前記リードは、前記パッド主面から前記第１方向に凹む第１補助溝を備えており、前記第１補助溝および前記第１溝は、前記第１押さえ痕を囲む領域を規定している、付記１Ｂないし５Ｂのいずれか１つに記載の電子装置。
付記１０Ｂ．
前記リードは、
前記パッド主面から前記第１方向に凹み、かつ、前記接合部に対して前記第１溝とは反対側に配置された第２溝と、
前記パッド主面から前記第１方向に凹み、かつ、前記第２溝に対して前記接合部とは反対側に配置された第２押さえ痕と、
を備えている、付記１Ｂないし９Ｂのいずれか１つに記載の電子装置。
付記１１Ｂ．
前記接合部は、前記第１押さえ痕と前記第２押さえ痕とを結ぶ線分上に配置されている、付記１０Ｂに記載の電子装置。
付記１２Ｂ．
前記ダイパッドは、
前記電子部品が搭載されたダイパッド主面と、
前記ダイパッド主面から前記第１方向に凹む第３溝と、
前記ダイパッド主面から前記第１方向に凹み、かつ、前記第３溝に対して前記電子部品とは反対側に配置された第３押さえ痕と、
を備えている、付記１Ｂないし１１Ｂのいずれかに記載の電子装置。
付記１３Ｂ．
前記ダイパッドは、
前記ダイパッド主面から前記第１方向に凹み、かつ、前記電子部品に対して前記第３溝とは反対側に配置された第４溝と、
前記ダイパッド主面から前記第１方向に凹み、かつ、前記第４溝に対して前記電子部品とは反対側に配置された第４押さえ痕と、
を備えている、付記１２Ｂに記載の電子装置。
付記１４Ｂ．
前記電子部品を覆う樹脂部材をさらに備えており、
前記リードは、
前記パッド主面を有するパッド部と、
前記パッド部に繋がり、かつ、前記樹脂部材から露出する端子部と、
を備えている、付記１Ｂないし１３Ｂのいずれか１つに記載の電子装置。
付記１５Ｂ．
前記端子部は、
前記第１方向において前記パッド主面と同じ側を向く端子主面と、
前記端子主面から前記第１方向に凹む第５溝と、
を備え、
前記第５溝は、前記樹脂部材によって覆われている、付記１４Ｂに記載の電子装置。
付記１６Ｂ．
前記パッド部は、前記パッド主面から前記第１方向に凹む第５溝を備え、
前記第５溝は、前記樹脂部材によって覆われている、付記１４Ｂに記載の電子装置。
付記１７Ｂ．
前記電子部品は、前記第１方向視において長状の導電層と、前記導電層を覆う絶縁性の保護膜とを含んでおり、
前記少なくとも１つの電極パッドは、前記保護膜に形成された開口から露出する前記導電層の一部によって形成されている、付記１Ｂないし１６Ｂのいずれか１つに記載の電子装置。
付記１８Ｂ．
追加の接続部材をさらに備えており、
前記保護膜には、前記導電層の複数の部分を露出させる複数の開口が形成されており、
前記導電層の前記複数の部分のうちの少なくとも２つが、前記追加の接続部材により互いに電気的に接続されている、付記１７Ｂに記載の電子装置。
付記１９Ｂ．
前記導電層は、前記保護膜から露出する３つの部分を含み、これら３つの部分は、前記追加の接続部材を介して互いに電気的に接続されている、付記１８Ｂに記載の電子装置。
付記２０Ｂ．
前記追加の接続部材は、単一のワイヤである、付記１９Ｂに記載の電子装置。
付記２１Ｂ．
第１方向を向く表面を有し、当該表面に電子部品が搭載されるダイパッドと、
接続部材を介して前記電子部品に接続されるリードと、
を備えており、
前記リードは、
前記接続部材が接合されるパッド主面と、
前記パッド主面から前記第１方向に凹む第１溝と、
前記パッド主面から前記第１方向に凹み、かつ、前記第１溝に対して前記接続部材が接合される接合領域とは反対側に配置された第１押さえ痕と、
を備えている、リードフレーム。
付記２２Ｂ．
ダイパッドおよびリードを含むリードフレームを準備する工程と、
前記ダイパッドの第１方向を向く表面に、電極パッドを有する電子部品を搭載する工程と、
前記電極パッドと前記リードとに接続部材を接合する接合工程と、
を備えており、
前記リードは、前記接続部材が接合されるパッド主面と、前記パッド主面から前記第１方向に凹む第１溝と、を備えており、
前記接合工程は、前記第１溝に対して前記接続部材が接合される接合領域とは反対側の領域を、クランプ部材で押さえた状態で、前記接続部材の接合を行うことを含む、電子装置の製造方法。
付記２３Ｂ．
前記リードは、前記パッド主面から前記第１方向に凹み、かつ、前記接合領域に対して前記第１溝とは反対側に配置された第２溝を備えており、
前記接合工程は、前記第２溝に対して前記接合領域とは反対側の領域をクランプ部材で押さえることを含む、付記２２Ｂに記載の電子装置の製造方法。

Claims (24)

  1. 第１電極パッドを有する電子部品と、
    第１方向を向く表面を有し、当該表面に前記電子部品が搭載されたダイパッドと、
    前記ダイパッドから離間した第１リードと、
    前記ダイパッドおよび前記第１リードから離間した第２リードと、
    前記第１電極パッドと前記第１リードとを導通させる第１接続部材と、
    を備えており、
    前記第１方向に見て、前記第１リードおよび前記第２リードは、前記ダイパッドよりも、前記第１方向に直交する第２方向の一方側に配置され、
    前記第１リードは、第１パッド部および第１延出部を含んでおり、
    前記第１パッド部は、前記第１接続部材が接合されており、
    前記第１延出部は、前記第１方向に見て、前記第１パッド部から、前記ダイパッドと前記第２リードとの間まで延び出ている、電子装置。
  2. 前記第２リードは、前記電子部品から電気的に絶縁されている、請求項１に記載の電子装置。
  3. 前記第１パッド部は、前記第１接続部材が接合された第１パッド主面を有し、
    前記第１延出部は、前記第１パッド主面と同じ方向を向く第１延出面を有し、
    前記第１延出面には、前記第１方向に窪んだ押さえ痕が形成されている、請求項１または２に記載の電子装置。
  4. 前記ダイパッド、前記第１リードおよび前記第２リードから離間する第３リードと、第２接続部材と、をさらに備えており、
    前記電子部品は、第２電極パッドを有し、前記第２接続部材は、前記第２電極パッドと前記第３リードとを導通させる、請求項１ないし３のいずれかに記載の電子装置。
  5. 前記第３リードは、前記第１方向に見て、前記ダイパッドよりも、前記第１リードおよび前記第２リードが配置された側に配置されている、請求項４に記載の電子装置。
  6. 前記第３リードは、第２パッド部および第２延出部を含んでおり、
    前記第２パッド部は、前記第２接続部材が接合されており、
    前記第２延出部は、前記第２パッド部から、前記第１方向に見て前記ダイパッドと前記第２リードとの間まで延び出ている、請求項５に記載の電子装置。
  7. 前記第２パッド部は、前記第２接続部材が接合された第２パッド主面を有し、
    前記第２延出部は、前記第２パッド主面と同じ方向を向く第２延出面を有し、
    前記第２延出面には、前記第１方向に窪んだ押さえ痕が形成されている、請求項６に記載の電子装置。
  8. 前記電子部品を覆う樹脂部材をさらに備えており、
    前記第１リードは、前記第１パッド部に繋がり、かつ、前記樹脂部材から露出する第１端子部を含み、
    前記第３リードは、前記第２パッド部に繋がり、かつ、前記樹脂部材から露出する第２端子部を含んでいる、 請求項６または７に記載の電子装置。
  9. 前記第２リードは、前記樹脂部材から露出する第３端子部を含んでおり、
    前記第３端子部は、前記第１方向および前記第２方向に直交する第３方向において、前記第１端子部と前記第２端子部との間に配置されている、請求項８に記載の電子装置。
  10. 前記第１延出部と前記第２延出部とは、前記第３方向に見て、互いに重なる、請求項９に記載の電子装置。
  11. 前記第２リードは、前記第３方向における中央部を有しており、この中央部は、前記第２方向に見て、前記第１延出部または前記第２延出部のいずれかに重なる、請求項９または１０に記載の電子装置。
  12. 前記第１リードと前記第３リードとは、前記第３方向の寸法が実質的に同じである、請求項９ないし１１のいずれかに記載の電子装置。
  13. 前記第２リードは、前記第３端子部に繋がり且つ前記樹脂部材に覆われた第３パッド部を含んでいる、請求項９ないし１２のいずれかに記載の電子装置。
  14. 前記電子部品は、第１半導体領域および第２半導体領域を有しており、
    前記第１電極パッドは、前記第１半導体領域に導通し、
    前記第２電極パッドは、前記第２半導体領域に導通する、請求項４ないし１３のいずれかに記載の電子装置。
  15. 第４リードおよび第３接続部材をさらに備えており、
    前記第４リードは、前記ダイパッド、前記第１リード、前記第２リードおよび前記第３リードから離間しており、
    前記電子部品は、第３電極パッドを含んでおり、
    前記第３接続部材は、前記第３電極パッドと前記第４リードとを導通させる、請求項１４に記載の電子装置。
  16. 前記電子部品は、第３半導体領域および第４半導体領域をさらに有しており、
    前記第３電極パッドは、前記第３半導体領域および前記第４半導体領域の少なくとも一方に導通する、請求項１５に記載の電子装置。
  17. 前記電子部品は、第１能動領域および第２能動領域を含んでおり、
    前記第１半導体領域および前記第３半導体領域は、前記第１能動領域に形成されており、
    前記第２半導体領域および前記第４半導体領域は、前記第２能動領域に形成されている、請求項１６に記載の電子装置。
  18. 前記第３電極パッドは、前記第３半導体領域に導通する第１部と、前記第４半導体領域に導通する第２部とを含み、
    前記第３接続部材は、前記第１部と前記第４リードとを接続する第１部材と、前記第２部と前記第４リードとを接続する第２部材とを含む、請求項１７に記載の電子装置。
  19. 前記第１能動領域には、第１制御領域が形成されており、
    前記第２能動領域には、第２制御領域が形成されており、
    前記電子部品は、前記第１制御領域および前記第２制御領域に制御信号を出力する制御ＩＣを含んでいる、請求項１７または１８に記載の電子装置。
  20. 第５リードおよび第４接続部をさらに備えており、
    前記第５リードは、前記ダイパッド、前記第１リード、前記第２リード、前記第３リードおよび前記第４リードから離間しており、
    前記電子部品は、第４電極パッドを含んでおり、
    前記第４接続部材は、前記第４電極パッドと前記第５リードとを導通させる、請求項１９に記載の電子装置。
  21. 前記第４接続部材は、前記第１接続部材よりも細い、請求項２０に記載の電子装置。
  22. 前記第４接続部材は、前記第２接続部材よりも細い、請求項２０または２１に記載の電子装置。
  23. 前記電子部品は、第１半導体基板および第２半導体基板を含んでおり、
    前記第１能動領域は、前記第１半導体基板に形成されており、
    前記第２能動領域は、前記第２半導体基板に形成されている、請求項１７ないし２２のいずれかに記載の電子装置。
  24. ダイパッド、第１リードおよび第２リードを含むリードフレームを準備する工程と、
    第１方向を向く前記ダイパッドの表面に、第１電極パッドを含む電子部品を搭載する工程と、
    前記第１電極パッドと前記第１リードとに第１接続部材を接合する接合工程と、を有しており、
    前記第１リードおよび前記第２リードは、前記第１方向に見て、前記ダイパッドよりも、前記第１方向に直交する第２方向の一方側に配置されており、
    前記第１リードは、第１パッド部および第１延出部を含んでおり、
    前記第１延出部は、前記第１方向に見て、前記第１パッド部から、前記ダイパッドと前記第２リードとの間まで延び出ており、
    前記接合工程は、前記第１延出部をクランプ部材で押さえつつ、前記第１接続部材を前記第１パッド部に接合することを含む、電子装置の製造方法。
JP2020048055A 2019-03-25 2020-03-18 電子装置、電子装置の製造方法、およびリードフレーム Pending JP2021044532A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2019056013 2019-03-25
JP2019056013 2019-03-25
JP2019160292 2019-09-03
JP2019160292 2019-09-03

Publications (1)

Publication Number Publication Date
JP2021044532A true JP2021044532A (ja) 2021-03-18

Family

ID=72604738

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020048055A Pending JP2021044532A (ja) 2019-03-25 2020-03-18 電子装置、電子装置の製造方法、およびリードフレーム

Country Status (2)

Country Link
US (2) US11404356B2 (ja)
JP (1) JP2021044532A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024038746A1 (ja) * 2022-08-19 2024-02-22 ローム株式会社 半導体装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7238277B2 (ja) * 2018-06-14 2023-03-14 富士電機株式会社 半導体装置、リードフレーム及び半導体装置の製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2807396B2 (ja) * 1993-05-25 1998-10-08 ローム株式会社 半導体装置
JP3770763B2 (ja) * 1999-12-07 2006-04-26 ローム株式会社 電気機器駆動装置
KR100447869B1 (ko) * 2001-12-27 2004-09-08 삼성전자주식회사 다핀 적층 반도체 칩 패키지 및 이에 사용되는 리드 프레임
JP3812447B2 (ja) * 2002-01-28 2006-08-23 富士電機デバイステクノロジー株式会社 樹脂封止形半導体装置
JP2008294384A (ja) * 2007-04-27 2008-12-04 Renesas Technology Corp 半導体装置
KR100881198B1 (ko) * 2007-06-20 2009-02-05 삼성전자주식회사 반도체 패키지 및 이를 실장한 반도체 패키지 모듈
US8519545B2 (en) * 2010-09-17 2013-08-27 Infineon Technologies Ag Electronic device comprising a chip disposed on a pin
JP2012222185A (ja) 2011-04-11 2012-11-12 Panasonic Corp リードフレーム及びその製造方法、並びに該リードフレームを用いた半導体装置
JP6002461B2 (ja) * 2011-08-26 2016-10-05 ローム株式会社 半導体装置および電子デバイス
US8674487B2 (en) * 2012-03-15 2014-03-18 Advanced Semiconductor Engineering, Inc. Semiconductor packages with lead extensions and related methods
US9620439B2 (en) * 2013-03-09 2017-04-11 Adventive Ipbank Low-profile footed power package
US9576884B2 (en) * 2013-03-09 2017-02-21 Adventive Ipbank Low profile leaded semiconductor package
JP6352009B2 (ja) * 2013-04-16 2018-07-04 ローム株式会社 半導体装置
US9305898B2 (en) * 2014-01-23 2016-04-05 Freescale Semiconductor, Inc. Semiconductor device with combined power and ground ring structure
JP6842274B2 (ja) * 2016-10-13 2021-03-17 ローム株式会社 ワイヤボンディング構造および電子装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024038746A1 (ja) * 2022-08-19 2024-02-22 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
US11404356B2 (en) 2022-08-02
US20220238420A1 (en) 2022-07-28
US20200312750A1 (en) 2020-10-01

Similar Documents

Publication Publication Date Title
JP4173751B2 (ja) 半導体装置
TWI464833B (zh) 經熱增強之薄型半導體封裝件
US8399970B2 (en) Semiconductor device attached to island having protrusion
JP2009059923A (ja) 半導体装置
JP2009147103A (ja) 半導体装置およびその製造方法
US20220238420A1 (en) Electronic device, method for manufacturing electronic device, and lead frame
JP4804497B2 (ja) 半導体装置
US10586755B2 (en) Semiconductor device, and method for manufacturing semiconductor device
JP2023010801A (ja) 半導体装置
US20090174043A1 (en) Flexible contactless wire bonding structure and methodology for semiconductor device
JP5553766B2 (ja) 半導体装置とその製造方法
US6593527B1 (en) Integrated circuit assembly with bar bond attachment
WO2011039795A1 (ja) 半導体装置とその製造方法
US7189599B2 (en) Lead frame, semiconductor device using the same and method of producing the semiconductor device
US9633927B2 (en) Chip arrangement and method for producing a chip arrangement
WO2021215472A1 (ja) 半導体装置
US11316292B2 (en) Semiconductor power module and method for producing a semiconductor power module
JP2009224529A (ja) 半導体装置およびその製造方法
JPH09172033A (ja) 半導体装置およびその製造方法
WO2022130889A1 (ja) 半導体装置
WO2023063025A1 (ja) 半導体装置
JP2006352008A (ja) 半導体装置および回路基板
JP2003133505A (ja) 半導体装置
JP2008218703A (ja) 半導体装置及びその製造方法
JPH11162998A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231205

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20240110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240401