JP2012222185A - リードフレーム及びその製造方法、並びに該リードフレームを用いた半導体装置 - Google Patents

リードフレーム及びその製造方法、並びに該リードフレームを用いた半導体装置 Download PDF

Info

Publication number
JP2012222185A
JP2012222185A JP2011087074A JP2011087074A JP2012222185A JP 2012222185 A JP2012222185 A JP 2012222185A JP 2011087074 A JP2011087074 A JP 2011087074A JP 2011087074 A JP2011087074 A JP 2011087074A JP 2012222185 A JP2012222185 A JP 2012222185A
Authority
JP
Japan
Prior art keywords
lead
plating layer
bonding portion
die pad
sealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011087074A
Other languages
English (en)
Inventor
Takuhiko Son
卓彦 孫
Akira Koga
彰 小賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2011087074A priority Critical patent/JP2012222185A/ja
Publication of JP2012222185A publication Critical patent/JP2012222185A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】半導体チップのサイズを大きくしつつ、半導体装置の小型化を図る。
【解決手段】半導体装置は、切り欠き部３ａを有し且つ表面の上に第１のめっき層２ａが形成されたダイパッド３と、ダイパッド３の切り欠き部３ａから離間して設けられ、表面の上に第１のめっき層２ｂが形成された第１のボンディング部４と、第２のボンディング部５と、第１のボンディング部４から延びる第１のリード７と、半導体チップ９と、第１の接続部材１０と、第１の接続部材１０と異なる材料からなる第２の接続部材１１と、樹脂封止１２とを備えている。第１のボンディング部４は、ダイパッド３の切り欠き部３ａを含む領域よりも外側の領域に配置されている。半導体チップ９は、ダイパッド３の切り欠き部３ａからはみ出すように搭載されている。
【選択図】図２

Description

本発明は、リードフレーム及びその製造方法、並びに該リードフレームを用いた半導体装置に関する。
近年、パワーＩＣ（Integrated Circuit）と呼ばれる半導体装置及びハイブリッドＩＣと呼ばれる半導体装置が注目されるようになってきている。パワーＩＣには、１つの半導体チップが搭載され、半導体チップには、信号の授受のための金（Ａｕ）からなるワイヤー及び大電流を許容するためのアルミニウム（Ａｌ）からなるワイヤーが接続されている。ハイブリッドＩＣには、複数の半導体チップが搭載されており、複数の半導体チップが搭載されることによって、多機能化及び高機能化が図られている。
以下に、パワーＩＣについて、図１２を参照しながら説明する。図１２は、従来の半導体装置の構成を示す図である。図１２の左側の図は、平面図である。図１２の右側の図は、左側の図に示すXII-XII線における断面図である。
図１２に示すように、従来の半導体装置は、表面の上に無光沢銀（Ａｇ）めっき層１０２ａが形成されたダイパッド１０３と、表面の上に無光沢Ａｇめっき層１０２ｂが形成されたボンディング部１０４と、ボンディング部１０５と、リード１０６と、リード１０７と、リード１０８と、半導体チップ１０９と、金からなるＡｕワイヤー１１０と、アルミニウムからなるＡｌワイヤー１１１と、樹脂封止１１２とを備えている。
図示を省略したが、光沢ニッケル（Ｎｉ）めっき層が、一体形成されたダイパッド１０３及びリード１０６の表面、一体形成されたボンディング部１０４及びリード１０７の表面及び一体形成されたボンディング部１０５及びリード１０８の表面に接して形成されている。
Ａｕワイヤー１１０により、半導体チップ１０９の表面に形成された電極（図示省略）と、表面の上に光沢Ｎｉめっき層（図示省略）及び無光沢Ａｇめっき層１０２ｂが順次形成されたボンディング部１０４とが接続されている。Ａｌワイヤー１１１により、半導体チップ１０９の表面に形成された電極（図示省略）と、表面の上に光沢Ｎｉめっき層（図示省略）が形成されたボンディング部１０５とが接続されている。
Ａｕワイヤー１１０の径は、Ａｌワイヤー１１１の径よりも小さい。これにより、表面積が小さいボンディング部１０４に、径が小さいＡｕワイヤー１１０を接続することができる。Ａｌワイヤー１１１の径は、Ａｕワイヤー１１０の径よりも大きい。これにより、Ａｌワイヤー１１１に大電流を流すことができる。
以下に、従来の半導体装置に用いられるリードフレームについて、図１３を参照しながら説明する。図１３は、従来のリードフレームの構成を示す図である。図１３の左側の図は、平面図である。図１３の右側の図は、左側の図に示すXIII-XIII線における断面図である。図１３に示す従来のリードフレームを用いることにより、図１２に示す従来の半導体装置が製造される。
図１３に示すように、従来の半導体装置は、枠体１０１と、表面の上に無光沢Ａｇめっき層１０２ａが形成されたダイパッド１０３と、表面の上に無光沢Ａｇめっき層１０２ｂが形成されたボンディング部１０４と、ボンディング部１０５と、リード１０６Ｘと、リード１０７Ｘと、リード１０８Ｘとを備えている。
図示を省略したが、光沢Ｎｉめっき層が、一体形成された枠体１０１、ダイパッド１０３、ボンディング部１０４，１０５及びリード１０６Ｘ，１０７Ｘ，１０８Ｘの表面に接して形成されている。
図示を省略した光沢Ｎｉめっき層、及び無光沢Ａｇめっき層１０２ａ，１０２ｂは、次のようにして形成される（例えば、特許文献１参照）。まず、図１４に示すように、リードフレーム基材１０１の全表面の上に、光沢Ｎｉめっき層（図示省略）を形成した後、ストライプめっき法により、リードフレーム基材１０１の上に、帯状の無光沢Ａｇめっき層１０２を形成する。その後、リードフレーム基材１０１における所定の領域を打ち抜く。これにより、図１３に示すリードフレームが製造される。
特開昭５４−１１９３４２号公報（特公昭６１−１２９９７） 特開平７−１６１９０５号公報
しかしながら、従来の半導体装置では、以下に示す問題がある。
ストライプめっき法により、無光沢Ａｇめっき層１０２を形成した場合、無光沢Ａｇめっき層１０２は、第１の方向（図１４の紙面の横方向）に沿って延びる帯状であり、第２の方向（図１４の紙面の縦方向）の幅が一定である。このように、無光沢Ａｇめっき層１０２の形成範囲が制約される。
このため、表面の上に無光沢Ａｇめっき層１０２ｂが形成されたボンディング部１０４の配置が制約される。具体的には、図１２及び図１３に示すように、ボンディング部１０４が、ダイパッド１０３の切り欠き部１０３ａを含む切り欠き部領域に配置される。
このため、図１２に示すように、ダイパッド１０３における突き出し部の上には、半導体チップ１０９を搭載することができず、ダイパッド１０３における突き出し部以外の部分の上にのみ、半導体チップ１０９が搭載される。ダイパッド１０３における「突き出し部」とは、切り欠き部１０３ａによって側方に突き出された部分をいう。
このように、従来の半導体装置では、ダイパッド１０３における突き出し部を、半導体チップ１０９の搭載に利用することができず、ダイパッド１０３における突き出し部以外の部分の表面積に応じた表面積を有する半導体チップ１０９が搭載される。このため、半導体チップ１０９のサイズが小さいという問題がある。
さらに、ダイパッド１０３は、半導体チップ１０９の表面積に応じた表面積を有する部分の他に、半導体チップ１０９の搭載に利用されない突き出し部を有するため、ダイパッド１０３のサイズが大きく、半導体装置を小型化することができないという問題がある。
なお、無光沢Ａｇめっき層の形成範囲を、比較的自由に設定する方法として、めっきマスクを用いた部分めっき法が挙げられる。しかしながら、部分めっき法により、無光沢Ａｇめっき層を形成した場合、次のような短所がある。例えば、表面積の小さいボンディング部の上にのみ、無光沢Ａｇめっき層を部分的に形成することは困難である。さらに、部分めっき法は、ストライプめっき法に比べて高価である。
なお、ストライプめっき法により形成された無光沢Ａｇめっき層の表面の一部を、金型を用いたコイニング加工により光沢化し、光沢化された無光沢Ａｇめっき層へのＡｌワイヤーのボンディングを可能にする技術が提案されている（例えば、特許文献２参照）。
しかしながら、無光沢Ａｇめっき層の光沢化により、Ａｌワイヤーのボンディング性が向上するとはいえ、理論的には、超音波圧着によりＡｌワイヤーをボンディングした場合、光沢化された無光沢Ａｇめっき層とＡｌワイヤーとの接合界面に、合金層が形成されないため、光沢化された無光沢Ａｇめっき層とＡｌワイヤーとを良好に接合することは非常に困難である。このため、はんだ付けのための加熱時又は半導体チップの駆動時に発生する熱により、Ａｌワイヤーのボンディング部と周辺封止樹脂との熱膨張係数の差に起因して、光沢化された無光沢Ａｇめっき層とＡｌワイヤーとの間に剥離が生じ、半導体装置の信頼性の低下を招く虞がある。
前記に鑑み、本発明の目的は、第１の接続部材と、第１の接続部材と異なる材料からなる第２の接続部材とを備えた半導体装置において、半導体チップのサイズを大きくしつつ、半導体装置の小型化を図ることである。
前記の目的を達成するため、本発明に係る半導体装置は、切り欠き部を有し、且つ、表面の上に第１のめっき層が形成されたダイパッドと、ダイパッドの切り欠き部から離間して設けられ、表面の上に第１のめっき層が形成された第１のボンディング部と、ダイパッドから離間して設けられた第２のボンディング部と、第１のボンディング部から延びる第１のリードと、ダイパッドの上に第１のめっき層を介して搭載された半導体チップと、半導体チップの表面に形成された電極と第１のボンディング部とを接続する第１の接続部材と、半導体チップの表面に形成された電極と第２のボンディング部とを接続し、且つ、第１の接続部材と異なる材料からなる第２の接続部材と、半導体チップ、ダイパッド、第１のボンディング部、第２のボンディング部、第１の接続部材及び第２の接続部材を封止する樹脂封止とを備え、第１のボンディング部は、ダイパッドの切り欠き部を含む領域よりも外側の領域に配置され、半導体チップは、ダイパッドの切り欠き部からはみ出すように搭載されている。
本発明に係る半導体装置によると、第１のボンディング部を、ダイパッドの切り欠き部を含む切り欠き部領域よりも外側の領域に配置させることができる。これにより、ダイパッドにおける突き出し部を、半導体チップの搭載に有効に利用し、半導体チップを、ダイパッドの切り欠き部からはみ出すように搭載することができる。このため、半導体チップのサイズを大きくすることができる。さらに、ダイパッドにおける突き出し部を、半導体チップの搭載に有効に利用することができるため、ダイパッドのサイズを小さくすることができる。このため、半導体装置の小型化を図ることができる。
本発明に係る半導体装置において、第１のリードにおける封止樹脂内に配置された第１の封止部は、断面形状が段差形状となるように折り曲げられ、第１のボンディング部の表面高さは、第２のボンディング部の表面高さ及びダイパッドの表面高さよりも高く、第１のボンディング部の裏面は、封止樹脂で覆われ、第２のボンディング部の裏面及びダイパッドの裏面は、封止樹脂から露出されているていることが好ましい。
このようにすると、第１のリードにおける第１の封止部を、断面形状が段差形状となるように折り曲げることにより、第１のボンディング部を切り欠き部領域よりも外側の領域に配置させることができる。
本発明に係る半導体装置において、第１のボンディング部の表面高さは、第２のボンディング部の表面高さ及びダイパッドの表面高さと同一であり、第１のボンディング部の裏面、第２のボンディング部の裏面及びダイパッドの裏面は、封止樹脂から露出されていることが好ましい。
このようにすると、第１のボンディング部を切り欠き部領域よりも外側の領域に配置させる為に、半導体装置の製造時に切断された第１のリードにおける第１の切断部のみを、断面形状がＶ字形状となるように折り曲げる。このため、半導体装置の製造後、第１のリード、第２のリード及び第３のリードに折り曲げ部が存在していない。このため、半導体装置の薄型化を図ることができる。
本発明に係る半導体装置において、第２のボンディング部から延びる第２のリードと、ダイパッドから延びる第３のリードとをさらに備え、第１のリードにおける封止樹脂内に配置された第１の封止部は、断面形状が段差形状となるように折り曲げられ、第２のリードにおける封止樹脂内に配置された第２の封止部は、断面形状が段差形状となるように折り曲げられ、第３のリードにおける封止樹脂内に配置された第３の封止部は、断面形状が段差形状となるように折り曲げられ、第１の封止部における下端部の裏面、第２の封止部における下端部の裏面及び第３の封止部における下端部の裏面は、封止樹脂から露出され、第１のボンディング部の裏面、第２のボンディング部の裏面及びダイパッドの裏面は、封止樹脂で覆われていることが好ましい。
このようにすると、第１のリードにおける第１の封止部を、断面形状が段差形状となるように折り曲げることにより、第１のボンディング部を切り欠き部領域よりも外側の領域に配置させることができる。
さらに、第１の封止部、第２の封止部及び第３の封止部を、断面形状が段差形状となるように折り曲げることにより、第１の封止部、第２の封止部及び第３の封止部のそれぞれにおける下端部の裏面のみを封止樹脂から露出させることができる。これにより、半導体パッケージの底面に露出する第１のリードの露出長さ、第２のリードの露出長さ及び第３のリードの露出長さを、所望の長さにすることができる。
本発明に係る半導体装置において、第１の封止部の段差面の長さは、第２の封止部の段差面の長さよりも長く、且つ、第１の封止部の段差面の角度は、第２の封止部の段差面の角度よりも大きく、第１のボンディング部の表面高さは、第２のボンディング部の表面高さよりも高くてもよい。
本発明に係る半導体装置において、第１の封止部の段差面の長さは、第２の封止部の段差面の長さと同一であり、且つ、第１の封止部の段差面の角度は、第２の封止部の段差面の角度と同一であり、第１のボンディング部の表面高さは、第２のボンディング部の表面高さと同一であることが好ましい。
このようにすると、第１のボンディング部を切り欠き部領域よりも外側の領域に配置させる為に、第１のリードにおける第１の封止部を、断面形状が段差形状となるように折り曲げるだけでなく、半導体装置の製造時に切断された第１のリードにおける第１の切断部を、断面形状がＶ字形状となるように折り曲げる。このため、第１のボンディング部の表面高さを第２のボンディング部の表面高さと同一にすることができる。このため、半導体装置の薄型化を図ることができる。
本発明に係る半導体装置において、第２のボンディング部の表面の上には、第１のめっき層と異なる材料からなる第２のめっき層が形成されていてもよい。
本発明に係る半導体装置において、第１のめっき層は、無光沢銀めっき層又は半光沢銀めっき層であり、第２のめっき層は、光沢ニッケルめっき層であり、第１の接続部材は、金からなり、第２の接続部材は、アルミニウムからなることが好ましい。
本発明に係る半導体装置において、第１の接続部材は、第１のワイヤーであり、第２の接続部材は、第１のワイヤーよりも径が大きい第２のワイヤー、リボン又はクリップであってもよい。
前記の目的を達成するため、本発明に係るリードフレームは、枠体と、切り欠き部を有し、且つ、表面の上に第１のめっき層が形成されたダイパッドと、ダイパッドの切り欠き部から離間して設けられ、表面の上に第１のめっき層が形成された第１のボンディング部と、ダイパッドから離間して設けられた第２のボンディング部と、枠体と第１のボンディング部とを接続する第１のリードとを備え、第１のリードは、折り曲げられ、第１のボンディング部は、ダイパッドの切り欠き部を含む領域よりも外側の領域に配置されている。
本発明に係るリードフレームによると、第１のリードを折り曲げることにより、第１のボンディング部を、ダイパッドの切り欠き部を含む切り欠き部領域よりも外側の領域に配置させることができる。これにより、ダイパッドにおける突き出し部を、半導体チップの搭載に有効に利用し、半導体チップを、ダイパッドの切り欠き部からはみ出すように搭載することができる。このため、半導体チップのサイズを大きくすることができる。さらに、ダイパッドにおける突き出し部を、半導体チップの搭載に有効に利用することができるため、ダイパッドのサイズを小さくすることができる。このため、半導体装置の小型化を図ることができる。
本発明に係るリードフレームにおいて、第１のリードにおける第１のボンディング部側に位置する第１の封止部は、断面形状が段差形状となるように折り曲げられ、第１のボンディング部の表面高さは、第２のボンディング部の表面高さ及びダイパッドの表面高さよりも高いことが好ましい。
本発明に係るリードフレームにおいて、第１のリードにおける枠体側に位置する第１の切断部は、断面形状がＶ字形状となるように折り曲げられ、第１のボンディング部の表面高さは、第２のボンディング部の表面高さ及びダイパッドの表面高さと同一であることが好ましい。
本発明に係るリードフレームにおいて、枠体と第２のボンディング部とを接続し、且つ、長さが第１のリードよりも短い第２のリードと、枠体とダイパッドとを接続する第３のリードとをさらに備え、第２のリードにおける第２のボンディング部側に位置する第２の封止部は、断面形状が段差形状となるように折り曲げられ、第３のリードにおけるダイパッド側に位置する第３の封止部は、断面形状が段差形状となるように折り曲げられていることが好ましい。
本発明に係るリードフレームにおいて、第１のリードにおける第１のボンディング部側に位置する第１の封止部は、断面形状が段差形状となるように折り曲げられ、第１の封止部の段差面の長さは、第２の封止部の段差面の長さよりも長く、且つ、第１の封止部の段差面の角度は、第２の封止部の段差面の角度よりも大きく、第１のボンディング部の表面高さは、第２のボンディング部の表面高さよりも高くてもよい。
本発明に係るリードフレームにおいて、第１のリードにおける第１のボンディング部側に位置する第１の封止部は、断面形状が段差形状となるように折り曲げられ、且つ、第１のリードにおける枠体側に位置する第１の切断部は、断面形状がＶ字形状となるように折り曲げられ、第１の封止部の段差面の長さは、第２の封止部の段差面の長さと同一であり、且つ、第１の封止部の段差面の角度は、第２の封止部の段差面の角度と同一であり、第１のボンディング部の表面高さは、第２のボンディング部の表面高さと同一であることが好ましい。
本発明に係るリードフレームにおいて、第２のボンディング部の表面の上には、第１のめっき層と異なる材料からなる第２のめっき層が形成されていてもよい。
前記の目的を達成するため、本発明に係るリードフレームの製造方法は、リードフレーム基材の表面の上に、帯状の第１のめっき層を形成する工程（ａ）と、プレス加工により、表面の上に第１のめっき層が形成されたリードフレーム基材における所定の領域を打ち抜いて、枠体、表面の上に第１のめっき層の一部からなるめっき層が形成されたダイパッド、表面の上に第１のめっき層の一部からなるめっき層が形成された第１のボンディング部、第２のボンディング部、及び枠体と第１のボンディング部とを接続する第１のリードを形成する工程（ｂ）と、工程（ｂ）の後に、第１のリードを折り曲げることにより、第１のボンディング部を、第１のめっき層が形成された帯状のめっき形成領域よりも外側の領域に配置させる工程（ｃ）とを備える。
本発明に係るリードフレームの製造方法によると、第１のリードを折り曲げることにより、第１のボンディング部を、ダイパッドの切り欠き部を含む切り欠き部領域よりも外側の領域に配置させることができる。これにより、ダイパッドにおける突き出し部を、半導体チップの搭載に有効に利用し、半導体チップを、ダイパッドの切り欠き部からはみ出すように搭載することができる。このため、半導体チップのサイズを大きくすることができる。さらに、ダイパッドにおける突き出し部を、半導体チップの搭載に有効に利用することができるため、ダイパッドのサイズを小さくすることができる。このため、半導体装置の小型化を図ることができる。
本発明に係るリードフレームの製造方法において、工程（ｃ）において、第１のリードにおける第１のボンディング部側に位置する封止部を、断面形状が段差形状となるように折り曲げることが好ましい。
本発明に係るリードフレームの製造方法において、工程（ｃ）において、第１のリードにおける枠体側に位置する切断部を、断面形状がＶ字形状となるように折り曲げることが好ましい。
本発明に係るリードフレームの製造方法において、工程（ｂ）は、枠体と第２のボンディング部とを接続し、且つ、長さが第１のリードよりも短い第２のリード、及び枠体とダイパッドとを接続する第３のリードを形成する工程を含み、工程（ｂ）の後に、第２のリードにおける第２のボンディング部側に位置する封止部を、断面形状が段差形状となるように折り曲げる工程（ｄ）と、工程（ｂ）の後に、第３のリードにおけるダイパッド側に位置する封止部を、断面形状が段差形状となるように折り曲げる工程（ｅ）とをさらに備えることが好ましい。
本発明に係るリードフレームの製造方法において、工程（ｃ）において、第１のリードにおける第１のボンディング部側に位置する封止部を、断面形状が段差形状となるように折り曲げることが好ましい。
本発明に係るリードフレームの製造方法において、工程（ｃ）において、第１のリードにおける第１のボンディング部側に位置する封止部を、断面形状が段差形状となるように折り曲げると共に、第１のリードにおける枠体側に位置する切断部を、断面形状がＶ字形状となるように折り曲げることが好ましい。
本発明に係るリードフレームの製造方法において、工程（ａ）の前に、リードフレーム基材の表面の上に、第１のめっき層と隣り合うように、第１のめっき層と異なる材料からなる第２のめっき層を形成する工程（ｘ）をさらに備え、工程（ｂ）において、表面の上に第２のめっき層の一部からなるめっき層が形成された第２のボンディング部を形成してもよい。
本発明に係るリードフレームの製造方法において、工程（ａ）の前に、リードフレーム基材の全表面の上に、第１のめっき層と異なる材料からなる第２のめっき層を形成する工程（ｘ）をさらに備え、工程（ａ）において、第２のめっき層の上に、第１のめっき層を形成し、工程（ｂ）において、表面の上に第２のめっき層の一部からなるめっき層が形成された第２のボンディング部を形成してもよい。
本発明に係る半導体装置によると、第１のボンディング部を、ダイパッドの切り欠き部を含む切り欠き部領域よりも外側の領域に配置させることができる。これにより、半導体チップのサイズを大きくしつつ、半導体装置の小型化を図ることができる。
本発明に係るリードフレーム及びその製造方法によると、第１のリードを折り曲げることにより、第１のボンディング部を切り欠き部領域よりも外側の領域に配置させることができる。
図１は、本発明の第１の実施形態に係るリードフレームの構成を示す図であり、図１の左側の図は、平面図であり、図１の右側の図は、左側の図に示すI-I線における断面図である。 図２は、本発明の第１の実施形態に係る半導体装置の構成を示す図であり、図２の左側の図は、平面図であり、図２の右側の図は、左側の図に示すII-II線における断面図である。 図３は、本発明の第１の実施形態に係るリードフレームの製造方法を示す図であり、図３の左側の図は、平面図であり、図３の右側の図は、左側の図に示すIII-III線における断面図である。 図４は、本発明の第１の実施形態に係るリードフレームの製造方法を示す図であり、図４の左側の図は、平面図であり、図４の右側の図は、左側の図に示すIV-IV線における断面図である。 図５は、本発明の第２の実施形態に係るリードフレームの構成を示す図であり、図５の左側の図は、平面図であり、図５の右側の図は、左側の図に示すV-V線における断面図である。 図６は、本発明の第２の実施形態に係る半導体装置の構成を示す図であり、図６の左側の図は、平面図であり、図６の右側の図は、左側の図に示すVI-VI線における断面図である。 図７は、本発明の第１の実施形態の変形例に係るリードフレームの構成を示す図であり、図７の左側の図は、平面図であり、図７の右側の図は、左側の図に示すVII-VII線における断面図である。 図８は、本発明の第１の実施形態の変形例に係る半導体装置の構成を示す図であり、図８の左側の図は、平面図であり、図８の右側の図は、左側の図に示すVIII-VIII線における断面図である。 図９は、本発明の第２の実施形態の変形例に係るリードフレームの構成を示す図であり、図９の左側の図は、平面図であり、図９の右側の図は、左側の図に示すIX-IX線における断面図である。 図１０は、本発明の第２の実施形態の変形例に係る半導体装置の構成を示す図であり、図１０の左側の図は、平面図であり、図１０の右側の図は、左側の図に示すX-X線における断面図である。 図１１は、本発明の第３の実施形態に係る半導体装置の構成を示す図であり、図１１の左側の図は、平面図であり、図１１の右側の図は、左側の図に示すXI-XI線における断面図である。 図１２は、従来の半導体装置の構成を示す図であり、図１２の左側の図は、平面図であり、図１２の右側の図は、左側の図に示すXII-XII線における断面図である。 図１３は、従来のリードフレームの構成を示す図であり、図１３の左側の図は、平面図であり、図１３の右側の図は、左側の図に示すXIII-XIII線における断面図である。 図１４は、従来のリードフレームの製造方法を示す図である。図１４の左側の図は、平面図である。図１４の右側の図は、左側の図に示すXIV-XIV線における断面図である。
（第１の実施形態）
＜リードフレーム＞
以下に、本発明の第１の実施形態に係るリードフレームについて、図１を参照しながら説明する。図１は、本実施形態に係るリードフレームの構成を示す図である。図１の左側の図は、平面図である。図１の右側の図は、左側の図に示すI-I線における断面図である。
図１に示すように、本実施形態に係るリードフレームは、枠体１と、表面の上にめっき層２ａが形成されたダイパッド３と、表面の上にめっき層２ｂが形成されたボンディング部４と、ボンディング部５と、リード６Ｘと、リード７Ｘと、リード８Ｘとを備えている。
図１に示すように、枠体１は、各々が第１の方向（図１の紙面の横方向）に沿って延びる枠部１ａ及び枠部１ｂを有している。枠部１ａと枠部１ｂとは、第２の方向（図１の紙面の縦方向）に沿って、互いに対向している。
ボンディング部４及びボンディング部５は、それぞれ、ダイパッド３と離間している。ボンディング部４とボンディング部５とは、互いに離間している。
第２の方向に沿って延びるリード６Ｘにより、ダイパッド３と枠体１における枠部１ａとが接続されている。第２の方向に沿って延びるリード７Ｘにより、ボンディング部４と枠体１における枠部１ｂとが接続されている。第２の方向に沿って延びるリード８Ｘにより、ボンディング部５と枠体１における枠部１ｂとが接続されている。
枠体１、ダイパッド３、ボンディング部４、ボンディング部５、リード６Ｘ、リード７Ｘ及びリード８Ｘは、一体形成されている。
図１に示すように、ダイパッド３は、切り欠き部３ａを有している。ダイパッド３の平面形状は、例えば、方形状の角部を切り欠かいたような形状を有し、切り欠き部３ａの平面形状は、例えば、方形状である。ボンディング部４は、例えば、ダイパッド３の切り欠き部３ａと対応する形状を有している。ボンディング部４の平面形状は、例えば、方形状である。ボンディング部５の平面形状は、例えば、方形状である。
リード６Ｘは、封止部６ｘ（ダイパッド３側の部分）と、封止部６ｘと接続する突出部６ｙと、突出部６ｙと接続する切断部６ｚ（枠体１側の部分）とを有している。リード７Ｘは、封止部７ｘ（ボンディング部４側の部分）と、封止部７ｘと接続する突出部７ｙと、突出部７ｙと接続する切断部７ｚ（枠体１側の部分）とを有している。リード８Ｘは、封止部８ｘ（ボンディング部５側の部分）と、封止部８ｘと接続する突出部８ｙと、突出部８ｙと接続する切断部８ｚ（枠体１側の部分）とを有している。
封止部６ｘ，７ｘ，８ｘは、後述の図２に示すように、半導体装置の製造後、封止樹脂（図２：１２参照）内に配置される。突出部６ｙ，７ｙ，８ｙは、後述の図２に示すように、半導体装置の製造後、封止樹脂外に配置される。切断部６ｚ，７ｚ，８ｚは、半導体装置の製造時、突出部６ｙ，７ｙ，８ｙと切断部６ｚ，７ｚ，８ｚとの間が切断されて突出部６ｙ，７ｙ，８ｙと切り離される。
リード７Ｘの長さは、リード８Ｘの長さよりも長い。
リード７Ｘは折り曲げられている。具体的には、図１に示すように、リード７Ｘにおける封止部７ｘが、断面形状が段差形状となるように折り曲げられている。これにより、ボンディング部４は、ダイパッド３の切り欠き部３ａを含む切り欠き部領域よりも外側の領域に配置されている。
ボンディング部４の表面高さは、ダイパッド３の表面高さ及びボンディング部５の表面高さよりも高い。ダイパッド３の表面高さと、ボンディング部５の表面高さとは、同一である。
図１に示すように、ボンディング部４の端及びボンディング部５の端は、それぞれ、同一直線Ｌ上に位置している。「ボンディング部４，５の端」とは、ボンディング部４，５のリード７Ｘ，８Ｘが接続された側と反対側の端をいう。
枠体１、ダイパッド３、ボンディング部４、ボンディング部５、リード６Ｘ、リード７Ｘ及びリード８Ｘは、同一の材料からなり、例えば銅合金からなる。
めっき層２ａ及びめっき層２ｂは、同一の材料からなる。めっき層２ｂとしては、めっき層２ｂに接合される接続部材（後述の図２：１０参照）との接合性が良いめっき層が用いられる。例えば、めっき層２ｂに接合される接続部材として、例えば、金（Ａｕ）からなるワイヤーを用いた場合、めっき層２ｂとして、無光沢銀（Ａｇ）めっき層又は半光沢銀めっき層を用いることが好ましい。これにより、めっき層２ｂと接続部材１０とを良好に接合することができる。
＜半導体装置＞
以下に、本発明の第１の実施形態に係る半導体装置について、図２を参照しながら説明する。図２は、本実施形態に係る半導体装置の構成を示す図である。図２の左側の図は、平面図である。図２の右側の図は、左側の図に示すII-II線における断面図である。本実施形態に係る半導体装置は、図１に示す本実施形態に係るリードフレームを用いた半導体装置である。具体的には、本実施形態に係る半導体装置は、各ダイパッドの上に各半導体チップが搭載されたリードフレームを、各半導体チップ毎に個片化することで製造された半導体装置である。
図２に示すように、本実施形態に係る半導体装置は、表面の上にめっき層２ａが形成されたダイパッド３と、表面の上にめっき層２ｂが形成されたボンディング部４と、ボンディング部５と、リード６と、リード７と、リード８と、半導体チップ９と、接続部材１０と、接続部材１１と、樹脂封止１２とを備えている。
ダイパッド３とリード６とは、一体形成されている。ボンディング部４とリード７とは、一体形成されている。ボンディング部５とリード８とは、一体形成されている。
リード６は、ダイパッド３から外方（半導体装置の周縁部側）に向かって延びている。リード７は、ボンディング部４から外方に向かって延びている。リード８は、ボンディング部５から外方に向かって延びている。
ダイパッド３の上には、めっき層２ａを介して、半導体チップ９が搭載されている。半導体チップ９は、例えば、はんだ、金とシリコン（Ｓｉ）との共晶、又は銀入り接着剤等により、めっき層２ａに固着されている。
接続部材１０により、半導体チップ９の表面に形成された電極（図示省略）とボンディング部４とが接続されている。接続部材１０と異なる材料からなる接続部材１１により、半導体チップ９の表面に形成された電極（図示省略）とボンディング部５とが接続されている。接続部材１０は、例えば、金からなるワイヤーである。接続部材１１は、例えば、アルミニウム（Ａｌ）からなるワイヤーである。接続部材１１の径は、例えば、接続部材１０の径よりも大きい。これにより、接続部材１１に大電流を流すことができる。
樹脂封止１２により、半導体チップ９、ダイパッド３、ボンディング部４、ボンディング部５、接続部材１０及び接続部材１１が封止されている。
リード６は、封止樹脂１２内に配置された封止部６ｘと、封止部６ｘと接続し且つ封止樹脂１２から突出した突出部６ｙとを有している。リード７は、封止樹脂１２内に配置された封止部７ｘと、封止部７ｘと接続し且つ封止樹脂１２から突出した突出部７ｙとを有している。リード８は、封止樹脂１２内に配置された封止部８ｘと、封止部８ｘと接続し且つ封止樹脂１２から突出した突出部８ｙとを有している。
リード７における封止部７ｘは、断面形状が段差形状となるように折り曲げられている。これにより、ボンディング部４は、ダイパッド３の切り欠き部３ａを含む切り欠き部領域よりも外側の領域に配置されている。半導体チップ９は、ダイパッド３の切り欠き部３ａからはみ出すように搭載されている。
ボンディング部４の表面高さは、ダイパッド３の表面高さ及びボンディング部５の表面高さよりも高い。ダイパッド３の表面高さと、ボンディング部５の表面高さとは、同一である。
ボンディング部４の裏面は、封止樹脂１２で覆われている。一方、ダイパッド３の裏面及びボンディング部５の裏面は、封止樹脂１２から露出されている。封止部７ｘにおける下端部の裏面（即ち、封止部７ｘの裏面の一部）のみが、封止樹脂１２から露出されている。一方、封止部６ｘ，８ｘの裏面の全部は、封止樹脂１２から露出されている。
なお、本実施形態では、ボンディング部５の表面の上に、めっき層を形成しない場合を具体例に挙げて説明したが、本発明はこれに限定されるものではなく、例えば、ボンディング部５の表面の上に、めっき層２ａ，２ｂと異なる材料からなる第２のめっき層を形成し、第２のめっき層に、接続部材１１を接合してもよい。この場合、第２のめっき層としては、第２のめっき層に接合される接続部材１１との接合性が良いめっき層が用いられる。例えば、接続部材１１として、アルミニウムからなるワイヤーを用いた場合、第２のめっき層として、光沢ニッケルめっき層を用いることが好ましい。これにより、第２のめっき層と接続部材１１とを良好に接合することができる。
なお、本実施形態では、接続部材１０が、例えば、金からなるワイヤーである場合を具体例に挙げて説明したが、本発明はこれに限定されるものではなく、例えば、銅（Ｃｕ）からなるワイヤーであってもよい。
なお、本実施形態では、接続部材１１が、例えば、アルミニウムからなるワイヤーである場合を具体例に挙げて説明したが、本発明はこれに限定されるものではなく、例えば、アルミニウムからなるリボン又は銅からなるクリップであってもよい。
なお、本実施形態では、リード７が、例えば、１つである場合を具体例に挙げて説明したが、本発明はこれに限定されるものではなく、ボンディング部４から延びるリードは、例えば、１つ以上であればよい。
＜リードフレームの製造方法＞
以下に、本発明の第１の実施形態に係るリードフレームの製造方法について、図３及び図４を参照しながら説明する。図３及び図４は、本実施形態に係るリードフレームの製造方法を工程順に示す図である。図３及び図４の左側の図は、平面図である。図３及び図４の右側の図は、それぞれ、左側の図に示すIII-III線及びIV-IV線のそれぞれにおける断面図である。
まず、図３に示すように、例えばストライプめっき法により、リードフレーム基材１Ｘの表面の上に、第１のめっき層２を形成する。第１のめっき層２は、帯状であり、第１の方向（図３の紙面の横方向）に沿って延びている。
第１のめっき層２の形成領域は、後述の図４から判るように、少なくとも、後に形成されるダイパッド（図４：３参照）及びボンディング部（図４：４参照）の形成領域を含む。
次に、図４に示すように、例えばプレス加工により、表面の上に第１のめっき層２が形成されたリードフレーム基材１Ｘにおける所定の領域を打ち抜く。これにより、枠体１、表面の上に第１のめっき層２の一部からなるめっき層２ａが形成されたダイパッド３、表面の上に第１のめっき層２の一部からなるめっき層２ｂが形成されたボンディング部４、ボンディング部５、リード６Ｘ、リード７Ｘ及びリード８Ｘを形成する。
リード７Ｘの長さＬ7Xは、リード８Ｘの長さＬ8Xよりも長い（Ｌ7X＞Ｌ8X）。
平面形状が方形状のボンディング部４の第１の方向の幅Ｗ41及び第２の方向の幅Ｗ42は、ボンディング部４の表面の上に形成されためっき層２ｂに接合される接続部材（図１：１０参照）の接合に必要な幅を有し、例えば、０．２ｍｍ〜１．０ｍｍである。
次に、リード７Ｘにおける封止部（図１：７ｘ参照）を、断面形状が段差形状となるように折り曲げる。これにより、ボンディング部４を、第１のめっき層２が形成された帯状のめっき形成領域（図４の点線参照）よりも外側の領域に配置させる。
このとき、ボンディング部４の表面が、ダイパッド３の表面及びボンディング部５の表面と並行になるように、封止部７ｘを折り曲げる。これにより、後述する半導体装置の製造時に、めっき層２ｂを介してボンディング部４に接続される接続部材（図１：１０参照）の接続を安定して行うことができる。
以上のようにして、本実施形態に係るリードフレームを製造することができる。
なお、本実施形態では、ボンディング部５の表面の上に、めっき層を形成しない場合を具体例に挙げて説明したが、本発明はこれに限定されるものではない。例えば、ボンディング部５の表面の上に、めっき層を形成してもよい。
具体的には、第１に例えば、第１のめっき層２の形成前に、リードフレーム基材１Ｘの表面の上に、隣り合う第１のめっき層２同士の間に挟み込まれるように、第１のめっき層２と異なる材料からなる第２のめっき層を形成する。第２のめっき層の形成領域は、少なくとも、第２のめっき層の形成後に形成されるボンディング部５の形成領域を含む。その後、リードフレーム基材１Ｘの表面の上に、第１のめっき層２を形成する。その後、プレス加工により、リードフレーム基材１Ｘにおける所定の領域を打ち抜く。これにより、表面の上に第２のめっき層の一部からなるめっき層が形成されたボンディング部５、枠体１、ダイパッド３、ボンディング部４及びリード６Ｘ〜８Ｘを形成する。
第２に例えば、第１のめっき層２の形成前に、リードフレーム基材１Ｘの全表面の上に、第１のめっき層２と異なる材料からなる第２のめっき層を形成する。その後、第２のめっき層の上に、第１のめっき層２を形成する。その後、プレス加工により、リードフレーム基材１Ｘにおける所定の領域を打ち抜く。これにより、表面の上に第２のめっき層の一部からなるめっき層が形成されたボンディング部５、枠体１、ダイパッド３、ボンディング部４及びリード６Ｘ〜８Ｘを形成する。ダイパッド３とめっき層２ａとの間及びボンディング部４とめっき層２ｂとの間には、第２のめっき層の一部からなるめっき層が形成される。
なお、本実施形態では、第１のめっき層２を、例えば、ストライプめっき法により形成する場合を具体例に挙げて説明したが、本発明はこれに限定されるものではない。例えば、めっきマスクを用いた部分めっき法により、第１のめっき層２を形成してもよい。但し、部分めっき法は、ストライプめっき法に比べて高価である。このため、第１のめっき層２の形成範囲又は精度等を考慮して、ストライプめっき法又は部分めっき法を適宜選択することが望ましい。
なお、本実施形態では、図３に示すように、例えば、第１の方向に沿って延びる帯状の第１のめっき層２を形成する場合を具体例に挙げて説明したが、本発明はこれに限定されるものではない。例えば、第１の方向に沿って連続するスポット状の第１のめっき層を形成してもよい。
＜半導体装置の製造方法＞
以下に、本発明の第１の実施形態に係る半導体装置の製造方法について説明する。
まず、本実施形態に係るリードフレーム（図１参照）を準備する。
次に、ダイパッド３の表面の上に、めっき層２ａを介して、半導体チップ９を搭載する。半導体チップ９は、ダイパッド３の切り欠き部３ａからはみ出すように搭載される。
次に、接続部材１０により、半導体チップ９の表面に形成された電極と、表面の上にめっき層２ｂが形成されたボンディング部４とを接続する。一方、接続部材１０と異なる材料からなる接続部材１１により、半導体チップ９の表面に形成された電極とボンディング部５とを接続する。
次に、樹脂封止１２を形成する。これにより、半導体チップ９、ダイパッド３、ボンディング部４、ボンディング部５、接続部材１０及び接続部材１１を封止する。
次に、リード６Ｘにおける突出部６ｙと切断部６ｚとの間、リード７Ｘにおける突出部７ｙと切断部７ｚとの間及びリード８Ｘにおける突出部８ｙと切断部８ｚとの間を切断して、各半導体チップ９毎に個片化する。
以上のようにして、本実施形態に係る半導体装置を製造することができる。
本実施形態によると、リード７Ｘにおける封止部７ｘを、断面形状が段差形状となるように折り曲げることにより、ボンディング部４を、ダイパッド３の切り欠き部３ａを含む切り欠き部領域よりも外側の領域に配置させることができる。これにより、ダイパッド３における突き出し部を、半導体チップ９の搭載に有効に利用し、半導体チップ９を、ダイパッド３の切り欠き部３ａからはみ出すように搭載することができる。このため、半導体チップ９のサイズを大きくすることができる。さらに、ダイパッド３における突き出し部を、半導体チップ９の搭載に有効に利用することができるため、ダイパッド３のサイズを小さくすることができる。このため、半導体装置の小型化を図ることができる。
さらに、安価なストライプめっき法により、第１のめっき層２を形成するため、安価なリードフレームを用いた半導体装置を実現することができる。
（第２の実施形態）
＜リードフレーム＞
以下に、本発明の第２の実施形態に係るリードフレームについて、図５を参照しながら説明する。図５は、本実施形態に係るリードフレームの構成を示す図である。図５の左側の図は、平面図である。図５の右側の図は、左側の図に示すV-V線における断面図である。なお、図５において、第１の実施形態における構成要素と同様の構成要素には、図１に示す符号と同一の符号を付す。従って、本実施形態では、第１の実施形態と同様の説明を適宜省略する。
以下に、本実施形態と第１の実施形態との構成上の相違点について説明する。
第１の実施形態では、図１に示すように、リード７Ｘにおける封止部７ｘが、断面形状が段差形状となるように折り曲げられている。
これに対し、本実施形態では、図５に示すように、リード７Ｘにおける切断部７ｚが、断面形状がＶ字形状となるように折り曲げられている。なお、半導体装置の製造時に、突出部７ｙと切断部７ｚとの間が切断されて、切断部７ｚは、突出部７ｙから切り離される。
このように、ボンディング部４が切り欠き部領域よりも外側の領域に配置されるように、第１の実施形態では、封止部７ｘが折り曲げられているのに対し、本実施形態では、切断部７ｚが折り曲げられている。
図５に示すように、ボンディング部４の表面高さは、ダイパッド３の表面高さ及びボンディング部５の表面高さと同一である。
＜リードフレームの製造方法＞
以下に、本発明の第２の実施形態に係るリードフレームの製造方法について説明する。
まず、第１の実施形態における図３及び図４に示す工程と同様の工程を行う。
次に、リード７Ｘにおける切断部７ｚを、断面形状がＶ字形状となるように折り曲げる。これにより、ボンディング部４を、帯状のめっき形成領域（図４の点線参照）よりも外側の領域に配置させる。
以上のようにして、本実施形態に係るリードフレームを製造することができる。
＜半導体装置＞
以下に、本発明の第２の実施形態に係る半導体装置について、図６を参照しながら説明する。図６は、本実施形態に係る半導体装置の構成を示す図である。図６の左側の図は、平面図である。図６の右側の図は、左側の図に示すVI-VI線における断面図である。本実施形態に係る半導体装置は、図５に示す本実施形態に係るリードフレームを用いた半導体装置である。なお、図６において、第１の実施形態における構成要素と同様の構成要素には、図２に示す符号と同一の符号を付す。従って、本実施形態では、第１の実施形態と同様の説明を適宜省略する。
以下に、本実施形態と第１の実施形態との構成上の相違点について説明する。
第１の実施形態では、図２に示すように、リード７における封止部７ｘが、断面形状が段差形状となるように折り曲げられている。
これに対し、本実施形態では、図６に示すように、リード７は、折り曲げられていない。
このように、第１の実施形態では、リードフレームの製造時に、リード７Ｘにおける封止部７ｘが折り曲げられるため、半導体装置の製造後に、リード７に折り曲げ部が存在している。これに対し、本実施形態では、リードフレームの製造時に、リード７Ｘにおける切断部７ｚが折り曲げられるため、半導体装置の製造後に、リード７に折り曲げ部が存在していない。
図６に示すように、ボンディング部４の表面高さは、ダイパッド３の表面高さ及びボンディング部５の表面高さと同一である。
ダイパッド３の裏面、ボンディング部４の裏面及びボンディング部５の裏面は、封止樹脂１２から露出されている。封止部６ｘ，７ｘ，８ｘの裏面の全部が、封止樹脂１２から露出されている。
なお、第１の実施形態に係る半導体装置の製造方法と同様の工程を行うことにより、本実施形態に係る半導体装置を製造することができる。
本実施形態によると、リード７Ｘにおける切断部７ｚを、断面形状がＶ字形状となるように折り曲げることにより、ボンディング部４を切り欠き部領域よりも外側の領域に配置させることができる。これにより、ダイパッド３における突き出し部を、半導体チップ９の搭載に有効に利用し、半導体チップ９を、ダイパッド３の切り欠き部３ａからはみ出すように搭載することができる。このため、半導体チップ９のサイズを大きくすることができる。さらに、ダイパッド３における突き出し部を、半導体チップ９の搭載に有効に利用することができるため、ダイパッド３のサイズを小さくすることができる。このため、半導体装置の小型化を図ることができる。
さらに、半導体装置の製造時に切断される切断部７ｚのみを、断面形状がＶ字形状となるように折り曲げるため、半導体装置の製造後、リード６，７，８に折り曲げ部が存在していない。このため、半導体装置の薄型化を図ることができる。
さらに、安価なストライプめっき法により、第１のめっき層２を形成するため、安価なリードフレームを用いた半導体装置を実現することができる。
なお、本実施形態では、リード６，７，８における封止部６ｘ，７ｘ，８ｘの裏面及びダイパッド３の裏面が、封止樹脂１２から露出するタイプの半導体パッケージ（例えば、ＳＯＮ：Small outline nonlead package）である場合を具体例に挙げて説明したが、本発明はこれに限定されるものではない。例えば、ダイパッド３の裏面が封止樹脂１２で覆われ、且つ、封止樹脂１２の側面からリード６，７，８が突出するタイプの半導体パッケージ（例えば、ＳＯＰ：Small outline package）であってもよい。
（第１の実施形態の変形例）
＜リードフレーム＞
以下に、本発明の第１の実施形態の変形例に係るリードフレームについて、図７を参照しながら説明する。図７は、本変形例に係るリードフレームの構成を示す図である。図７の左側の図は、平面図である。図７の右側の図は、左側の図に示すVII-VII線における断面図である。なお、図７において、第１の実施形態における構成要素と同様の構成要素には、図１に示す符号と同一の符号を付す。従って、本変形例では、第１の実施形態と同様の説明を適宜省略する。
以下に、本変形例と第１の実施形態との構成上の相違点について説明する。
第１の実施形態では、図１に示すように、リード７Ｘにおける封止部７ｘが、断面形状が段差形状となるように折り曲げられている。一方、リード６Ｘ，８Ｘは、折り曲げられていない。
これに対し、本変形例では、図７に示すように、第１の実施形態と同様に、リード７Ｘにおける封止部７ｘが、断面形状が段差形状となるように折り曲げられている。さらに、本変形例では、図７に示すように、リード６Ｘ，８Ｘにおける封止部６ｘ，８ｘが、断面形状が段差形状となるように折り曲げられている。
＜リードフレームの製造方法＞
以下に、本発明の第１の実施形態の変形例に係るリードフレームの製造方法について説明する。
まず、第１の実施形態における図３及び図４に示す工程と同様の工程を行う。
次に、リード７Ｘにおける封止部７ｘを、断面形状が段差形状となるように折り曲げる。これにより、ボンディング部４を、帯状のめっき形成領域（図４の点線参照）よりも外側の領域に配置させる。
次に、リード６Ｘにおける封止部６ｘを、断面形状が段差形状となるように折り曲げる。
次に、リード８Ｘにおける封止部８ｘを、断面形状が段差形状となるように折り曲げる。
以上のようにして、本変形例に係るリードフレームを製造することができる。
なお、本変形例では、最初に、封止部７ｘを折り曲げ、その次に、封止部６ｘを折り曲げ、最後に、封止部８ｘを折り曲げる場合を具体例に挙げて説明したが、本発明はこれに限定されるものではない。封止部６ｘ、封止部７ｘ及び封止部８ｘの折り曲げ順は、順不同である。
＜半導体装置＞
以下に、本発明の第１の実施形態の変形例に係る半導体装置について、図８を参照しながら説明する。図８は、本変形例に係る半導体装置の構成を示す図である。図８の左側の図は、平面図である。図８の右側の図は、左側の図に示すVIII-VIII線における断面図である。本変形例に係る半導体装置は、図７に示す本変形例に係るリードフレームを用いた半導体装置である。なお、図８において、第１の実施形態における構成要素と同様の構成要素には、図２に示す符号と同一の符号を付す。従って、本変形例では、第１の実施形態と同様の説明を適宜省略する。
以下に、本変形例と第１の実施形態との構成上の相違点について説明する。
第１の実施形態では、図２に示すように、リード７における封止部７ｘが、断面形状が段差形状となるように折り曲げられている。一方、リード６，８は、折り曲げられていない。
これに対し、本変形例では、図８に示すように、第１の実施形態と同様に、リード７における封止部７ｘが、断面形状が段差形状となるように折り曲げられている。さらに、本変形例では、図８に示すように、リード６，８における封止部６ｘ，８ｘが、断面形状が段差形状となるように折り曲げられている。
図８に示すように、封止部６ｘ，７ｘ，８ｘにおける下端部の裏面（即ち、封止部６ｘ，７ｘ，８ｘの裏面の一部）のみが、封止樹脂１２から露出されている。ダイパッド３の裏面、ボンディング部４の裏面及びボンディング部５の裏面が、封止樹脂１２で覆われている。
このように、本変形例では、封止部６ｘ，８ｘの裏面の一部のみが封止樹脂１２から露出されるように、封止部６ｘ，８ｘが折り曲げられている。
図８に示すように、断面形状が段差形状の封止部７ｘの段差面の長さは、断面形状が段差形状の封止部８ｘの段差面の長さよりも長い。封止部７ｘの段差面の角度は、封止部８ｘの段差面の角度よりも大きい。ボンディング部４の表面高さは、ボンディング部５の表面高さよりも高い。本明細書において、「段差面の角度」とは、リード７Ｘ，８Ｘにおける突出部７ｙ，８ｙの表面を含む面に対して、段差面が傾斜する角度をいう。
図８に示すように、封止部７ｘの第１の折り曲げ線及び封止部８ｘの第１の折り曲げ線は、それぞれ、同一直線Ｌ１上に位置している。封止部７ｘの第２の折り曲げ線及び封止部８ｘの第２の折り曲げ線は、それぞれ、同一直線Ｌ２上に位置している。「封止部７ｘ，８ｘの第１の折り曲げ線」とは、封止部７ｘ，８ｘにおける下端部の表面と封止部７ｘ，８ｘの段差面との間に位置する折り曲げ線をいう。一方、「封止部７ｘ，８ｘの第２の折り曲げ線」とは、封止部７ｘ，８ｘの段差面と封止部７ｘ，８ｘにおける上端部の表面との間に位置する折り曲げ線をいう。
なお、第１の実施形態に係る半導体装置の製造方法と同様の工程を行うことにより、本変形例に係る半導体装置を製造することができる。
本変形例によると、リード７Ｘにおける封止部７ｘを、断面形状が段差形状となるように折り曲げることにより、ボンディング部４を切り欠き部領域よりも外側の領域に配置させることができる。これにより、ダイパッド３における突き出し部を、半導体チップ９の搭載に有効に利用し、半導体チップ９を、ダイパッド３の切り欠き部３ａからはみ出すように搭載することができる。このため、半導体チップ９のサイズを大きくすることができる。さらに、ダイパッド３における突き出し部を、半導体チップ９の搭載に有効に利用することができるため、ダイパッド３のサイズを小さくすることができる。このため、半導体装置の小型化を図ることができる。
さらに、安価なストライプめっき法により、第１のめっき層２を形成するため、安価なリードフレームを用いた半導体装置を実現することができる。
さらに、封止部７ｘだけでなく封止部６ｘ，８ｘも、断面形状が段差形状となるように折り曲げることにより、封止部６ｘ，７ｘ，８ｘにおける下端部の裏面のみを封止樹脂１２から露出させることができる。これにより、半導体パッケージの底面に露出するリード６，７，８の露出長さを、所望の長さにすることができる。例えば、半導体装置を実装基板に実装する場合、リード６，７，８の露出長さを、実装基板の配線との接続に必要な長さにすることができる。これにより、実装基板の配線を被覆する表面被覆膜の剥離によるショートを防止することができる。
（第２の実施形態の変形例）
＜リードフレーム＞
以下に、本発明の第２の実施形態の変形例に係るリードフレームについて、図９を参照しながら説明する。図９は、本変形例に係るリードフレームの構成を示す図である。図９の左側の図は、平面図である。図９の右側の図は、左側の図に示すIX-IX線における断面図である。なお、図９において、第２の実施形態における構成要素と同様の構成要素には、図５に示す符号と同一の符号を付す。従って、本変形例では、第２の実施形態と同様の説明を適宜省略する。
以下に、本変形例と第２の実施形態との構成上の相違点について説明する。
第２の実施形態では、図５に示すように、リード７Ｘにおける切断部７ｚのみが、断面形状がＶ字形状となるように折り曲げられている。一方、リード６Ｘ，８Ｘは、折り曲げられていない。
これに対し、本変形例では、図９に示すように、第２の実施形態と同様に、リード７Ｘにおける切断部７ｚが、断面形状がＶ字形状となるように折り曲げられている。さらに、本変形例では、図９に示すように、リード６Ｘ，７Ｘ，８Ｘにおける封止部６ｘ，７ｘ，８ｘが、断面形状が段差形状となるように折り曲げられている。
＜リードフレームの製造方法＞
以下に、本発明の第２の実施形態の変形例に係るリードフレームの製造方法について説明する。
まず、第１の実施形態における図３及び図４に示す工程と同様の工程を行う。
次に、リード７Ｘにおける封止部７ｘを、断面形状が段差形状となるように折り曲げると共に、リード７Ｘにおける切断部７ｚを、断面形状がＶ字形状となるように折り曲げる。これにより、ボンディング部４を、帯状のめっき形成領域（図４の点線参照）よりも外側の領域に配置させる。
次に、リード６Ｘにおける封止部６ｘを、断面形状が段差形状となるように折り曲げる。
次に、リード８Ｘにおける封止部８ｘを、断面形状が段差形状となるように折り曲げる。
以上のようにして、本変形例に係るリードフレームを製造することができる。
なお、本変形例では、最初に、リード７を折り曲げ、その次に、リード６を折り曲げ、最後に、リード８を折り曲げる場合を具体例に挙げて説明したが、本発明はこれに限定されるものではない。リード６、リード７及びリード８の折り曲げ順は、順不同である。
＜半導体装置＞
以下に、本発明の第２の実施形態の変形例に係る半導体装置について、図１０を参照しながら説明する。図１０は、本変形例に係る半導体装置の構成を示す図である。図１０の左側の図は、平面図である。図１０の右側の図は、左側の図に示すX-X線における断面図である。本変形例に係る半導体装置は、図９に示す本変形例に係るリードフレームを用いた半導体装置である。なお、図１０において、第２の実施形態における構成要素と同様の構成要素には、図６に示す符号と同一の符号を付す。従って、本変形例では、第２の実施形態と同様の説明を適宜省略する。
以下に、本変形例と第２の実施形態との構成上の相違点について説明する。
第２の実施形態では、図６に示すように、リード６，７，８は、折り曲げられていない。
これに対し、本変形例では、図１０に示すように、リード６，７，８における封止部６ｘ，７ｘ，８ｘが、断面形状が段差形状となるように折り曲げられている。
図１０に示すように、封止部６ｘ，７ｘ，８ｘにおける下端部の裏面（即ち、封止部６ｘ，７ｘ，８ｘの裏面の一部）のみが、封止樹脂１２から露出されている。ダイパッド３の裏面、ボンディング部４の裏面及びボンディング部５の裏面が、封止樹脂１２で覆われている。
このように、本変形例では、封止部６ｘ，７ｘ，８ｘの裏面の一部のみが封止樹脂１２から露出されるように、封止部６ｘ，７ｘ，８ｘが折り曲げられている。
図１０に示すように、封止部７ｘの段差面の長さは、封止部８ｘの段差面の長さと同一である。封止部７ｘの段差面の角度は、封止部８ｘの段差面の角度と同一である。ボンディング部４の表面高さは、ボンディング部５の表面高さと同一である。
図１０に示すように、封止部７ｘの第１の折り曲げ線及び封止部８ｘの第１の折り曲げ線は、それぞれ、同一直線Ｌ３上に位置している。封止部７ｘの第２の折り曲げ線及び封止部８ｘの第２の折り曲げ線は、それぞれ、同一直線Ｌ４上に位置している。
なお、第１の実施形態に係る半導体装置の製造方法と同様の工程を行うことにより、本変形例に係る半導体装置を製造することができる。
本変形例によると、リード７Ｘにおける封止部７ｘを、断面形状が段差形状となるように折り曲げると共に、リード７Ｘにおける切断部７ｚを、断面形状がＶ字形状となるように折り曲げることにより、ボンディング部４を切り欠き部領域よりも外側の領域に配置させることができる。これにより、ダイパッド３における突き出し部を、半導体チップ９の搭載に有効に利用し、半導体チップ９を、ダイパッド３の切り欠き部３ａからはみ出すように搭載することができる。このため、半導体チップ９のサイズを大きくすることができる。さらに、ダイパッド３における突き出し部を、半導体チップ９の搭載に有効に利用することができるため、ダイパッド３のサイズを小さくすることができる。このため、半導体装置の小型化を図ることができる。
さらに、封止部７ｘを、断面形状が段差形状となるように折り曲げるだけでなく、半導体装置の製造時に切断される切断部７ｚを、断面形状がＶ字形状となるように折り曲げる。このため、ボンディング部４の表面高さをボンディング部５の表面高さと同一にすることができる。このため、半導体装置の薄型化を図ることができる。
さらに、安価なストライプめっき法により、第１のめっき層２を形成するため、安価なリードフレームを用いた半導体装置を実現することができる。
さらに、封止部６ｘ，７ｘ，８ｘを、断面形状が段差形状となるように折り曲げることにより、封止部６ｘ，７ｘ，８ｘにおける下端部の裏面のみを封止樹脂１２から露出させることができる。これにより、半導体パッケージの底面に露出するリード６，７，８の露出長さを、所望の長さにすることができる。例えば、半導体装置を実装基板に実装する場合、リード６，７，８の露出長さを、実装基板の配線との接続に必要な長さにすることができる。これにより、実装基板の配線を被覆する表面被覆膜の剥離によるショートを防止することができる。
（第３の実施形態）
以下に、本発明の第３の実施形態に係る半導体装置について、図１１を参照しながら説明する。図１１は、本実施形態に係る半導体装置の構成を示す図である。図１１の左側の図は、平面図である。図１１の右側の図は、左側の図に示すXI-XI線における断面図である。なお、図１１において、第１の実施形態における構成要素と同様の構成要素には、図２に示す符号と同一の符号を付す。従って、本実施形態では、第１の実施形態と同様の説明を適宜省略する。
以下に、本実施形態と第１の実施形態との構成上の相違点について説明する。
第１の実施形態では、図２に示すように、ダイパッド３の表面の上に、めっき層２ａを介して、半導体チップ９が搭載されている。半導体チップ９は、ダイパッド３の切り欠き部３ａからはみ出すように搭載されている。接続部材１０により、半導体チップ９の上に形成された電極と、表面の上にめっき層２ｂが形成されたボンディング部４とが接続されている。接続部材１１により、半導体チップ９の上に形成された電極と、ボンディング部５とが接続されている。
これに対し、本実施形態では、図１１に示すように、ダイパッド３の表面の上に、めっき層２ａを介して、半導体チップ９ａ及び半導体チップ９ｂが搭載されている。半導体チップ９ａは、ダイパッド３の切り欠き部３ａからはみ出すように搭載されている。接続部材１０ａにより、半導体チップ９ａの上に形成された電極と、表面の上にめっき層２ｂが形成されたボンディング部４とが接続されている。接続部材１１ａにより、半導体チップ９ａの上に形成された電極と、ボンディング部５とが接続されている。接続部材１１ｂにより、半導体チップ９ｂの上に形成された電極と、ボンディング部５とが接続されている。
本実施形態によると、第１の実施形態と同様の効果を得ることができる。即ち、ダイパッド３における突き出し部を、半導体チップ９ａの搭載に有効に利用し、半導体チップ９ａを、ダイパッド３の切り欠き部３ａからはみ出すように搭載することができる。このため、半導体チップ９ａのサイズを大きくすることができる。さらに、ダイパッド３における突き出し部を、半導体チップ９ａの搭載に有効に利用することができるため、ダイパッド３のサイズを小さくすることができる。このため、半導体装置の小型化を図ることができる。さらに、安価なストライプめっき法により、第１のめっき層を形成するため、安価なリードフレームを用いた半導体装置を実現することができる。
なお、本実施形態では、例えば、１つのダイパッド３に対し、２つの半導体チップ９ａ，９ｂを搭載する場合を具体例に挙げて説明したが、本発明はこれに限定されるものではない。例えば、１つのダイパッドではなく、互いに離間する２つのダイパッドを設け、一方のダイパッドに対し、半導体チップ９ａを搭載し、他方のダイパッドに対し、半導体チップ９ｂを搭載してもよい。
なお、本実施形態では、例えば、第１の実施形態におけるダイパッド３の上に、複数（例えば２つ）の半導体チップを搭載する場合を具体例に挙げて説明したが、本発明はこれに限定されるものではない。例えば、第２の実施形態におけるダイパッド３、第１の実施形態の変形例におけるダイパッド３、又は第２の実施形態の変形例におけるダイパッド３の上に、複数の半導体チップを搭載してもよい。この場合も、本実施形態と同様の効果を得ることができる。
本発明は、半導体チップのサイズを大きくしつつ、半導体装置の小型化を図ることができ、第１の接続部材と、第１の接続部材と異なる材料からなる第２の接続部材とを備えた半導体装置、及び該半導体装置に用いられるリードフレーム及びその製造方法に有用である。
１Ｘ リードフレーム基材
１ 枠体
１ａ，１ｂ 枠部
２ 第１のめっき層
２ａ めっき層
２ｂ めっき層
３ ダイパッド
３ａ 切り欠き部
４ ボンディング部
５ ボンディング部
６，６Ｘ リード（第３のリード）
７，７Ｘ リード（第１のリード）
８，８Ｘ リード（第２のリード）
６ｘ，７ｘ，８ｘ 封止部
６ｙ，７ｙ，８ｙ 突出部
６ｚ，７ｚ，８ｚ 切断部
９，９ａ，９ｂ 半導体チップ
１０，１０ａ 接続部材
１１，１１ａ，１１ｂ 接続部材
１２ 封止樹脂
Ｌ7X，Ｌ8X リードの長さ
Ｌ，Ｌ１，Ｌ２，Ｌ３，Ｌ４ 直線

Claims (20)

  1. 切り欠き部を有し、且つ、表面の上に第１のめっき層が形成されたダイパッドと、
    前記ダイパッドの前記切り欠き部から離間して設けられ、表面の上に前記第１のめっき層が形成された第１のボンディング部と、
    前記ダイパッドから離間して設けられた第２のボンディング部と、
    前記第１のボンディング部から延びる第１のリードと、
    前記ダイパッドの上に前記第１のめっき層を介して搭載された半導体チップと、
    前記半導体チップの表面に形成された電極と前記第１のボンディング部とを接続する第１の接続部材と、
    前記半導体チップの表面に形成された電極と前記第２のボンディング部とを接続し、且つ、前記第１の接続部材と異なる材料からなる第２の接続部材と、
    前記半導体チップ、前記ダイパッド、前記第１のボンディング部、前記第２のボンディング部、前記第１の接続部材及び前記第２の接続部材を封止する樹脂封止とを備え、
    前記第１のボンディング部は、前記ダイパッドの前記切り欠き部を含む領域よりも外側の領域に配置され、
    前記半導体チップは、前記ダイパッドの前記切り欠き部からはみ出すように搭載されていることを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記第１のリードにおける前記封止樹脂内に配置された第１の封止部は、断面形状が段差形状となるように折り曲げられ、
    前記第１のボンディング部の表面高さは、前記第２のボンディング部の表面高さ及び前記ダイパッドの表面高さよりも高く、
    前記第１のボンディング部の裏面は、前記封止樹脂で覆われ、
    前記第２のボンディング部の裏面及び前記ダイパッドの裏面は、前記封止樹脂から露出されていることを特徴とする半導体装置。
  3. 請求項１に記載の半導体装置において、
    前記第１のボンディング部の表面高さは、前記第２のボンディング部の表面高さ及び前記ダイパッドの表面高さと同一であり、
    前記第１のボンディング部の裏面、前記第２のボンディング部の裏面及び前記ダイパッドの裏面は、前記封止樹脂から露出されていることを特徴とする半導体装置。
  4. 請求項１に記載の半導体装置において、
    前記第２のボンディング部から延びる第２のリードと、
    前記ダイパッドから延びる第３のリードとをさらに備え、
    前記第１のリードにおける前記封止樹脂内に配置された第１の封止部は、断面形状が段差形状となるように折り曲げられ、
    前記第２のリードにおける前記封止樹脂内に配置された第２の封止部は、断面形状が段差形状となるように折り曲げられ、
    前記第３のリードにおける前記封止樹脂内に配置された第３の封止部は、断面形状が段差形状となるように折り曲げられ、
    前記第１の封止部における下端部の裏面、前記第２の封止部における下端部の裏面及び前記第３の封止部における下端部の裏面は、前記封止樹脂から露出され、
    前記第１のボンディング部の裏面、前記第２のボンディング部の裏面及び前記ダイパッドの裏面は、前記封止樹脂で覆われていることを特徴とする半導体装置。
  5. 請求項４に記載の半導体装置において、
    前記第１の封止部の段差面の長さは、前記第２の封止部の段差面の長さよりも長く、且つ、前記第１の封止部の段差面の角度は、前記第２の封止部の段差面の角度よりも大きく、
    前記第１のボンディング部の表面高さは、前記第２のボンディング部の表面高さよりも高いことを特徴とする半導体装置。
  6. 請求項４に記載の半導体装置において、
    前記第１の封止部の段差面の長さは、前記第２の封止部の段差面の長さと同一であり、且つ、前記第１の封止部の段差面の角度は、前記第２の封止部の段差面の角度と同一であり、
    前記第１のボンディング部の表面高さは、前記第２のボンディング部の表面高さと同一であることを特徴とする半導体装置。
  7. 請求項１〜６のうちいずれか１項に記載の半導体装置において、
    前記第２のボンディング部の表面の上には、前記第１のめっき層と異なる材料からなる第２のめっき層が形成されていることを特徴とする半導体装置。
  8. 請求項７に記載の半導体装置において、
    前記第１のめっき層は、無光沢銀めっき層又は半光沢銀めっき層であり、
    前記第２のめっき層は、光沢ニッケルめっき層であり、
    前記第１の接続部材は、金からなり、
    前記第２の接続部材は、アルミニウムからなることを特徴とする半導体装置。
  9. 請求項１〜８のうちいずれか１項に記載の半導体装置において、
    前記第１の接続部材は、第１のワイヤーであり、
    前記第２の接続部材は、前記第１のワイヤーよりも径が大きい第２のワイヤー、リボン又はクリップであることを特徴とする半導体装置。
  10. 枠体と、
    切り欠き部を有し、且つ、表面の上に第１のめっき層が形成されたダイパッドと、
    前記ダイパッドの前記切り欠き部から離間して設けられ、表面の上に前記第１のめっき層が形成された第１のボンディング部と、
    前記ダイパッドから離間して設けられた第２のボンディング部と、
    前記枠体と前記第１のボンディング部とを接続する第１のリードとを備え、
    前記第１のリードは、折り曲げられ、
    前記第１のボンディング部は、前記ダイパッドの前記切り欠き部を含む領域よりも外側の領域に配置されていることを特徴とするリードフレーム。
  11. 請求項１０に記載のリードフレームにおいて、
    前記第１のリードにおける前記第１のボンディング部側に位置する第１の封止部は、断面形状が段差形状となるように折り曲げられ、
    前記第１のボンディング部の表面高さは、前記第２のボンディング部の表面高さ及び前記ダイパッドの表面高さよりも高いことを特徴とするリードフレーム。
  12. 請求項１０に記載のリードフレームにおいて、
    前記第１のリードにおける前記枠体側に位置する第１の切断部は、断面形状がＶ字形状となるように折り曲げられ、
    前記第１のボンディング部の表面高さは、前記第２のボンディング部の表面高さ及び前記ダイパッドの表面高さと同一であることを特徴とするリードフレーム。
  13. 請求項１０に記載のリードフレームにおいて、
    前記枠体と前記第２のボンディング部とを接続し、且つ、長さが前記第１のリードよりも短い第２のリードと、
    前記枠体と前記ダイパッドとを接続する第３のリードとをさらに備え、
    前記第２のリードにおける前記第２のボンディング部側に位置する第２の封止部は、断面形状が段差形状となるように折り曲げられ、
    前記第３のリードにおける前記ダイパッド側に位置する第３の封止部は、断面形状が段差形状となるように折り曲げられていることを特徴とするリードフレーム。
  14. 請求項１３に記載のリードフレームにおいて、
    前記第１のリードにおける前記第１のボンディング部側に位置する第１の封止部は、断面形状が段差形状となるように折り曲げられ、
    前記第１の封止部の段差面の長さは、前記第２の封止部の段差面の長さよりも長く、且つ、前記第１の封止部の段差面の角度は、前記第２の封止部の段差面の角度よりも大きく、
    前記第１のボンディング部の表面高さは、前記第２のボンディング部の表面高さよりも高いことを特徴とするリードフレーム。
  15. 請求項１３に記載のリードフレームにおいて、
    前記第１のリードにおける前記第１のボンディング部側に位置する第１の封止部は、断面形状が段差形状となるように折り曲げられ、且つ、前記第１のリードにおける前記枠体側に位置する第１の切断部は、断面形状がＶ字形状となるように折り曲げられ、
    前記第１の封止部の段差面の長さは、前記第２の封止部の段差面の長さと同一であり、且つ、前記第１の封止部の段差面の角度は、前記第２の封止部の段差面の角度と同一であり、
    前記第１のボンディング部の表面高さは、前記第２のボンディング部の表面高さと同一であることを特徴とするリードフレーム。
  16. 請求項１０〜１５のうちいずれか１項に記載のリードフレームにおいて、
    前記第２のボンディング部の表面の上には、前記第１のめっき層と異なる材料からなる第２のめっき層が形成されていることを特徴とするリードフレーム。
  17. リードフレーム基材の表面の上に、帯状の第１のめっき層を形成する工程（ａ）と、
    プレス加工により、表面の上に前記第１のめっき層が形成された前記リードフレーム基材における所定の領域を打ち抜いて、枠体、表面の上に前記第１のめっき層の一部からなるめっき層が形成されたダイパッド、表面の上に前記第１のめっき層の一部からなるめっき層が形成された第１のボンディング部、第２のボンディング部、及び前記枠体と前記第１のボンディング部とを接続する第１のリードを形成する工程（ｂ）と、
    前記工程（ｂ）の後に、前記第１のリードを折り曲げることにより、前記第１のボンディング部を、前記第１のめっき層が形成された帯状のめっき形成領域よりも外側の領域に配置させる工程（ｃ）とを備えることを特徴とするリードフレームの製造方法。
  18. 請求項１７に記載のリードフレームの製造方法において、
    前記工程（ｃ）において、前記第１のリードにおける前記第１のボンディング部側に位置する封止部を、断面形状が段差形状となるように折り曲げることを特徴とするリードフレームの製造方法。
  19. 請求項１７に記載のリードフレームの製造方法において、
    前記工程（ｃ）において、前記第１のリードにおける前記枠体側に位置する切断部を、断面形状がＶ字形状となるように折り曲げることを特徴とするリードフレームの製造方法。
  20. 請求項１７〜１９のうちいずれか１項に記載のリードフレームの製造方法において、
    前記工程（ａ）の前に、前記リードフレーム基材の全表面の上に、前記第１のめっき層と異なる材料からなる第２のめっき層を形成する工程（ｘ）をさらに備え、
    前記工程（ａ）において、前記第２のめっき層の上に、前記第１のめっき層を形成し、
    前記工程（ｂ）において、表面の上に前記第２のめっき層の一部からなるめっき層が形成された前記第２のボンディング部を形成することを特徴とするリードフレームの製造方法。
JP2011087074A 2011-04-11 2011-04-11 リードフレーム及びその製造方法、並びに該リードフレームを用いた半導体装置 Withdrawn JP2012222185A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011087074A JP2012222185A (ja) 2011-04-11 2011-04-11 リードフレーム及びその製造方法、並びに該リードフレームを用いた半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011087074A JP2012222185A (ja) 2011-04-11 2011-04-11 リードフレーム及びその製造方法、並びに該リードフレームを用いた半導体装置

Publications (1)

Publication Number Publication Date
JP2012222185A true JP2012222185A (ja) 2012-11-12

Family

ID=47273367

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011087074A Withdrawn JP2012222185A (ja) 2011-04-11 2011-04-11 リードフレーム及びその製造方法、並びに該リードフレームを用いた半導体装置

Country Status (1)

Country Link
JP (1) JP2012222185A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11404356B2 (en) 2019-03-25 2022-08-02 Rohm Co., Ltd. Electronic device with die pad and leads, and method of manufacturing

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11404356B2 (en) 2019-03-25 2022-08-02 Rohm Co., Ltd. Electronic device with die pad and leads, and method of manufacturing

Similar Documents

Publication Publication Date Title
US9385072B2 (en) Method of manufacturing semiconductor device and semiconductor device
JP5100967B2 (ja) リードフレーム、これを利用した半導体チップパッケージ及びその製造方法
EP1191590A2 (en) Semiconductor device and semiconductor module
JP2012186450A (ja) Ｌｅｄモジュール
JP6370071B2 (ja) 半導体装置及びその製造方法
JP4904604B1 (ja) Ｌｅｄモジュール装置及びその製造方法
JP2012109521A (ja) Ｌｅｄモジュール装置及びその製造方法
JP2007049045A (ja) 半導体発光素子およびこれを備えた半導体装置
JP2009064854A (ja) リードフレーム、半導体装置、及び半導体装置の製造方法
US20210265214A1 (en) Methods and apparatus for an improved integrated circuit package
US20080185737A1 (en) Integrated circuit system with pre-configured bond wire ball
JP2007150045A (ja) 半導体装置
US20080185598A1 (en) Light emitting device
JP5566296B2 (ja) 半導体装置の製造方法
JP2012222185A (ja) リードフレーム及びその製造方法、並びに該リードフレームを用いた半導体装置
JP2015153987A (ja) モールドパッケージ
JP2009016794A (ja) キャップレスパッケージ及びその製造方法
JP2007150044A (ja) 半導体装置
JP2015038902A (ja) Ｌｅｄモジュール装置及びその製造方法
JP5104020B2 (ja) モールドパッケージ
JP2006278401A (ja) 半導体装置
JP6679799B2 (ja) 発光装置
JP2006032773A (ja) 半導体装置
CN211743130U (zh) 一种半导体封装结构
JP3670636B2 (ja) 電子部品を実装した電子装置

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140701