JP6746808B1 - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP6746808B1 JP6746808B1 JP2019558803A JP2019558803A JP6746808B1 JP 6746808 B1 JP6746808 B1 JP 6746808B1 JP 2019558803 A JP2019558803 A JP 2019558803A JP 2019558803 A JP2019558803 A JP 2019558803A JP 6746808 B1 JP6746808 B1 JP 6746808B1
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- electrode
- semiconductor element
- resin
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
Description
本発明の第2の態様によると、第1の態様の半導体装置において、前記端子板の前記少なくとも一つの実装端子の実装端子面と前記樹脂の前記表面とは面一であるのが好ましい。
本発明の第3の態様によると、第1の態様の半導体装置において、前記端子板の前記少なくとも一つの実装端子の実装端子面は前記樹脂の前記表面より突出しているのが好ましい。
本発明の第4の態様によると、第1の態様の半導体装置において、前記少なくとも一つの実装端子は、前記収容部の前記外周のうちの一辺側および前記一辺側に対向する対向辺側にそれぞれ設けられるのが好ましい。
本発明の第5の態様によると、第4の態様の半導体装置において、前記一辺側および前記対向辺側のそれぞれに設けられる前記少なくとも一つの実装端子は、それぞれ複数の実装端子を含むのが好ましい。
本発明の第6の態様によると、第1の態様の半導体装置において、前記端子板は、リードフレームであるのが好ましい。
本発明の第7の態様によると、第6の態様の半導体装置において、前記収容部は、前記リードフレームのエッチングにより形成されるのが好ましい。
本発明の第8の態様によると、第6の態様の半導体装置において、前記少なくとも一つの半導体素子は複数の半導体素子を含み、前記リードフレームの前記収容部内に前記複数の半導体素子が収容されているのが好ましい。
本発明の第9の態様によると、第6の態様の半導体装置において、前記リードフレームは連結部により相互に連結された複数のリードフレーム部を有し、前記複数のリードフレーム部の各々は、それぞれ前記少なくとも一つの半導体素子が収容された前記収容部を有するのが好ましい。
本発明の第10の態様によると、第6の態様の半導体装置において、前記半導体素子は、第三電極をさらに有し、前記第三電極の実装用表面は、前記半導体素子を封止する前記樹脂の表面より突出しているのが好ましい。
本発明の第11の態様によると、第10の態様の半導体装置において、前記半導体素子はトランジスタであって、前記第一電極および前記第三電極としてソース電極およびゲート電極がそれぞれ形成され、前記第二電極としてドレイン電極が形成されるのが好ましい。
本発明の第12の態様によると、第11の態様の半導体装置において、前記ソース電極は、複数の分割ソース電極により構成されるのが好ましい。
本発明の第13の態様によると、第11の態様の半導体装置において、前記半導体素子は複数の半導体素子領域を有し、前記複数の半導体素子領域の各々は、前記ソース電極、前記ゲート電極および前記ドレイン電極を有するのが好ましい。
本発明の第14の態様によると、半導体装置は、第一電極、第二電極および第三電極を有する第1の半導体素子と、第四電極、第五電極および第六電極を有する第2の半導体素子と、前記第二電極に接続され、前記第1の半導体素子を収容するとともに、前記第四電極および前記第六電極に接続され、前記第2の半導体素子を収容する収容部と、前記収容部の外周に形成された少なくとも一つの実装端子とを有するリードフレームと、前記第1の半導体素子および前記第2の半導体素子を封止する樹脂とを備える。前記第1の半導体素子の前記第一電極および前記第三電極は前記樹脂の表面より突出し、前記第2の半導体素子の前記第五電極上に形成されたバックメタルは前記樹脂の表面より突出している。
本発明の第15の態様によると、第14の態様の半導体装置において、前記第一電極の実装用表面および前記第五電極上に形成された前記バックメタルは、前記少なくとも一つの実装端子の実装端子面より突出しているのが好ましい。
本発明の第16の態様によると、半導体装置の製造方法は、第一電極および第二電極を有する半導体素子が収容される端子板の収容部へ、前記第二電極が電気的に接続されるようにボンディングし、前記第一電極の実装用表面が樹脂の表面より突出し、かつ前記収容部と前記収容部の外部に形成された前記端子板の実装端子面より突出するように前記半導体素子を前記樹脂により封止し、前記収容部と前記端子板の前記実装端子面とを有する半導体装置形成領域と、別の前記半導体装置形成領域とを接続する連結部分を切断することにより、個々の半導体装置を得る。
本発明の第17の態様によると、第16の態様による半導体装置の製造方法において、前記半導体素子を前記樹脂により封止する際、前記樹脂の前記表面が、前記端子板の前記実装端子面と面一になるように、前記端子板が前記樹脂により封止されるのが好ましい。
本発明の第18の態様によると、第16の態様による半導体装置の製造方法において、前記半導体素子を前記樹脂により封止する際、前記端子板の前記実装端子面が前記樹脂の前記表面より突出するように、前記端子板が前記樹脂により封止されるのが好ましい。
本発明の第19の態様によると、第16の態様による半導体装置の製造方法において、前記端子板の前記実装端子面は、前記収容部の外周のうちの一辺側および前記一辺側に対向する対向辺側のそれぞれに複数ずつ設けられるのが好ましい。
図1〜図8を参照して、本発明の第1の実施形態による半導体装置を説明する。図1は、本発明の第1の実施形態による半導体装置の外観斜視図であり、図2は、図1に示された半導体装置の樹脂封止前の外観斜視図である。半導体装置10は、厚さが0.3〜0.8mm程度の直方体形状を有する。
(1)半導体装置10は、ゲート電極21またはソース電極22ならびにドレイン電極24を有する半導体素子20と、ドレイン電極24に接続され、半導体素子20を収容する収容部31および収容部31の外周に形成された少なくとも一つの実装端子33を有する端子板であるリードフレーム30と、リードフレーム30の収容部31に収容された半導体素子20を、ゲート電極21およびソース電極22を露出させて封止する樹脂50とを備える。ゲート電極21の実装用表面21aおよびソース電極22の実装用表面23は、半導体素子20を封止する樹脂50の一面51より突出している。このため、実装用表面21a、23の外周縁に半導体素子20を封止する樹脂50が漏出してそこに樹脂50のバリが形成されるのを抑制することができる。これにより、半導体素子20のゲート電極21またはソース電極22を回路基板の接続パッドに接合する際、接合強度の低下や、導通不良の発生を防止することができる。
図9は、本発明の第2の実施形態による半導体装置を示す断面図である。図9は、第1の実施形態の図3に相当する。第2の実施形態では、リードフレーム30の実装端子33の実装端子面33aは、ゲート電極21の実装用表面21aおよびソース電極22の実装用表面23と、面一になっている。
図10は、本発明の第3の実施形態による半導体装置を示す下面図である。図10は、第1の実施形態の図4(B)に相当する。第3の実施形態の半導体装置10は、リードフレーム30の列方向Dcに互いに離間する一辺37aおよび一辺37aに対向する対向辺37bのそれぞれに沿って形成された複数の側壁66を有している。
図11は、本発明の第4の実施形態による半導体装置を示す下面図である。図11は、第1の実施形態の図4(B)に相当する。図11に示す半導体装置10では、半導体素子20は、ゲート電極21B1、ソース電極22C1およびドレイン電極24A1を有する第1の半導体素子領域20Aと、ゲート電極21B2、ソース電極22C2およびドレイン電極24A2を有する第2の半導体素子領域20Bとを備えている。換言すれば、半導体素子20は、2つの半導体素子領域を1つのディスクリート半導体チップとして形成することによって得られる。第4の実施形態においても、ゲート電極21B1、21B2の実装用表面21a、およびソース電極22C1、22C2の実装用表面23は、半導体素子20を封止する樹脂50の一面51より突出している。第4の実施形態では、第1の半導体素子領域20Aのソース電極22C1と、第2の半導体素子領域20Bのソース電極22C2とは、それぞれ、分割ソース電極ではなく、1つのソース電極として例示されている。但し、ソース電極22C1、22C2は、それぞれ、分割ソース電極としてもよい。
図12は、本発明の第5の実施形態による半導体装置を示す下面図である。図12は、第1の実施形態の図4(B)に相当する。第5の実施形態では、半導体装置10は、リードフレーム30の収容部31内に、2つの半導体素子20が収容された構造を有する。また、リードフレーム30の実装端子33は、半導体装置10の一対の短辺に、それぞれ、1つずつ設けられている。2つの半導体素子20は、行方向Drに離間して配列されており、各実装端子33の長さは、リードフレーム30の列方向Dcの長さとほぼ同じである。
図13は、本発明の第6の実施形態における半導体装置を示す下面図である。図13は、第1の実施形態の図4(B)に相当する。第6の実施形態では、半導体装置10のリードフレーム30は、3つの半導体装置領域10a、10bおよび10cが列連結部38で連結されて一体化された構造を有する。3つの半導体装置領域10a、10bおよび10cは、1つの半導体素子20が収容された収容部31を、それぞれ有する。
図14は、本発明の第7の実施形態における半導体装置を示す断面図である。図14は、第1の実施形態の図3に相当する。第7の実施形態における半導体装置10は、リードフレーム30の収容部31内に、第1の半導体素子20Cおよび第2の半導体素子20Dが収容された構造を有する。第1の半導体素子20Cおよび第2の半導体素子20Dはそれぞれ、ゲート電極21とソース電極22とドレイン電極24とを有する。しかし、第1の半導体素子20Cおよび第2の半導体素子20Dは、上下が反対に向けられた状態で収容部31内に収容されている。また、リードフレーム30は、リードフレーム領域30rとリードフレーム領域30sとに分割されている。リードフレーム領域30rは実装端子33rと底部45rとを含み、リードフレーム領域30sは実装端子33sと底部45sとを含む。
Transistor)或いはBipolar等を用いることができる。また、半導体素子20として、アノード電極およびカソード電極を有するダイオードを用いることができる。
日本国特許出願2018年第239982号(2018年12月21日出願)
10a、10b、10c 半導体装置領域
20、20C、20D 半導体素子
20A、20B 半導体素子領域
21、21B1、21B2 ゲート電極(第一電極または第三電極)
21a 実装用表面
22、22C1、22C2 ソース電極(第一電極または第三電極)
22a、22b 分割ソース電極
23 実装用表面
24、24A1、24A2 ドレイン電極(第二電極)
30 リードフレーム(端子板)
30a、30b、30c リードフレーム部
30r、30s リードフレーム領域
31 収容部
31a 底面
32 側壁
33、33r、33s 実装端子
33a 実装端子面
35 行接続部
36 列接続部
38 列連結部
41 バックメタル
42 導電接合材
51 一面(表面)
Claims (19)
- 第一電極および第二電極を有する少なくとも一つの半導体素子と、
前記第二電極に接続され、前記少なくとも一つの半導体素子を収容する収容部および前記収容部の外周に形成された少なくとも一つの実装端子を有する端子板と、
前記端子板の収容部に収容された前記少なくとも一つの半導体素子を、前記第一電極を露出させて封止する樹脂とを備え、
前記第一電極の実装用表面は、前記少なくとも一つの半導体素子を封止する前記樹脂の表面より突出し、かつ前記少なくとも一つの実装端子の実装端子面より突出している半導体装置。 - 請求項1に記載の半導体装置において、
前記端子板の前記少なくとも一つの実装端子の実装端子面と前記樹脂の前記表面とは面一である半導体装置。 - 請求項1に記載の半導体装置において、
前記端子板の前記少なくとも一つの実装端子の実装端子面は前記樹脂の前記表面より突出している半導体装置。 - 請求項1に記載の半導体装置において、
前記少なくとも一つの実装端子は、前記収容部の前記外周のうちの一辺側および前記一辺側に対向する対向辺側にそれぞれ設けられる半導体装置。 - 請求項4に記載の半導体装置において、
前記一辺側および前記対向辺側のそれぞれに設けられる前記少なくとも一つの実装端子は、それぞれ複数の実装端子を含む半導体装置。 - 請求項1に記載の半導体装置において、
前記端子板は、リードフレームである半導体装置。 - 請求項6に記載の半導体装置において、
前記収容部は、前記リードフレームのエッチングにより形成された半導体装置。 - 請求項6に記載の半導体装置において、
前記少なくとも一つの半導体素子は複数の半導体素子を含み、
前記リードフレームの前記収容部内に前記複数の半導体素子が収容されている半導体装置。 - 請求項6に記載の半導体装置において、
前記リードフレームは連結部により相互に連結された複数のリードフレーム部を有し、
前記複数のリードフレーム部の各々は、それぞれ前記少なくとも一つの半導体素子が収容された前記収容部を有する半導体装置。 - 請求項6に記載の半導体装置において、
前記半導体素子は、第三電極をさらに有し、
前記第三電極の実装用表面は、前記半導体素子を封止する前記樹脂の表面より突出している半導体装置。 - 請求項10に記載の半導体装置において、
前記半導体素子はトランジスタであって、
前記第一電極および前記第三電極としてソース電極およびゲート電極がそれぞれ形成され、
前記第二電極としてドレイン電極が形成された半導体装置。 - 請求項11に記載の半導体装置において、
前記ソース電極は、複数の分割ソース電極により構成される半導体装置。 - 請求項11に記載の半導体装置において、
前記半導体素子は複数の半導体素子領域を有し、
前記複数の半導体素子領域の各々は、前記ソース電極、前記ゲート電極および前記ドレイン電極を有する、半導体装置。 - 第一電極、第二電極および第三電極を有する第1の半導体素子と、
第四電極、第五電極および第六電極を有する第2の半導体素子と、
前記第二電極に接続され、前記第1の半導体素子を収容するとともに、前記第四電極および前記第六電極に接続され、前記第2の半導体素子を収容する収容部と、前記収容部の外周に形成された少なくとも一つの実装端子とを有するリードフレームと、
前記第1の半導体素子および前記第2の半導体素子を封止する樹脂とを備え、
前記第1の半導体素子の前記第一電極および前記第三電極は前記樹脂の表面より突出し、前記第2の半導体素子の前記第五電極上に形成されたバックメタルは前記樹脂の表面より突出している半導体装置。 - 請求項14に記載の半導体装置において、
前記第五電極上に形成された前記バックメタルは、前記少なくとも一つの実装端子の実装端子面より突出している半導体装置。 - 第一電極および第二電極を有する半導体素子が収容される端子板の収容部へ、前記第二電極が電気的に接続されるようにボンディングし、
前記第一電極の実装用表面が樹脂の表面より突出し、かつ前記収容部と前記収容部の外部に形成された前記端子板の実装端子面より突出するように前記半導体素子を前記樹脂により封止し、
前記収容部と前記端子板の前記実装端子面とを有する半導体装置形成領域と、別の前記半導体装置形成領域とを接続する連結部分を切断することにより、個々の半導体装置を得る半導体装置の製造方法。 - 請求項16に記載の半導体装置の製造方法において、
前記半導体素子を前記樹脂により封止する際、前記樹脂の前記表面が、前記端子板の前記実装端子面と面一になるように、前記端子板が前記樹脂により封止される半導体装置の製造方法。 - 請求項16に記載の半導体装置の製造方法において、
前記半導体素子を前記樹脂により封止する際、前記端子板の前記実装端子面が前記樹脂の前記表面より突出するように、前記端子板が前記樹脂により封止される半導体装置の製造方法。 - 請求項16に記載の半導体装置の製造方法において、
前記端子板の前記実装端子面は、前記収容部の外周のうちの一辺側および前記一辺側に対向する対向辺側のそれぞれに複数ずつ設けられる半導体装置の製造方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018239982 | 2018-12-21 | ||
JP2018239982 | 2018-12-21 | ||
PCT/JP2019/015843 WO2020129273A1 (ja) | 2018-12-21 | 2019-04-11 | 半導体装置および半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP6746808B1 true JP6746808B1 (ja) | 2020-08-26 |
JPWO2020129273A1 JPWO2020129273A1 (ja) | 2021-02-15 |
Family
ID=71100740
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019558803A Active JP6746808B1 (ja) | 2018-12-21 | 2019-04-11 | 半導体装置および半導体装置の製造方法 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP6746808B1 (ja) |
TW (1) | TW202025317A (ja) |
WO (1) | WO2020129273A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116830260A (zh) * | 2021-02-12 | 2023-09-29 | 日本发条株式会社 | 电路基板以及制造方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003086737A (ja) * | 2001-09-11 | 2003-03-20 | Toshiba Corp | 半導体装置 |
JP2005050961A (ja) * | 2003-07-31 | 2005-02-24 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2006222298A (ja) * | 2005-02-10 | 2006-08-24 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2006324320A (ja) * | 2005-05-17 | 2006-11-30 | Renesas Technology Corp | 半導体装置 |
JP2008515192A (ja) * | 2004-09-23 | 2008-05-08 | インターナショナル レクティファイアー コーポレイション | エッチング処理されたリードフレームを用いる再分散型ハンダパッド |
JP2009188376A (ja) * | 2008-01-09 | 2009-08-20 | Toyota Motor Corp | 半導体装置とその製造方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7119447B2 (en) * | 2001-03-28 | 2006-10-10 | International Rectifier Corporation | Direct fet device for high frequency application |
-
2019
- 2019-04-11 JP JP2019558803A patent/JP6746808B1/ja active Active
- 2019-04-11 WO PCT/JP2019/015843 patent/WO2020129273A1/ja active Application Filing
- 2019-07-05 TW TW108123817A patent/TW202025317A/zh unknown
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003086737A (ja) * | 2001-09-11 | 2003-03-20 | Toshiba Corp | 半導体装置 |
JP2005050961A (ja) * | 2003-07-31 | 2005-02-24 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2008515192A (ja) * | 2004-09-23 | 2008-05-08 | インターナショナル レクティファイアー コーポレイション | エッチング処理されたリードフレームを用いる再分散型ハンダパッド |
JP2006222298A (ja) * | 2005-02-10 | 2006-08-24 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2006324320A (ja) * | 2005-05-17 | 2006-11-30 | Renesas Technology Corp | 半導体装置 |
JP2009188376A (ja) * | 2008-01-09 | 2009-08-20 | Toyota Motor Corp | 半導体装置とその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JPWO2020129273A1 (ja) | 2021-02-15 |
TW202025317A (zh) | 2020-07-01 |
WO2020129273A1 (ja) | 2020-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10546840B2 (en) | Method for fabricating stack die package | |
JP3759131B2 (ja) | リードレスパッケージ型半導体装置とその製造方法 | |
US7495323B2 (en) | Semiconductor package structure having multiple heat dissipation paths and method of manufacture | |
KR101160694B1 (ko) | 반도체장치의 제조 방법 | |
US20140264804A1 (en) | Stack die package | |
US20070132073A1 (en) | Device and method for assembling a top and bottom exposed packaged semiconductor | |
US9786583B2 (en) | Power semiconductor package device having locking mechanism, and preparation method thereof | |
JP3533159B2 (ja) | 半導体装置及びその製造方法 | |
WO2000049656A1 (fr) | Dispositif semi-conducteur et procede de fabrication associe | |
JP6746808B1 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2014154736A (ja) | 半導体装置 | |
JP6245485B2 (ja) | スタックダイパッケージを製造する方法 | |
CN110634812A (zh) | 具有夹互连和双侧冷却的半导体器件封装 | |
JPH11163007A (ja) | 半導体装置の製造方法 | |
JP4784945B2 (ja) | 半導体装置の製造方法 | |
KR102016019B1 (ko) | 고열전도성 반도체 패키지 | |
JP4353935B2 (ja) | リードレスパッケージ型半導体装置 | |
JP4887346B2 (ja) | 半導体装置 | |
KR102410257B1 (ko) | 양면냉각형 전력반도체 디스크리트 패키지 | |
US20240203812A1 (en) | Semiconductor device | |
JP2004172448A (ja) | 半導体装置 | |
KR100379092B1 (ko) | 반도체패키지 및 그 제조 방법 | |
JP2003188335A (ja) | 半導体装置及びその製造方法 | |
CN117747579A (zh) | 半导体装置 | |
JP2024046599A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191028 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191028 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20191028 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191118 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20191127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200212 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200410 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200728 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200805 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6746808 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |