JP2005050961A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2005050961A JP2005050961A JP2003204732A JP2003204732A JP2005050961A JP 2005050961 A JP2005050961 A JP 2005050961A JP 2003204732 A JP2003204732 A JP 2003204732A JP 2003204732 A JP2003204732 A JP 2003204732A JP 2005050961 A JP2005050961 A JP 2005050961A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- electrode plate
- bump
- semiconductor chip
- sealing body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 182
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 31
- 238000007789 sealing Methods 0.000 claims abstract description 102
- 239000000853 adhesive Substances 0.000 claims abstract description 78
- 230000001070 adhesive effect Effects 0.000 claims abstract description 78
- 238000000034 method Methods 0.000 claims description 27
- 239000011347 resin Substances 0.000 claims description 16
- 229920005989 resin Polymers 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 14
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 11
- 229910052709 silver Inorganic materials 0.000 claims description 11
- 239000004332 silver Substances 0.000 claims description 11
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 10
- 238000005520 cutting process Methods 0.000 claims description 7
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 abstract description 12
- 239000002184 metal Substances 0.000 abstract description 12
- 238000005516 engineering process Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 31
- 238000010586 diagram Methods 0.000 description 12
- 230000004888 barrier function Effects 0.000 description 7
- 239000000945 filler Substances 0.000 description 6
- 241000587161 Gomphocarpus Species 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 230000017525 heat dissipation Effects 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000000465 moulding Methods 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 238000001721 transfer moulding Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- NLYAJNPCOHFWQQ-UHFFFAOYSA-N kaolin Chemical compound O.O.O=[Al]O[Si](=O)O[Si](=O)O[Al]=O NLYAJNPCOHFWQQ-UHFFFAOYSA-N 0.000 description 2
- 150000002736 metal compounds Chemical class 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910020658 PbSn Inorganic materials 0.000 description 1
- 101150071746 Pbsn gene Proteins 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05575—Plural external layers
- H01L2224/0558—Plural external layers being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13144—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/29111—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/29139—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8312—Aligning
- H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
- H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
- H01L2224/83139—Guiding structures on the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8312—Aligning
- H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
- H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
- H01L2224/8314—Guiding structures outside the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/8412—Aligning
- H01L2224/84136—Aligning involving guiding structures, e.g. spacers or supporting members
- H01L2224/84138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
- H01L2924/15747—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【解決手段】封止体と、封止体内に位置し第1の主面にソース電極(S電極)及びゲート電極(G電極)を有し裏面の第2の主面にドレイン電極(D電極)を有する半導体チップと、上面の一部を封止体の上面に露出させ端部分の下面を封止体の下面に露出させる第1の電極板(ドレイン電極板)と、下面を封止体の下面に露出させ上面を封止体内に位置させる第2の電極板(ソース電極板及びゲート電極板)とを有し、半導体チップのD電極はドレイン電極板に接着材を介して電気的に接続され、半導体チップのS電極及びG電極の表面には金ワイヤによるスタッド型のバンプ電極が1乃至複数設けられ、バンプ電極は導電性の接着材で覆われ、バンプ電極とソース電極板及びゲート電極板は前記接着材で電気的に接続され、バンプ電極とソース電極板及びゲート電極板は接触しない構造である。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は半導体装置及びその製造方法に係わり、特にパワートランジスタを形成した半導体チップを封止した半導体装置の製造に適用して有効な技術に関する。
【0002】
【従来の技術】
高出力半導体装置の一つとして、例えば、パワーMOSFET(Metal OxideSemiconductor Field−Effect−Transistor ),IGBT(Insulated Gate Bipolar Transistor ),バイポーラパワートランジスタ等の電源用トランジスタを形成した半導体チップを封止体内に組み込んだ半導体装置が知られている。
【0003】
パワーMOSFET装置は、封止体内にパワーMOSFETチップを組み込んだ構造になっている。パワーMOSFET装置として、絶縁性樹脂からなる封止体の底面にドレイン端子となる金属部材を露出させ,封止体の一側にソース用リード端子及びゲート用リード端子を配置した構造が知られている。ソース用リード端子及びゲート用リード端子は一部で屈曲し、その一部は封止体の上面に露出する構造ともなっている。封止体内に延在するソース用リード端子及びゲート用リード端子は、前記金属部材上に固定された半導体チップの上面のソース電極及びゲート電極にそれぞれ電気的に接続されている。これらリードは、ソース電極及びゲート電極上にワイヤのボールボンディング法によって均等に配置されたAuバンプに超音波圧着されている。(例えば、特許文献1)。
【0004】
一方、同様の構造のパワーMOSFET装置の製造方法において、半導体ウエハの段階で金バンプを形成し、その後半導体ウエハをダイシングして金バンプを有する半導体チップを形成する技術も知られている(例えば、特許文献2)。
【0005】
【特許文献1】
特開2000−223634号公報(第7頁、図 1、図17)
【特許文献2】
特開2003−86787号公報(第4頁、図 1)
【0006】
【発明が解決しようとする課題】
パワーMOSFET装置において、半導体チップの電極とリード(金属板)を半田で電気的に接続させている。この接続において、半田と電極の界面に金属化合物が形成され、接続特性が劣化する。そこで、金属化合物の発生を防止するために、Ti(下層)/Ni等からなるアンダーバリアメタル層(UBM層)を設ける。
【0007】
しかし、UBM層の形成は、スパッタ等の処理で形成するため、製造コストが高くなってしまう。
【0008】
そこで、電極上に熱圧着法によってワイヤの先端を接続した後、ワイヤを引っ張って破断させてスタッド型のバンプ電極を形成し、このバンプ電極をリード端子に超音波法によって接続している(例えば、特許文献1)。
【0009】
この超音波接続では、バンプ電極とリード端子は、加熱状態で超音波振動させて金属間接続とするため、半導体チップは強くリード端子に押し付けられる。この結果、半導体チップの電極上に形成されたバンプ電極は、ワイヤで形成されるため、その強度は大きい。従って、超音波法による接続では、半導体チップに大きな力が加わる。この結果、脆弱な半導体で形成される半導体チップはクラックが発生したり、あるいは割れたりし、MOSFETが破損してしまう。
【0010】
また、パワーMOSFET装置は、半導体チップ表面とリード端子との間に封止体を形成する樹脂が入り込む構造(アンダーフィル構造)になっている。このため、樹脂に含まれるフィラー(シリカ)が半導体チップとリード端子との隙間に容易に入り込む広い隙間が必要となる。フィラーの平均粒径が、例えば、15μm(75μmカット)の場合、前記隙間は最小でも50μm程度必要になる。これは、パワーMOSFET装置(半導体装置)の薄型化の障害になる。
【0011】
本発明の一つの目的は、半導体チップ破損が起き難い半導体装置及びその製造方法を提供することにある。
【0012】
本発明の一つの目的は、薄型の半導体装置及びその製造方法を提供することにある。
【0013】
本発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面からあきらかになるであろう。
【0014】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。
【0015】
(1)本発明の半導体装置は、
表裏面である上面と下面及び上面と下面を繋ぐ側面を有する絶縁性樹脂からなる封止体と、
封止体内に位置し、第1の主面に電極(ソース電極及びゲート電極)を有し、第1の主面の裏面になる第2の主面に電極(ドレイン電極)を有する半導体チップと、
表裏面である上面と下面を有し、上面の一部を封止体の上面に露出させ、端部分の下面を封止体の下面に露出させる第1の電極板(ドレイン電極板)と、
表裏面である上面と下面を有し、下面を封止体の下面に露出させ、上面を封止体内に位置させる第2の電極板(ソース電極板及びゲート電極板)とを有し、
半導体チップの第2の主面の電極(ドレイン電極)は、第1の電極板(ドレイン電極板)に接着材を介して電気的に接続され、
半導体チップの第1の主面の電極(ソース電極及びゲート電極)の表面には、金ワイヤによる熱圧着法(ボールボンディング法)によって形成されるスタッド型のバンプ電極が1乃至複数設けられ、バンプ電極は導電性の接着材(銀ペースト)で覆われ、バンプ電極と第2の電極板(ソース電極板及びゲート電極板)は前記接着材で電気的に接続されている構成になっている。
【0016】
また、バンプ電極と第2の電極板(ソース電極板及びゲート電極板)との間には接着材が介在し、バンプ電極と第2の電極板は接触しない構造になっている。電極板の端は封止体の側面から外部に0.1〜0.2mm程度突出した構造になっている。ドレイン電極板の端は複数に分岐し、該分岐端が前記封止体の側面から外側に突出している。ドレイン電極板の延在方向とソース電極板及びゲート電極板の延在方向は異なり、例えば、ソース電極板及びゲート電極板はドレイン電極板の延在方向に直交する方向に延在している。バンプ電極が形成される半導体チップの電極はアルミニウム膜で形成され、このアルミニウム膜上に金ワイヤによるバンプ電極が形成されている。また、半導体チップのソース電極及びゲート電極を有する第1の主面と、ソース電極板及びゲート電極板との間隔は10〜30μm程度になっている。
【0017】
このような半導体装置は、
(a)パターニングされ一部が屈曲した第1の電極板(ドレイン電極板)を有する第1のリードフレーム及びパターニングされた平板状の第2の電極板(ソース電極板及びゲート電極板)を有する第2のリードフレームを用意する工程、
(b)第1の主面に電極(ソース電極及びゲート電極)を有し、第1の主面の反対面になる第2の主面に電極(ドレイン電極)を有する半導体チップを用意する工程、
(c)半導体チップの第2の主面のドレイン電極を第1のリードフレームの第1の電極板(ドレイン電極板)に導電性の接着材で電気的に接続させる工程、
(d)半導体チップの第1の主面の電極(ソース電極及びゲート電極)上に導電性のワイヤを熱圧着法によって接続するとともに引っ張って切断して1乃至複数のスタッド型のバンプ電極を形成する工程、
(e)ソース電極及びゲート電極上に前記バンプ電極を被うように導電性の接着材を塗布する工程、
(f)バンプ電極上の接着材上に第2のリードフレームを重ね、かつバンプ電極上の接着材を硬化させて第2のリードフレームのソース電極板とソース電極上のバンプ電極を電気的に接続させるとともに、第2のリードフレームのゲート電極板とゲート電極上のバンプ電極を電気的に接続させる工程、
(g)第1及び第2のリードフレームの電極板の外表面が露出するように、第1及び第2のリードフレーム及び半導体チップ並びに接着材を含む部分を絶縁性樹脂で覆って封止体を形成する工程、
(h)封止体の近傍で第1及び第2のリードフレームの不要部分を切断除去して、ドレイン電極板及びソース電極板並びにゲート電極板の外端を封止体の側面から0.1〜0.2mm程度突出させる工程によって製造される。
【0018】
また、第1及び第2のリードフレームを用意する前記(a)の工程では、第1のリードフレームの第1の電極板(ドレイン電極板)の端部分の下面が封止体の下面に露出し、中央部分の上面が封止体の上面に露出するように、第1のリードフレームを形成しておく。また、第1及び第2のリードフレームにおいて、ソース電極板及びゲート電極板がドレイン電極板の延在方向に直交する方向に延在するように形成しておく。また、リードフレームにおいて、幅が広い電極板にあっては、電極板の端を複数に分岐したパターンとし、封止体形成時、分岐端が封止体の側面から外側に突出するように形成しておく。
【0019】
また、バンプ電極を形成する半導体チップの電極をアルミニウム膜で形成し、電極上に金ワイヤを熱圧着法によって接続しかつ切断して前記バンプ電極を形成し、バンプ電極を被うように電極上に銀ペーストからなる接着材を塗布し、その後接着材上にリードフレームの電極板を重ね、接着材を硬化処理して電極板とバンプ電極を電気的に接続させる。この際、バンプ電極が電極板に直接接触しないように、接着材の厚さをバンプ電極の高さよりも厚く形成する。また、バンプ電極が形成される半導体チップの第1の主面と、この第1の主面に対面する電極板(ソース電極板及びゲート電極板)との間隔が10〜30μm程度になるように、前記間隔に充填する接着材の厚さを決める。
【0020】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【0021】
(実施形態1)
図1乃至図18は本発明の一実施形態(実施形態1)である半導体装置に係わる図である。図1乃至図6は半導体装置の構造に係わる図である。図7乃至図18は半導体装置の製造方法に係わる図である。
【0022】
本実施形態1では、本発明をパワーMOSFET装置(半導体装置)に適用した例について説明する。パワーMOSFET装置には縦型のパワーMOSFETを形成した半導体チップが組み込まれている。半導体チップの第1の主面には、第1電極であるソース(S)電極と、制御電極であるゲート(G)電極が設けられ、前記第1の主面の反対面となる第2の主面には第2電極となるドレイン(D)電極が設けられる構造になっている。
【0023】
パワーMOSFET装置1は、図1、図4及び図5に示すように、偏平四角形状の絶縁性樹脂からなる封止体(パッケージ)2を有する。この封止体2の下面3には、外部電極端子となるソース電極端子4,ゲート電極端子5,ドレイン電極端子6がそれぞれ下面を露出させるように位置している。図5に示すように、ソース電極端子4,ゲート電極端子5及びドレイン電極端子6は封止体2の側面7からわずかに突出(例えば、0.1〜0.2mm程度)する構造になり、いわゆるノンリード型になっている。
【0024】
ソース電極端子4,ゲート電極端子5は封止体2の幅方向に沿って延在する平板な電極板9,10となり、電極板9,10の第2の面は封止体2の下面3から露出し、第1の面は封止体2内に埋没している。ソース電極端子4及びゲート電極端子5は長手方向の長さは共に5mmとなり、かつ両者の間隔は0.2mm程度になっている。ソース電極端子4の幅は1mmであり、ゲート電極端子5の幅は0.3mmである。ソース電極端子4及びゲート電極端子5の長手方向の両端部分が封止体2の側面から前述のようにわずかに突出する。
【0025】
ドレイン電極端子6は、図5に示すように、封止体2の両端の下面3にそれぞれ4個並んで位置している。これらドレイン電極端子6は一枚の電極板13からなっている。電極板13の中央部分は、図1及び図4に示すように、その上面が封止体2の上面8に露出している。そして、中央部分の両端部分では電極板13は4本に分岐している。この分岐部分は途中で一段折れ曲がっている。折れ曲がり部分は傾斜し、先端部分の下面は封止体2の下面に一致して封止体2の下面3に露出している。各分岐部分の先端も封止体2の側面7からわずかに突出している。封止体2の上面8に露出する、電極板13の前記中央部分の表面11には放熱フィンが取り付けられる。
【0026】
換言するならば、電極板13の中央部分の上面(第1の面)は封止体2の上面8に露出し、その反対面の第2の面(下面)部分は封止体2内に位置している。電極板13の屈曲部分の第1の面及び第2の面は共に封止体2内に位置する。また、分岐部分の先端部分(端部分)の第2の面(下面)は封止体2の下面に露出してドレイン電極端子6を形成し、その反対面部分である第1の面(上面)は封止体2内に位置している。
【0027】
一方、電極板13の中央部分の第2の面(図1では下面)には接着材15を介して半導体チップ16が固定されている。半導体チップ16は、その第1の主面にソース電極及びゲート電極を有し、第1の主面の反対面になる第2の主面に裏面電極としてドレイン電極を有する構造になっている。そして、裏面電極が接着材15を介して電極板13の中央部分に電気的に接続される。ソース電極及びゲート電極上にはそれぞれ1乃至複数のバンプ電極17が設けられるとともに、このバンプ電極17は導電性の接着材18で覆われ、バンプ電極17と電極板9,10は接着材18によって接続され、この結果、ソース電極は電極板9(ソース電極端子4)に電気的に接続され、ゲート電極は電極板10(ゲート電極端子5)に電気的に接続されることになる。
【0028】
このパワーMOSFET装置1は、後述するが、その製造において2枚のリードフレーム(第1のリードフレーム及び第2のリードフレーム)が使用される。そして、一方のリードフレームには前記ドレイン電極端子6を含む電極板13が設けられ、他方のリードフレームには前記ソース電極端子4及びゲート電極端子5を形成する電極板9,10が設けられる構造になっている。
【0029】
リードフレームを用意する工程では、第1のリードフレームの第1の電極板(ドレイン電極板)の端部分の下面が封止体の下面に露出し、中央部分の上面が封止体の上面に露出するように、第1のリードフレームを形成しておく。また、第1及び第2のリードフレームにおいて、ソース電極板及びゲート電極板がドレイン電極板の延在方向に直交する方向に延在するように形成しておく。また、リードフレームにおいて、幅が広い電極板にあっては、電極板の端を複数に分岐したパターンとし、封止体形成時、分岐端が封止体の側面から外側に突出するように形成しておく。本実施形態ではドレイン電極板の両端側を分岐している。
【0030】
ここで半導体チップ16の構造について、図6を参照しながら簡単に説明する。図6は半導体チップ16の一部を示す拡大断面図であり、縦型パワーMOSFETの一部を示してある。
【0031】
半導体チップ16は、主面にn−型のエピタキシャル層21を有するn+型のシリコン半導体基板20を基に形成されている。縦型MOSFETは、平面的に見て多数のセル(トランジスタ)が整列配置されている。この例では、各トランジスタセルはトレンチ構成になっている。エピタキシャル層21の所定領域には、p−型のチャネル(CH)層22が形成されるとともに、その外周にはガードリングとなるP−型のウエル層23が形成されている。
【0032】
また、チャネル層22を貫通するようにセル形成領域には多数のトレンチ(溝)25が形成される。このトレンチ25はウエル層23にも設けられる。ウエル層23に設けられるトレンチと、その内側の最外周に位置するセルを構成するトレンチとの間の領域は、セルとして使用されない無効領域となる。
【0033】
トレンチ25内にはゲート電極となるポリシリコンゲート層26が設けられ、この層の下にはゲート絶縁膜27が設けられている。そして、トレンチに囲まれたチャネル層22の中央表層部分にはP+領域28が形成されている。セル部分のチャネル層22においては、P+領域28の外側からトレンチに到る領域に亘ってN+型からなるソース領域29が設けられている。トレンチ部分、即ち、ゲート絶縁膜27及びポリシリコンゲート層26は絶縁膜32で被われ、この絶縁膜32上にはソース電極33が形成されている。このソース電極33は絶縁膜32が設けられない開口部分でP+領域28及びソース領域29と電気的に接続されている。
【0034】
無効領域の外側に位置するトレンチ25部分では、ゲート絶縁膜27に連なって厚い絶縁膜(LOCOS)34が設けられている。図示はしないが、この厚い絶縁膜34はウエル層23の外周を超えて延在している。無効領域の外側に位置するトレンチ25に埋め込まれたポリシリコンゲート層26は厚い絶縁膜34上の途中部分にまで延在して周辺ゲート配線35を形成している。また、この周辺ゲート配線35及び厚い絶縁膜34も絶縁膜32で被われている。この絶縁膜32部分から前記厚い絶縁膜34上にかけてゲート電極36が設けられている。このゲート電極36は絶縁膜32に部分的に設けられた開口を通してポリシリコンゲート層26に電気的に接続されている。ソース電極33及びゲート電極36は共にアルミニウム膜で形成されている。
【0035】
また、半導体チップ16の第1の主面には絶縁膜37が選択的に設けられている。ソース電極33及びゲート電極36は絶縁膜37によって選択的に被われている。そして、絶縁膜37が設けられない開口部分に、バンプ電極17が形成されている。半導体チップ16の第2の主面には全面に亘ってドレイン電極38が形成されている。
【0036】
バンプ電極17は次の方法で形成される。例えば、筒状のキャピラリでワイヤ(金線)を保持し、キャピラリの下端から突出するワイヤの先端を放電等の球状化処理によって球状(ボール)化する。その後、キャピラリを半導体チップの電極面上に降下させてボール部分を潰しながらワイヤを電極に接続する。つぎにキャピラリを上昇させ、かつワイヤをクランプして上方に引っ張る。これにより、ワイヤは破断し、ネイルヘッド状のバンプ電極17が形成される。
【0037】
バンプ電極17の破断部分の先端部分は引き千切られることから、図6に示すように急激に細くなる(破断部分17b)。また破断部分17bの先端はヒゲ状(ヒゲ部分17c)になる。キャピラリによって推し潰されて形成されるネイルヘッド部17aの高さは±3μm程度とあまりばらつかないが、破断部分17bの高さはそのばらつきが大きい。ヒゲ部分17cは極めて細いため、機械的強度は小さく、電極板に接触しても容易に曲がってしまい、半導体チップが損傷するようなことはない。
【0038】
一例を挙げれば、直径25μmの金線の場合、ボール部分の直径は75〜80μm程度になり、バンプ電極17の高さは最大では30μm程度になる。この場合、ネイルヘッド部17aと破断部分17bをも含む高さは10μm程度になる。
【0039】
従って、接着材18の厚さをばらつきの最大値である30μmよりも大きくすれば、殆どのバンプ電極17は直接電極板に接触しなくなる。また、接着材18の厚さを10〜30μm前後程度にすれば、曲がり易いヒゲ部分17cが半導体チップに接触しても半導体チップには大きい力が加わらないことから半導体チップの損傷は防げる。接着材18の厚さを小さくすればするほど、封止体2の薄型化が可能になる。パワーMOSFET装置1の薄型化が達成するためには、封止体2の薄型化を図る必要があり、前記接着材18を薄くする必要がある。
【0040】
図1乃至図3に、接着材18によるソース電極端子4(電極板9)とソース電極33上に設けたバンプ電極17との接続状態と、ゲート電極端子5(電極板10)とゲート電極36上に設けたバンプ電極17との接続状態を示す。
【0041】
図2は図1の奥行き方向に沿う断面図であり、ソース電極端子4(電極板9)とソース電極33上に設けたバンプ電極17との接着材18による接続状態を示す。接着材18は半導体チップ16の略全長に亘って延在するように設けられ、この延在方向にバンプ電極17が並んでいる。図2は模式図であり、バンプ電極17を3個示す図である。バンプ電極17は接着材18によってソース電極端子4、即ちソース電極板に接続される。
【0042】
図3は図1の奥行き方向に沿う断面図であり、ゲート電極端子5(電極板10)とゲート電極36上に設けたバンプ電極17との接着材18による接続状態を示す。ゲート電極36は中央部分を除いて絶縁膜37によって被われている。そして、露出するゲート電極36の表面に、例えば、1個のバンプ電極17が形成されている。バンプ電極17は接着材18によってゲート電極端子5、即ちゲート電極板に接続されている。また、図1及び図3から分かるように、接着材18はゲート電極板(電極板10)の全面に存在し、ゲート電極板と半導体チップ16を接続している。
【0043】
本発明は、一つに、バンプ電極17が全く電極板に接触しない構成であり、一つに一部のバンプ電極17のヒゲ部分17cが電極板に接触する構成である。
【0044】
本実施形態1は、バンプ電極17が全く電極板に接触しない構成であり、接着材18の厚さは30μm程度である。本実施形態1のパワーMOSFET装置1では、従来のように半導体チップの第1の主面と電極板との間(隙間)に封止体を構成するフィラーを入り込ませる必要がなく薄型化が可能になる。即ち、前記隙間にフィラーを入り込ませる場合には、隙間の間隔を50μm程度以上と広くする必要があるが、本実施形態1では隙間を30μmと小さくできる。従って、この分封止体2の厚さを薄くでき、パワーMOSFET装置1の薄型化が達成できる。なお、図6以外の図ではバンプ電極17のヒゲ部分は省略する。また、図によっては、バンプ電極17を単に小丸で表示する。
【0045】
本実施形態1では、電極上にスタッド型のバンプ電極17を形成するため、従来のようにコスト高になるアンダーバリアメタル層を形成しなくともよくなる。また、電極と電極板を接着材18(銀ペースト)で接着する構造では、高コストになるアンダーバリアメタル層(UBM層)を電極の表面に設けておかなければ接続ができない。しかし、本実施形態の場合は、バンプ電極17を介在させるため、UBM層を形成する必要もなく、製品コストの低減を図ることができる。
【0046】
つぎに、本実施形態1の半導体装置(パワーMOSFET装置)1の製造方法について、図7及び図18を参照しながら説明する。本実施形態のパワーMOSFET装置1は、図7のフローチャートに示すように、リードフレーム・半導体チップ用意(S101)、チップボンディング(S102)、バンプ電極形成(S103)、電極板接続(S104)、封止体形成(S105)、メッキ処理(S106)、不要リードフレーム切断除去(S107)の各工程を経て製造される。
【0047】
パワーMOSFET装置1の製造においては、第1及び第2のリードフレームと半導体チップが用意される(S101)。図8(a),(b)は第1のリードフレーム(電極板13を有するリードフレーム)40を示す平面図と断面図である。図14は第2のリードフレーム(電極板9,10を有するリードフレーム)60である。この図及び以下の図において、リードフレーム40,60は一つのパワーMOSFET装置1を製造する単位リードパターンのみを示す。実際には連結する枠等によって単位リードパターンが直列に複数並ぶ構造になる。
【0048】
第1のリードフレーム40(単にリードフレーム40とも呼称)は、図8(a),(b)に示すように、平行に延在する一対の枠片41と、これら枠片41を連結する幅が広い電極板13と、電極板13の外側でかつ一対の枠片41から片持梁状に延在するクランプ片42を有している。電極板13の両端部分、即ち、枠片41寄りの部分には平行に3本のスリット43が設けられている。これらスリット43によって電極板13の両端側には4本の分岐片44が形成されることになる。分岐片44は、図4に示すようにドレイン電極端子6となる部分である。一対の枠片41を延長した構造とすることによって、単位リードパターンを複数有する短冊状のリードフレームになる。
【0049】
寸法関係の一例を挙げると、分岐片44の幅は0.4mm、スリット43の幅は0.87であり、平板となる中央部分の縦の長さは4.21mm、横の長さは3.11mmである。この部分に半導体チップが搭載される。リードフレーム40は銅合金板からなり、厚さは0.2mmである。
【0050】
電極板13はスリット43の部分で、図8(b)に示すように、一段低く折り曲げられている。図8(b)において、電極板13の一段低くなった部分(オフセット部分)の上面を第2面45b、裏側を第1面45aと呼称する。リードフレーム40の最も高い第2面45bと、最も低い第1面45aとの距離cは、例えば、0.6mmになる。この高さ、即ち厚さは封止体2の厚さに相当する。なお、パワーMOSFET装置1になった状態では、第1面45aは上面になり、第2面45bは下面になる。第1面45a,第2面45bはパワーMOSFET装置1の製造時の説明で使用する。
【0051】
つぎに、図9(a),(b)に示すように、電極板13の第2面45b上に導電性の接着材15を図示しないディスペンサによって塗布する。その後、この接着材15上に半導体チップ16を重ね、接着材15を硬化処理して、図10(a),(b)に示すように、半導体チップ16を電極板13に固定する(S102)。接着材15は、例えば、銀ペーストを用い、ベーキングによって硬化させる。硬化後の接着材15の厚さは、例えば、0.01mmである。半導体チップ16は縦a、横bの大きさである。例えば、a=3.9mm、b=2.8mmである。半導体チップ16はドレイン電極面が導電性の接着材15によって電極板13に電気的に接続される。従って、半導体チップ16の露出面には、図10(a)に示すように、ソース電極33及びゲート電極36が位置する。ゲート電極36は小さな四角形領域である。ソース電極33は図10(a)に示すように広い四角形領域であってもよく、また、図2や図6に示すように、バンプ電極17を形成しない領域を絶縁膜で被う構造でもよい。
【0052】
つぎに、図11(a),(b)に示すように、ソース電極33及びゲート電極36上にバンプ電極17を形成する(S103)。バンプ電極17は、例えば、ゲート電極36上に1個、ソース電極33上に複数形成する。バンプ電極17は、前述のように、筒状のキャピラリでワイヤ(金線)を保持し、キャピラリの下端から突出するワイヤの先端を放電等の球状化処理によって球状(ボール)化する。その後、キャピラリを半導体チップの電極面上に降下させてボール部分を潰しながらワイヤを電極に接続する。つぎにキャピラリを上昇させ、かつワイヤをクランプして上方に引っ張る。これにより、ワイヤは破断し、ネイルヘッド状のバンプ電極(スタッド型バンプ電極)17が形成される。バンプ電極17の高さは30μm程度である。キャピラリの押し潰し力を制御することによって、ネイルヘッド部17a及び破断部分17bをそれぞれ5μm程度に抑えることができ、ヒゲ部分17cも20μm以下にすることができる。
【0053】
つぎに、図12(a),(b)に示すように、ソース電極33及びゲート電極36上に導電性の接着材18を図示しないディスペンサによって塗布する。この塗布によってソース電極33及びゲート電極36上にはそれぞれ一塊の接着材18が塗布され、かつ各接着材18はバンプ電極17を被うことになる。接着材18は、例えば、銀ペーストを用いる。
【0054】
つぎに、図13(a),(b)に示すように、ソース電極33及びゲート電極36上の接着材18上に、図14に示す第2のリードフレーム60を重ねて固定する(S104)。リードフレーム60は、半導体チップ16のソース電極33及びゲート電極36に対応する幅の電極板9,10を有している。この電極板9,10は延在方向の両端が半導体チップ16の外側にまで延在する長さになっている。そして連結部61によって枠部62に連結されている。この枠部62の外側には嵌合片部63が突出している。
【0055】
第2のリードフレーム60の単位リードパターンは、一対の枠部62と、これら枠部62の間に連結部61を介して平行に延在する電極板9,10と、枠部62の中央外側に設けられる嵌合片部63とで構成されている。この単位リードパターンを嵌合片部63で繋がるように繰り返し配列することによって、前記第1のリードフレーム40に対応する短冊状のリードフレームになる。
【0056】
また、嵌合片部63とリードフレーム40の一対のクランプ片42の先端間は、図13(a)では隙間があるように記載してある。しかし、リードフレーム40にリードフレーム60を位置決めして重ねて嵌め込むと、嵌合片部63は一対のクランプ片42の先端間に嵌合されて固定されるようになっている。また、この固定状態では、電極板9,10はバンプ電極17に直接接触しない状態になっている。また、電極板9とソース電極33との間及び電極板10とゲート電極36との間の空間は接着材18で埋め尽くされている。また、ソース電極33及びゲート電極36を有する半導体チップ16の主面と電極板9,10との間隔は30μm程度になる。
【0057】
つぎに、図15(a),(b)に示すように封止体2を形成する(S105)。即ち、第1及び第2のリードフレーム40,60の電極板(電極板9,10,13)の外表面が露出するように、リードフレーム40,60及び半導体チップ16並びに接着材15,18を含む部分を絶縁性樹脂で覆って封止体2を形成する。
【0058】
図16はトランスファモールディング装置によって封止体2を形成した状態を示す模式的断面図である。成形金型の下型71と上型72との間に組み立てが終了したリードフレーム40等を型締めする。その後、図示しないゲートからキャビティ73内に絶縁性樹脂74を圧入し、かつ硬化させる。本例では、下型71と上型72のパーティング面間に弾力性に富むシート75を介在させたシートモールディング法による封止体形成である。これにより、モールディング時、シート75が弾力的に圧縮されるため、樹脂の漏れもなく、かつ半導体チップ16に大きな力が加わらなくなり、半導体チップの破損も防止できる。
【0059】
型締時、リードフレーム40の電極板13の中央部分は下型71の底面に接触し、リードフレーム60の電極板9,10はシート75に接触する。また、リードフレーム40の電極板13の両端部分はシート75に接触する。これにより、封止体2の1面にはリードフレーム40の電極板13の中央部分が露出し、封止体2の反対面にはリードフレーム60の電極板9,10と電極板13の両端部分が露出することになる。
【0060】
本実施形態では、封止体2は側面7が4面となる四角形体になっている。第1の電極板(ソース電極板及びゲート電極板)の端部は封止体2の対面する一対の側面からそれぞれ突出し、第2の電極板(ドレイン電極板)の端部は封止体2前記一対の側面に交差する他の一対の側面からそれぞれ突出している構造になる。このため、トランスファモールディング時、成形金型のキャビティの両側または両端にそれぞれ電極板が突出し、この電極板は下型71と上型72によって確実にクランプされる。この結果、各電極板はキャビティの底面または天井面側のシートに密着することになり、露出する電極板面に樹脂が漏れ出なくなる。
【0061】
本実施形態では、電極板9と電極板10との間は別として、半導体チップ16の第1の主面と電極板9,10との間(隙間)に接着材18が充填されていることから、絶縁性樹脂74を充填させる必要がない。従って、前記隙間の間隔を樹脂中のフィラーが充分に入る間隔、例えば、50μm以上とする必要もない。従って、前記隙間を10〜30μm程度とすることができ、封止体2の厚さを薄くできる。例えば、0.6mmになる。
【0062】
つぎに、図示しないが、メッキ処理して封止体2から突出する電極板9,10及び電極板13の表面に実装用のメッキ膜を形成する(S106)。メッキ膜としては、例えば、PbSn膜を形成する。
【0063】
つぎに、不要リードフレーム部分を切断除去(S107)して、図1及び図4並びに図5に示すようなパワーMOSFET装置1を製造する。図17(a),(b)は、リードフレーム60の不要部分を切断除去した図である。即ち、図17(a),(b)は、電極板9,10の両端側の連結部61を切断除去した図である。電極板9,10の先端は封止体2の側面から0.1〜0.2mm程度とわずかに突出する。電極板9はソース電極端子4になり、電極板10はゲート電極端子5になる。
【0064】
図18(a),(b)は、リードフレーム40の不要部分を切断除去した図である。即ち、図18(a),(b)は、リードフレーム40の電極板13の両端の分岐片44を途中で切断して不要なリードフレーム40部分を除去した図である。分岐片44の先端は封止体2の側面から0.1〜0.2mm程度とわずかに突出する。各分岐片44はドレイン電極端子6になる。この切断除去によってパワーMOSFET装置1が製造される。図18(a)はパワーMOSFET装置1の底面図であり、図18(b)は裏返し状態のパワーMOSFET装置1の正面図である。
【0065】
本実施形態1によれば、以下の効果を奏する。
【0066】
(1)本実施形態によれば、半導体チップ16の第1の主面に設けた電極(ソース電極33及びゲート電極36)上にそれぞれ1乃至複数のスタッド型のバンプ電極17を形成する。つぎに各電極領域ごとに接着材(銀ペースト)18をバンプ電極17を完全に被う程度に形成する。つぎにソース電極33上にソース電極板(電極板9)を、ゲート電極36上にゲート電極板(電極板10)を重ね、ソース電極及びゲート電極上の銀ペースト18をベーキングして硬化させる。これにより、ソース電極上のバンプ電極17とソース電極板(電極板9)は接着材18によって電気的に接続され、ベース電極上のバンプ電極17とベース電極板(電極板10)は接着材18によって電気的に接続されることになる。強度が高いバンプ電極17を電極板9,10に強く当てることがないため、半導体チップ16に大きな力が加わらない状態で電極と電極板の接続が行える。従って、半導体チップ16にクラックが発生したり、半導体チップ16が割れなくなり、信頼性の高いパワーMOSFET装置(半導体装置)1を高歩留りで製造することができる。
【0067】
(2)上記(1)のように、本実施形態のパワーMOSFET装置1は、スタッド型バンプ電極17を使用することから、従来採用しているアンダーバリアメタル層も採用する必要がなくなり、パワーMOSFET装置1のコスト低減が可能になる。
【0068】
(3)本実施形態では、半導体チップ16の電極上に形成したバンプ電極17上に接着材18が介在され、この接着材18によって電極板9,10とバンプ電極17(ソース電極33,ゲート電極36))が接続される。半導体チップ16の第1の主面と電極板9,10との間はそれぞれ必要領域で接着材18で完全に充填される結果、封止体2を構成するフィラーが半導体チップ16の第1の主面と電極板間に充填させる必要もなくなる。従って、電極板と半導体チップの第1の主面との間隔も10〜30μm程度と小さくでき、パワーMOSFET装置1の薄型化が可能になる。
【0069】
(4)本実施形態のパワーMOSFET装置1は、封止体2の下面に平板状のソース電極板(電極板9)とゲート電極板(電極板10)が位置し、封止体2の下面周縁部分にドレイン電極板(電極板13)が位置する。従って、本実施形態のパワーMOSFET装置1をマザーボード等の実装基板に実装した場合、半導体チップ16で発生した熱は各電極板9,10,13を介して実装基板に放熱される。また、本実施形態のパワーMOSFET装置1は、ドレイン電極板(電極板13)の中央部分の表面11は封止体2の上面8に露出する。そして、実装基板に実装したパワーMOSFET装置1に対して、放熱フィンが取り付けられる。放熱フィンは、封止体2の上面8に露出したドレイン電極板(電極板13)上に取り付けられる。この結果、パワーMOSFET装置1は封止体2の上下面から熱放散が図られることになり、放熱性能の良好なパワーMOSFET装置1になる。
【0070】
(5)ソース電極33及びゲート電極36はバンプ電極17及び接着材18を介してソース電極端子4及びゲート電極端子5に接続され、その接続方向は一直線になるため、電流経路が短縮されオン抵抗の低減が達成できる。
【0071】
(6)本実施形態では、電極(ソース電極33及びゲート電極36)上にスタッド型のバンプ電極17を形成するため、従来のようにコスト高になるアンダーバリアメタル層を形成しなくともよくなる。
【0072】
(7)本実施形態では、表面にアンダーバリアメタル層を設けた電極(ソース電極33及びゲート電極36)と、電極板9,10を接着材18(銀ペースト)で接着する構造に比較して、電極表面にアンダーバリアメタル層を使用しないため、製品コストの軽減が可能になる。
【0073】
(実施形態2)
図19は本発明の他の実施形態(実施形態2)であるパワーMOSFET装置1の一部を示す拡大断面図である。
【0074】
本実施形態2では、半導体チップ16のソース電極33やゲート電極36を有する第1の主面と、電極板9,10の対応する面との距離をさらに短くできる構造である。即ち、電極板9,10の表面にはバンプ電極17に対面して窪み80を設ける。この窪み80は、電極板の厚さが0.2mmであることから比較的自由にその深さを選択できる。例えば、窪み80の深さを20〜30μm程度の深さにすることによって、バンプ電極17を電極板9,10に接触しないようにすることが可能になる。この結果、パワーMOSFET装置1の製造における半導体チップ16と電極板9,10との接続時、半導体チップ16が割れたり、クラックが入らなくなる。図19はソース電極33と電極板9,10の接続状態を示す図である。
【0075】
(実施形態3)
図20乃至図23は本発明の他の実施形態(実施形態3)であるパワーMOSFET装置1に係わる図である。図20はパワーMOSFET装置の模式的正面図、図21は模式的平面図、図22は模式的側面図、図23は模式的底面図である。
【0076】
本実施形態3のパワーMOSFET装置1は、実施形態1のパワーMOSFET装置1において、電極板13の両端を分岐させずに1枚のドレイン電極端子6とする例である。この構造では、電極板13の両端は平板であることから、放熱面積が増大し、パワーMOSFET装置1の放熱特性が向上する。
【0077】
また、本実施形態3では、封止体2の側面から突出する電極板部分は封止体2によって封止される部分よりも幅が広くなるように図には表示されている。しかし、実際は各電極板はそれぞれ一定幅の平板であり、狭く表示される部分は封止体2を構成する樹脂によって被われている部分である。この隠れた部分は、ハーフエッチングされた部分である。これにより、電極板が封止体2から剥離し難くなる。
【0078】
(実施形態4)
図24乃至図29は本発明の他の実施形態(実施形態4)であるパワーMOSFET装置1に係わる図である。図24はパワーMOSFET装置1の模式的正面図,図25は模式的平面図、図26は模式的側面図、図27は模式的底面図、図28は模式的断面図、図29は模式的断面図である。
【0079】
本実施形態4のパワーMOSFET装置1は、実施形態1のパワーMOSFET装置1において、半導体チップ16の接続状況を逆にした例である。即ち、封止体2の下面3に下面を露出させる平坦な電極板85をドレイン電極板(ドレイン電極端子6)とする。また、封止体2の上面8の中央部分に上面を露出させ、端部分の下面を封止体2の下面3周縁部分に露出させる2本の電極板86,87をソース電極板(ソース電極端子4)とゲート電極板(ゲート電極端子5)とする。
【0080】
本実施形態4のパワーMOSFET装置1の製造は、実施形態1の製造において、リードフレームを用意する工程では、実施形態1の第1のリードフレームに2本の電極板86,87を形成し、第2のリードフレームに1本の電極板85を形成しておく。
【0081】
そして、チップボンディング工程では、半導体チップ16は、その第2の主面を電極板85に接着材15によって接続する。
【0082】
また、バンプ電極形成工程及び電極板接続工程では、半導体チップ16の第1の主面のソース電極33及びゲート電極36上にバンプ電極17をそれぞれ形成し、ついでバンプ電極17を接着材18によって電極板86,87に接続するものである。
【0083】
本実施形態のパワーMOSFET装置1は、封止体2の上面にソース電極板(ソース電極端子4)が露出する構造になっている。ソース電極板が最も高い温度になることから、封止体2の上面に放熱フィンを取り付けることによって、ソース電極板から効果的に放熱を行うことができる。封止体2の下面、即ち、実装基板側で放熱効果を高めるためには、例えば、熱伝導性の高い銅板等を実装基板に設ける等特別の構造を採用しなければならず、面倒であるとともにコストも高くなる。これに対して、封止体2の上面からの熱放散は前述のように放熱フィンを取り付けるだけであり、容易な作業である。
【0084】
(実施形態5)
図30は本発明の他の実施形態(実施形態5)であるパワーMOSFET装置1の一部を示す模式的拡大断面図である。図30は、実施形態1における図2に対応する図であり、ソース電極板9(ソース電極端子4)部分におけるソース電極33と電極板9との接着材18による接着状態を示す図である。
【0085】
本実施形態5では、10〜20μm程度の接着材18の厚さ、即ち、半導体チップ16の第1の主面と電極板9との間隔を10〜30μm程度の寸法にして、パワーMOSFET装置1のさらなる薄型化を達成した例である。バンプ電極17のネイルヘッド部17aの高さを5μm程度以下の厚さに制御し、破断部分17bの長さを5μm程度以下に制御した場合、ヒゲ部分17cは制御でき難い長さではあるが、バンプ電極17の高さを30μm程度以下に抑えることができる。
【0086】
図30に示すように、ヒゲ部分17cを半導体チップ16に直接接触させる構造とすることによって、半導体チップ16の第1の主面と電極板9との間隔を狭くすることができる。この間隔は10〜30μmにすることができる。これにより封止体2の薄型化が図れ、結果としてパワーMOSFET装置1の薄型化を図ることができる。
【0087】
以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。実施形態では、パワーMOSFETを半導体チップに組み込んだ例を示したが、組み込む素子としてはMISFET,パワーバイポーラトランジスタ,IGBT等のトランジスタ、あるいはトランジスタを含むICでもよい。また、バンプ電極としては、銅ワイヤによるものでも同様に適用できる。また、実施形態では、電極板に固定した半導体チップにバンプ電極を形成したが、半導体チップを製作する半導体ウエハの状態でバンプ電極を形成し、バンプ電極付き半導体チップを電極板に固定するようにしても前記実施形態同様の効果が得られる。
【0088】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
【0089】
(1)半導体チップ破損が起き難い半導体装置及びその製造方法を提供することができる。
【0090】
(2)薄型の半導体装置及びその製造方法を提供することができる。
【図面の簡単な説明】
【図1】本発明の一実施形態(実施形態1)である半導体装置の模式的断面図である。
【図2】本実施形態1の半導体装置におけるソース電極部分の接続状態を示す模式的拡大断面図である。
【図3】本実施形態1の半導体装置におけるゲート電極部分の接続状態を示す模式的拡大断面図である。
【図4】本実施形態1の半導体装置を斜め上方から見た模式的斜視図である。
【図5】本実施形態1の半導体装置を斜め下方から見た模式的斜視図である。
【図6】本実施形態1の半導体装置に組み込まれる半導体チップの一部を示す模式的拡大断面図である。
【図7】本実施形態1の半導体装置の製造方法を示すフローチャートである。
【図8】本実施形態1の半導体装置の製造で使用するリードフレームの模式的な平面図及び断面図である。
【図9】チップ固定部分に接着材を塗布した前記リードフレームの模式的な平面図及び断面図である。
【図10】前記チップ固定部分に半導体チップを固定した前記リードフレームの模式的な平面図及び断面図である。
【図11】前記半導体チップの表面にバンプ電極を複数形成した前記リードフレームの模式的な平面図及び断面図である。
【図12】前記半導体チップの表面のソース電極部分及びゲート電極部分にそれぞれ接着材を塗布した前記リードフレームの模式的な平面図及び断面図である。
【図13】前記ソース電極部分及びゲート電極部分に電極フレームを接着した前記リードフレームの模式的な平面図及び断面図である。
【図14】前記電極フレームの模式的平面図である。
【図15】トランスファモールディングによって封止体が形成された前記リードフレームの模式的な平面図及び断面図である。
【図16】前記リードフレームに対するトランスファモールディング状態を示す模式的断面図である。
【図17】前記電極フレームの不要部分が切断除去された前記リードフレームの模式的な平面図及び断面図である。
【図18】前記リードフレームの不要部分が切断除去されて製品となった半導体装置の模式的な底面図及び断面図である。
【図19】本発明の他の実施形態(実施形態2)である半導体装置の一部を示す模式的拡大断面図である。
【図20】本発明の他の実施形態(実施形態3)である半導体装置の模式的正面図である。
【図21】本実施形態3の半導体装置の模式的平面図である。
【図22】本実施形態3の半導体装置の模式的側面図である。
【図23】本実施形態3の半導体装置の模式的底面図である。
【図24】本発明の他の実施形態(実施形態4)である半導体装置の模式的正面図である。
【図25】本実施形態4の半導体装置の模式的平面図である。
【図26】本実施形態4の半導体装置の模式的側面図である。
【図27】本実施形態4の半導体装置の模式的底面図である。
【図28】本実施形態4の半導体装置の模式的断面図である。
【図29】本実施形態4の半導体装置の模式的断面図である。
【図30】本発明の他の実施形態(実施形態5)である半導体装置の一部の模式的拡大断面図である。
【符号の説明】
1…半導体装置(パワーMOSFET装置)、2…封止体(パッケージ)、3…下面、4…ソース電極端子、5…ゲート電極端子、6…ドレイン電極端子、7…側面、8…上面、9,10…電極板、11…表面、13…電極板、15…接着材、16…半導体チップ、17…バンプ電極、17a…ネイルヘッド部、17b…破断部分、17c…ヒゲ部分、18…接着材(銀ペースト)、20…シリコン半導体基板、21…エピタキシャル層、22…チャネル(CH)層、23…ウエル層、25…トレンチ(溝)、26…ポリシリコンゲート層、27…ゲート絶縁膜、28…P+領域、29…ソース領域、32…絶縁膜、33…ソース電極、34…厚い絶縁膜、35…周辺ゲート配線、36…ゲート電極、37…絶縁膜、38…ドレイン電極、40…リードフレーム、41…枠片、42…クランプ片、43…スリット、44…分岐片、45a…第1面、45b…第2面、60…リードフレーム、61…連結部、62…枠部、63…嵌合片部、71…下型、72…上型、73…キャビティ、74…絶縁性樹脂、75…シート、80…窪み、85〜87…電極板。
Claims (24)
- 表裏面である上面と下面を有し、前記上面と前記下面を繋ぐ側面を有する絶縁性樹脂からなる封止体と、
前記封止体内に位置し、表裏面である第1の主面及び第2の主面にそれぞれ電極を有する半導体チップと、
表裏面である上面と下面を有し、前記上面の一部を前記封止体の上面に露出させ、端部分の前記下面を前記封止体の下面に露出させる第1の電極板と、
表裏面である上面と下面を有し、前記下面を前記封止体の下面に露出させ、前記上面を前記封止体内に位置させる第2の電極板とを有し、
前記半導体チップの前記第2の主面の前記電極は、前記第1の電極板または前記第2の電極板に導電性の接着材を介して電気的に接続され、
前記半導体チップの前記第1の主面の前記電極の表面にはバンプ電極が設けられ、前記バンプ電極は導電性の接着材で覆われ、前記バンプ電極と前記第2の電極板または前記第1の電極板は前記接着材で電気的に接続されていることを特徴とする半導体装置。 - 前記バンプ電極と前記第2の電極板または前記第1の電極板は接触していないことを特徴とする請求項1に記載の半導体装置。
- 前記バンプ電極は前記電極表面に1乃至複数複数設けられていることを特徴とする請求項1に記載の半導体装置。
- 前記バンプ電極は、前記半導体チップの第1の主面の前記電極に形成したスタッド型バンプ電極であることを特徴とする請求項1に記載の半導体装置。
- 前記バンプ電極は、前記半導体チップの第1の主面の前記電極に形成したスタッド型バンプ電極であり、かつ前記電極表面に複数設けられ、
一部の背の高い前記バンプ電極は前記電極板に接触し、他の前記バンプ電極は前記電極板に接触していないことを特徴とする請求項1に記載の半導体装置。 - 前記電極板の表面には前記バンプ電極に対面して窪みが設けられていることを特徴とする請求項1に記載の半導体装置。
- 前記電極板の端は前記封止体の前記側面から外部に突出していることを特徴とする請求項1に記載の半導体装置。
- 前記電極板の端は複数に分岐し、該分岐端が前記封止体の側面から外側に突出していることを特徴とする請求項1に記載の半導体装置。
- 前記第1の電極板と、前記第2の電極板の延在方向は異なっていることを特徴とする請求項1に記載の半導体装置。
- 前記バンプ電極が形成される前記半導体チップの電極はアルミニウム膜で形成されていることを特徴とする請求項1に記載の半導体装置。
- 前記バンプ電極は金ワイヤまたは銅ワイヤで形成され、前記接着材は硬化処理された銀ペーストからなっていることを特徴とする請求項1に記載の半導体装置。
- 前記半導体チップの第1の主面と、この第1の主面に対面する前記電極板との間隔は10〜30μm程度であることを特徴とする請求項1に記載の半導体装置。
- 前記半導体チップにはトランジスタが形成され、前記半導体チップの前記第2の主面には前記トランジスタの第2電極が設けられ、
前記半導体チップの前記第1の主面には前記トランジスタの第1電極と制御電極が設けられ、
前記第1の電極板または前記第2の電極板は複数本設けられ、
前記第2電極は前記第2の電極板または第1の電極板に接続され、
前記第1電極と制御電極は複数設けられる前記前記第1の電極板または第2の電極板に別々に接続されていることを特徴とする請求項1に記載の半導体装置。 - 前記バンプ電極を被う前記接着材は、前記バンプ電極が形成された前記電極領域と、この電極領域から外れかつ前記半導体チップの端近傍に到る領域に亘って設けられていることを特徴とする請求項1に記載の半導体装置。
- 前記封止体は前記側面を4面有する四角形体からなり、
前記第1の電極板の端部は前記封止体の対面する一対の側面からそれぞれ突出し、
前記第2の電極板の端部は前記封止体の前記一対の側面に交差する他の一対の側面からそれぞれ突出していることを特徴とする請求項1に記載の半導体装置。 - パターニングされ一部が屈曲した第1の電極板を有する第1のリードフレーム及びパターニングされた平板状の第2の電極板を有する第2のリードフレームを用意する工程と、
第1の主面に電極を有し、前記第1の主面の反対面になる第2の主面に電極を有する半導体チップを用意する工程と、
前記半導体チップの前記第2の主面の前記電極を、前記第1のリードフレームの第1の電極板または前記第2のリードフレームの第2の電極板に導電性の接着材で電気的に接続させる工程と、
前記半導体チップの前記第1の主面の前記電極上に導電性のワイヤを熱圧着法によって接続するとともに引っ張って切断して1乃至複数のバンプ電極を形成する工程と、
前記電極上に前記バンプ電極を被うように導電性の接着材を塗布する工程と、
前記バンプ電極上の前記接着材上に前記第2のリードフレームまたは前記第1のリードフレームを重ね、かつ前記バンプ電極上の前記接着材を硬化させて前記リードフレームの電極板と前記バンプ電極を電気的に接続させる工程と、
前記第1及び第2のリードフレームの前記電極板の外表面が露出するように、前記第1及び第2のリードフレーム及び前記半導体チップ並びに前記接着材を含む部分を絶縁性樹脂で覆って封止体を形成する工程と、
前記封止体の近傍で前記第1及び第2のリードフレームの不要部分を切断除去する工程とを有し、
前記リードフレームを用意する工程では、前記切断除去工程後、前記第1のリードフレームの前記第1の電極板の端部分の下面が前記封止体の下面に露出し、中央部分の上面が前記封止体の上面に露出するように、前記第1のリードフレームを形成しておくことを特徴とする半導体装置の製造方法。 - 前記バンプ電極が前記電極板に直接接触しないように、前記バンプ電極を被う前記接着材の厚さを前記バンプ電極の高さよりも厚く形成することを特徴とする請求項16に記載の半導体装置の製造方法。
- 前記バンプ電極が前記電極板に直接接触しないように、前記リードフレームの前記バンプ電極に対面する電極板の表面を一段引っ込んだ構造に形成しておくことを特徴とする請求項16に記載の半導体装置の製造方法。
- 前記バンプ電極において、一部の背の高いバンプ電極は前記電極板に接触していることを特徴とする請求項16に記載の半導体装置の製造方法。
- 前記リードフレームにおいて、前記電極板の端を複数に分岐したパターンとし、前記封止体形成時、前記分岐端が前記封止体の側面から外側に突出するように形成することを特徴とする請求項16に記載の半導体装置の製造方法。
- 前記半導体チップの第1の主面に接続された電極板の端部の延在方向は、前記半導体チップの第2の主面に接続された電極板の端部の延在方向とは異なる方向になるように前記第1及び第2のリードフレームのパターンを形成しておくことを特徴とする請求項16に記載の半導体装置の製造方法。
- 前記バンプ電極を形成する前記半導体チップの電極をアルミニウム膜で形成し、前記電極上に金ワイヤまたは銅ワイヤを熱圧着法によって接続しかつ切断して前記バンプ電極を形成し、
前記バンプ電極を被うように前記電極上に銀ペーストからなる接着材を塗布し、その後前記接着材上に前記リードフレームの電極板を重ね、前記接着材を硬化処理して前記電極板と前記バンプ電極を電気的に接続させることを特徴とする請求項16に記載の半導体装置の製造方法。 - 前記バンプ電極が形成される前記半導体チップの第1の主面と、この第1の主面に対面する前記電極板との間隔が10〜30μm程度になるように、前記間隔に充填する前記接着材の厚さを決めることを特徴とする請求項16に記載の半導体装置の製造方法。
- 前記第1の主面に第1電極と制御電極を有し、第2の主面に第2電極を有するトランジスタを形成した半導体チップを用意し、
前記第1のリードフレーム及び前記第2のリードフレームのうち一方のリードフレームの前記電極板を複数本とし、
前記複数本の電極板に前記第1電極と前記制御電極を別々に電気的に接続することを特徴とする請求項16に記載の半導体装置の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003204732A JP4294405B2 (ja) | 2003-07-31 | 2003-07-31 | 半導体装置 |
US10/828,262 US6992386B2 (en) | 2003-07-31 | 2004-04-21 | Semiconductor device and a method of manufacturing the same |
US11/312,528 US7408251B2 (en) | 2003-07-31 | 2005-12-21 | Semiconductor packaging device comprising a semiconductor chip including a MOSFET |
US12/216,363 US7586180B2 (en) | 2003-07-31 | 2008-07-02 | Semiconductor packaging device comprising a semiconductor chip including a MOSFET |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003204732A JP4294405B2 (ja) | 2003-07-31 | 2003-07-31 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005050961A true JP2005050961A (ja) | 2005-02-24 |
JP4294405B2 JP4294405B2 (ja) | 2009-07-15 |
Family
ID=34100676
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003204732A Expired - Fee Related JP4294405B2 (ja) | 2003-07-31 | 2003-07-31 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (3) | US6992386B2 (ja) |
JP (1) | JP4294405B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013517624A (ja) * | 2010-01-19 | 2013-05-16 | ヴィシェイ−シリコニックス | 半導体パッケージおよび方法 |
KR101356575B1 (ko) | 2006-04-06 | 2014-02-03 | 페어차일드 세미컨덕터 코포레이션 | 반도체 기판을 금속 기판에 본딩하는 방법 |
JP6746808B1 (ja) * | 2018-12-21 | 2020-08-26 | アオイ電子株式会社 | 半導体装置および半導体装置の製造方法 |
JP2020167290A (ja) * | 2019-03-29 | 2020-10-08 | 株式会社デンソー | 半導体装置 |
JP2021177516A (ja) * | 2020-05-08 | 2021-11-11 | アオイ電子株式会社 | 半導体装置 |
Families Citing this family (105)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3853263B2 (ja) * | 2002-07-08 | 2006-12-06 | Necエレクトロニクス株式会社 | 半導体装置 |
US7190062B1 (en) * | 2004-06-15 | 2007-03-13 | Amkor Technology, Inc. | Embedded leadframe semiconductor package |
TWI225696B (en) * | 2003-06-10 | 2004-12-21 | Advanced Semiconductor Eng | Semiconductor package and method for manufacturing the same |
JP2005217072A (ja) * | 2004-01-28 | 2005-08-11 | Renesas Technology Corp | 半導体装置 |
JP4302607B2 (ja) * | 2004-01-30 | 2009-07-29 | 株式会社デンソー | 半導体装置 |
DE102004041088B4 (de) * | 2004-08-24 | 2009-07-02 | Infineon Technologies Ag | Halbleiterbauteil in Flachleitertechnik mit einem Halbleiterchip und Verfahren zu seiner Herstellung |
US8232635B2 (en) * | 2004-08-25 | 2012-07-31 | International Rectifier Corporation | Hermetic semiconductor package |
JP2006100481A (ja) * | 2004-09-29 | 2006-04-13 | Nec Electronics Corp | 半導体装置 |
US20060164813A1 (en) * | 2004-11-30 | 2006-07-27 | Kabushiki Kaisha Toshiba | Semiconductor package and semiconductor module |
DE102005011159B4 (de) * | 2005-03-09 | 2013-05-16 | Infineon Technologies Ag | Halbleiterbauteil mit oberflächenmontierbaren Außenkontaktflächen und Verfahren zur Herstellung desselben |
JP2006261519A (ja) * | 2005-03-18 | 2006-09-28 | Sharp Corp | 半導体装置及びその製造方法 |
US7557432B2 (en) * | 2005-03-30 | 2009-07-07 | Stats Chippac Ltd. | Thermally enhanced power semiconductor package system |
US7230333B2 (en) | 2005-04-21 | 2007-06-12 | International Rectifier Corporation | Semiconductor package |
DE102005027356B4 (de) * | 2005-06-13 | 2007-11-22 | Infineon Technologies Ag | Halbleiterleistungsbauteilstapel in Flachleitertechnik mit oberflächenmontierbaren Außenkontakten und ein Verfahren zur Herstellung desselben |
US20090057852A1 (en) * | 2007-08-27 | 2009-03-05 | Madrid Ruben P | Thermally enhanced thin semiconductor package |
US8310060B1 (en) | 2006-04-28 | 2012-11-13 | Utac Thai Limited | Lead frame land grid array |
US8461694B1 (en) | 2006-04-28 | 2013-06-11 | Utac Thai Limited | Lead frame ball grid array with traces under die having interlocking features |
US8460970B1 (en) | 2006-04-28 | 2013-06-11 | Utac Thai Limited | Lead frame ball grid array with traces under die having interlocking features |
US8487451B2 (en) | 2006-04-28 | 2013-07-16 | Utac Thai Limited | Lead frame land grid array with routing connector trace under unit |
US8492906B2 (en) | 2006-04-28 | 2013-07-23 | Utac Thai Limited | Lead frame ball grid array with traces under die |
US7804131B2 (en) * | 2006-04-28 | 2010-09-28 | International Rectifier Corporation | Multi-chip module |
US7812437B2 (en) * | 2006-05-19 | 2010-10-12 | Fairchild Semiconductor Corporation | Flip chip MLP with folded heat sink |
US8013437B1 (en) * | 2006-09-26 | 2011-09-06 | Utac Thai Limited | Package with heat transfer |
US8125077B2 (en) * | 2006-09-26 | 2012-02-28 | Utac Thai Limited | Package with heat transfer |
DE102006047761A1 (de) * | 2006-10-06 | 2008-04-10 | Infineon Technologies Ag | Halbleiterbauteil und Verfahren zu dessen Herstellung |
US8552543B2 (en) * | 2006-11-13 | 2013-10-08 | International Rectifier Corporation | Semiconductor package |
US9711343B1 (en) | 2006-12-14 | 2017-07-18 | Utac Thai Limited | Molded leadframe substrate semiconductor package |
US9761435B1 (en) | 2006-12-14 | 2017-09-12 | Utac Thai Limited | Flip chip cavity package |
DE102006060484B4 (de) * | 2006-12-19 | 2012-03-08 | Infineon Technologies Ag | Halbleiterbauelement mit einem Halbleiterchip und Verfahren zur Herstellung desselben |
US20090015978A1 (en) * | 2007-07-12 | 2009-01-15 | Clark O Melville | Non-inductive silicon transient voltage suppressor |
US7737548B2 (en) * | 2007-08-29 | 2010-06-15 | Fairchild Semiconductor Corporation | Semiconductor die package including heat sinks |
US7790512B1 (en) | 2007-11-06 | 2010-09-07 | Utac Thai Limited | Molded leadframe substrate semiconductor package |
US8097945B2 (en) * | 2007-11-21 | 2012-01-17 | Lynda Harnden, legal representative | Bi-directional, reverse blocking battery switch |
JP2009147032A (ja) * | 2007-12-13 | 2009-07-02 | Panasonic Corp | 半導体装置および光ピックアップ装置 |
US7800219B2 (en) * | 2008-01-02 | 2010-09-21 | Fairchild Semiconductor Corporation | High-power semiconductor die packages with integrated heat-sink capability and methods of manufacturing the same |
US7626249B2 (en) * | 2008-01-10 | 2009-12-01 | Fairchild Semiconductor Corporation | Flex clip connector for semiconductor device |
US8143729B2 (en) * | 2008-01-25 | 2012-03-27 | International Rectifier Corporation | Autoclave capable chip-scale package |
JP2009200338A (ja) * | 2008-02-22 | 2009-09-03 | Renesas Technology Corp | 半導体装置の製造方法 |
US8063470B1 (en) | 2008-05-22 | 2011-11-22 | Utac Thai Limited | Method and apparatus for no lead semiconductor package |
US9947605B2 (en) * | 2008-09-04 | 2018-04-17 | UTAC Headquarters Pte. Ltd. | Flip chip cavity package |
US20100102429A1 (en) * | 2008-10-24 | 2010-04-29 | Great Team Backend Foundry, Inc. | Flip-chip package structure with block bumps and the wedge bonding method thereof |
US7944031B2 (en) * | 2008-11-24 | 2011-05-17 | Fairchild Semiconductor Corporation | Leadframe-based chip scale semiconductor packages |
US7960800B2 (en) * | 2008-12-12 | 2011-06-14 | Fairchild Semiconductor Corporation | Semiconductor dice with backside trenches filled with elastic material for improved attachment, packages using the same, and methods of making the same |
US8367476B2 (en) * | 2009-03-12 | 2013-02-05 | Utac Thai Limited | Metallic solderability preservation coating on metal part of semiconductor package to prevent oxide |
US9449900B2 (en) | 2009-07-23 | 2016-09-20 | UTAC Headquarters Pte. Ltd. | Leadframe feature to minimize flip-chip semiconductor die collapse during flip-chip reflow |
US20110075392A1 (en) | 2009-09-29 | 2011-03-31 | Astec International Limited | Assemblies and Methods for Directly Connecting Integrated Circuits to Electrically Conductive Sheets |
US9391005B2 (en) * | 2009-10-27 | 2016-07-12 | Alpha And Omega Semiconductor Incorporated | Method for packaging a power device with bottom source electrode |
US8368189B2 (en) * | 2009-12-04 | 2013-02-05 | Utac Thai Limited | Auxiliary leadframe member for stabilizing the bond wire process |
US9355940B1 (en) | 2009-12-04 | 2016-05-31 | Utac Thai Limited | Auxiliary leadframe member for stabilizing the bond wire process |
US8575732B2 (en) | 2010-03-11 | 2013-11-05 | Utac Thai Limited | Leadframe based multi terminal IC package |
US8871571B2 (en) | 2010-04-02 | 2014-10-28 | Utac Thai Limited | Apparatus for and methods of attaching heat slugs to package tops |
US9093433B2 (en) * | 2010-11-18 | 2015-07-28 | Microchip Technology Incorporated | Using bump bonding to distribute current flow on a semiconductor power device |
JP5822468B2 (ja) * | 2011-01-11 | 2015-11-24 | ローム株式会社 | 半導体装置 |
US9209373B2 (en) * | 2011-02-23 | 2015-12-08 | Intellectual Discovery Co., Ltd. | High power plastic leaded chip carrier with integrated metal reflector cup and direct heat sink |
US8742490B2 (en) * | 2011-05-02 | 2014-06-03 | Monolithic Power Systems, Inc. | Vertical power transistor die packages and associated methods of manufacturing |
US8933545B2 (en) * | 2011-07-28 | 2015-01-13 | Alpha & Omega Semiconductor, Inc. | Double-side exposed semiconductor device |
US8970032B2 (en) * | 2011-09-21 | 2015-03-03 | Infineon Technologies Ag | Chip module and method for fabricating a chip module |
US9029198B2 (en) | 2012-05-10 | 2015-05-12 | Utac Thai Limited | Methods of manufacturing semiconductor devices including terminals with internal routing interconnections |
US9449905B2 (en) | 2012-05-10 | 2016-09-20 | Utac Thai Limited | Plated terminals with routing interconnections semiconductor device |
US9006034B1 (en) | 2012-06-11 | 2015-04-14 | Utac Thai Limited | Post-mold for semiconductor package having exposed traces |
US8865523B2 (en) * | 2013-03-15 | 2014-10-21 | Alpha & Omega Semiconductor, Inc. | Semiconductor package and fabrication method thereof |
CN104347431B (zh) * | 2013-07-23 | 2017-04-12 | 万国半导体股份有限公司 | 一种暴露器件顶面和底面的封装结构及其制作方法 |
TWI552281B (zh) * | 2013-07-31 | 2016-10-01 | 萬國半導體股份有限公司 | 暴露元件頂面和底面的封裝結構及其製作方法 |
DE102013216709B4 (de) * | 2013-08-22 | 2021-03-25 | Infineon Technologies Ag | Halbleiteranordnung, verfahren zur herstellung einer anzahl von chipbaugruppen und verfahren zur herstellung einer halbleiteranordnung |
JP2015056638A (ja) * | 2013-09-13 | 2015-03-23 | 株式会社東芝 | 半導体装置およびその製造方法 |
CN104716129B (zh) * | 2013-12-17 | 2017-08-15 | 万国半导体股份有限公司 | 集成堆叠式多芯片的半导体器件及其制备方法 |
JP6330436B2 (ja) | 2014-04-01 | 2018-05-30 | 富士電機株式会社 | パワー半導体モジュール |
US10242934B1 (en) | 2014-05-07 | 2019-03-26 | Utac Headquarters Pte Ltd. | Semiconductor package with full plating on contact side surfaces and methods thereof |
KR101978027B1 (ko) * | 2014-05-15 | 2019-05-13 | 인텔 코포레이션 | 집적 회로 조립체용 성형 복합 인클로저 |
JP6248803B2 (ja) * | 2014-05-20 | 2017-12-20 | 富士電機株式会社 | パワー半導体モジュール |
US9812380B2 (en) * | 2014-05-22 | 2017-11-07 | Microchip Technology Incorporated | Bumps bonds formed as metal line interconnects in a semiconductor device |
CN105489571B (zh) * | 2014-09-15 | 2018-04-20 | 万国半导体(开曼)股份有限公司 | 一种带散热片的半导体封装及其封装方法 |
DE102014115909B4 (de) * | 2014-10-31 | 2017-06-01 | Infineon Technologies Ag | Press-Pack-Zelle und Verfahren zum Betrieb einer Press-Pack-Zelle |
CN104465551B (zh) * | 2014-12-26 | 2017-12-01 | 江苏长电科技股份有限公司 | 机械压合方式实现电性和散热的封装结构及工艺方法 |
US10269686B1 (en) | 2015-05-27 | 2019-04-23 | UTAC Headquarters PTE, LTD. | Method of improving adhesion between molding compounds and an apparatus thereof |
US20170084521A1 (en) | 2015-09-18 | 2017-03-23 | Industrial Technology Research Institute | Semiconductor package structure |
US9922843B1 (en) | 2015-11-10 | 2018-03-20 | UTAC Headquarters Pte. Ltd. | Semiconductor package with multiple molding routing layers and a method of manufacturing the same |
JP1563812S (ja) * | 2016-04-11 | 2016-11-21 | ||
US10276477B1 (en) | 2016-05-20 | 2019-04-30 | UTAC Headquarters Pte. Ltd. | Semiconductor package with multiple stacked leadframes and a method of manufacturing the same |
JP6673012B2 (ja) * | 2016-05-26 | 2020-03-25 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
JP1582228S (ja) * | 2016-08-02 | 2017-07-24 | ||
JP6885701B2 (ja) * | 2016-10-17 | 2021-06-16 | ローム株式会社 | 半導体装置 |
JP1577511S (ja) * | 2016-11-15 | 2017-05-29 | ||
JP1580899S (ja) * | 2016-11-15 | 2017-07-10 | ||
JP1592769S (ja) * | 2017-05-02 | 2017-12-11 | ||
US10727151B2 (en) * | 2017-05-25 | 2020-07-28 | Infineon Technologies Ag | Semiconductor chip package having a cooling surface and method of manufacturing a semiconductor package |
JP6887932B2 (ja) * | 2017-10-13 | 2021-06-16 | 株式会社三井ハイテック | リードフレームの製造方法 |
JP1603359S (ja) * | 2017-10-19 | 2018-05-07 | ||
JP1603358S (ja) * | 2017-10-19 | 2018-05-07 | ||
USD859334S1 (en) * | 2017-10-26 | 2019-09-10 | Mitsubishi Electric Corporation | Semiconductor device |
US10896869B2 (en) | 2018-01-12 | 2021-01-19 | Amkor Technology Singapore Holding Pte. Ltd. | Method of manufacturing a semiconductor device |
USD906271S1 (en) * | 2018-04-13 | 2020-12-29 | Rohm Co., Ltd. | Semiconductor module |
US11749633B2 (en) * | 2019-04-18 | 2023-09-05 | Hitachi Energy Switzerland Ag | Power semiconductor module with laser-welded leadframe |
JP1660133S (ja) * | 2019-09-26 | 2020-05-25 | ||
USD951214S1 (en) * | 2019-12-11 | 2022-05-10 | Panasonic Semiconductor Solutions Co., Ltd. | Semiconductor device |
USD951212S1 (en) * | 2019-12-11 | 2022-05-10 | Panasonic Semiconductor Solutions Co., Ltd. | Semiconductor device |
USD951213S1 (en) * | 2019-12-11 | 2022-05-10 | Panasonic Semiconductor Solutions Co., Ltd. | Semiconductor device |
USD951215S1 (en) * | 2019-12-11 | 2022-05-10 | Panasonic Semiconductor Solutions Co., Ltd. | Semiconductor device |
USD934187S1 (en) * | 2020-01-21 | 2021-10-26 | Lang Cheng | Integrated circuit package |
USD937231S1 (en) * | 2020-04-06 | 2021-11-30 | Wolfspeed, Inc. | Power semiconductor package |
US20220115304A1 (en) * | 2020-10-13 | 2022-04-14 | Amkor Technology Singapore Holding Pte. Ltd. | Semiconductor devices and methods of manufacturing semiconductor devices |
US11611170B2 (en) | 2021-03-23 | 2023-03-21 | Amkor Technology Singapore Holding Pte. Ltd | Semiconductor devices having exposed clip top sides and methods of manufacturing semiconductor devices |
JP2023045876A (ja) * | 2021-09-22 | 2023-04-03 | 株式会社東芝 | 半導体装置 |
JP1711418S (ja) * | 2021-10-13 | 2022-03-31 | 半導体素子 | |
USD1009818S1 (en) * | 2021-10-13 | 2024-01-02 | Rohm Co., Ltd. | Semiconductor device |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5637922A (en) * | 1994-02-07 | 1997-06-10 | General Electric Company | Wireless radio frequency power semiconductor devices using high density interconnect |
US5625226A (en) * | 1994-09-19 | 1997-04-29 | International Rectifier Corporation | Surface mount package with improved heat transfer |
JPH1167809A (ja) * | 1997-08-26 | 1999-03-09 | Sanyo Electric Co Ltd | 半導体装置 |
JP3000975B2 (ja) * | 1997-10-20 | 2000-01-17 | 富士通株式会社 | 半導体素子の実装構造 |
KR20000057810A (ko) * | 1999-01-28 | 2000-09-25 | 가나이 쓰토무 | 반도체 장치 |
JP4260263B2 (ja) | 1999-01-28 | 2009-04-30 | 株式会社ルネサステクノロジ | 半導体装置 |
JP3871486B2 (ja) * | 1999-02-17 | 2007-01-24 | 株式会社ルネサステクノロジ | 半導体装置 |
US6256200B1 (en) * | 1999-05-27 | 2001-07-03 | Allen K. Lam | Symmetrical package for semiconductor die |
JP2002083904A (ja) * | 2000-09-06 | 2002-03-22 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
US6566164B1 (en) * | 2000-12-07 | 2003-05-20 | Amkor Technology, Inc. | Exposed copper strap in a semiconductor package |
JP3868777B2 (ja) * | 2001-09-11 | 2007-01-17 | 株式会社東芝 | 半導体装置 |
JP2003086787A (ja) | 2001-09-13 | 2003-03-20 | Hitachi Ltd | 半導体装置とその製造方法 |
US6777800B2 (en) * | 2002-09-30 | 2004-08-17 | Fairchild Semiconductor Corporation | Semiconductor die package including drain clip |
-
2003
- 2003-07-31 JP JP2003204732A patent/JP4294405B2/ja not_active Expired - Fee Related
-
2004
- 2004-04-21 US US10/828,262 patent/US6992386B2/en not_active Expired - Lifetime
-
2005
- 2005-12-21 US US11/312,528 patent/US7408251B2/en not_active Expired - Fee Related
-
2008
- 2008-07-02 US US12/216,363 patent/US7586180B2/en not_active Expired - Lifetime
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101356575B1 (ko) | 2006-04-06 | 2014-02-03 | 페어차일드 세미컨덕터 코포레이션 | 반도체 기판을 금속 기판에 본딩하는 방법 |
JP2013517624A (ja) * | 2010-01-19 | 2013-05-16 | ヴィシェイ−シリコニックス | 半導体パッケージおよび方法 |
JP6746808B1 (ja) * | 2018-12-21 | 2020-08-26 | アオイ電子株式会社 | 半導体装置および半導体装置の製造方法 |
JP2020167290A (ja) * | 2019-03-29 | 2020-10-08 | 株式会社デンソー | 半導体装置 |
JP7095641B2 (ja) | 2019-03-29 | 2022-07-05 | 株式会社デンソー | 半導体装置 |
JP2021177516A (ja) * | 2020-05-08 | 2021-11-11 | アオイ電子株式会社 | 半導体装置 |
TWI825372B (zh) * | 2020-05-08 | 2023-12-11 | 日商青井電子股份有限公司 | 半導體裝置 |
Also Published As
Publication number | Publication date |
---|---|
US7586180B2 (en) | 2009-09-08 |
JP4294405B2 (ja) | 2009-07-15 |
US20080272472A1 (en) | 2008-11-06 |
US7408251B2 (en) | 2008-08-05 |
US20050023670A1 (en) | 2005-02-03 |
US6992386B2 (en) | 2006-01-31 |
US20060097391A1 (en) | 2006-05-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4294405B2 (ja) | 半導体装置 | |
JP4248953B2 (ja) | 半導体装置およびその製造方法 | |
US8629467B2 (en) | Semiconductor device | |
TWI450373B (zh) | 雙側冷卻整合功率裝置封裝及模組,以及製造方法 | |
JP4173751B2 (ja) | 半導体装置 | |
US8481368B2 (en) | Semiconductor package of a flipped MOSFET and its manufacturing method | |
JP4628687B2 (ja) | 半導体装置 | |
JP3737673B2 (ja) | 半導体装置 | |
JP4746061B2 (ja) | 半導体装置 | |
JP2010251374A (ja) | 半導体装置およびその製造方法 | |
JP2005243685A (ja) | 半導体装置 | |
JP2005101293A (ja) | 半導体装置 | |
JP4190250B2 (ja) | 半導体装置 | |
JP5665206B2 (ja) | 半導体装置 | |
US9929076B2 (en) | Semiconductor package of a flipped MOSFET chip and a multi-based die paddle with top surface groove-divided multiple connecting areas for connection to the flipped MOSFET electrodes | |
TWI277184B (en) | Flip-chip leadframe type package and fabrication method thereof | |
JP2015019115A (ja) | 半導体装置 | |
JP5388235B2 (ja) | 半導体装置 | |
JP5139383B2 (ja) | 半導体装置の製造方法 | |
JP3995661B2 (ja) | パワーmosfetの製造方法 | |
JP2004087673A (ja) | 樹脂封止型半導体装置 | |
JP2007251218A (ja) | パワーmosfetの製造方法およびパワーmosfet | |
TWI478252B (zh) | 一種倒裝晶片的半導體裝置及製造方法 | |
JP2004172448A (ja) | 半導体装置 | |
JP2011176206A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060725 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071119 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071127 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080128 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090407 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090408 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120417 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4294405 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120417 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120417 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120417 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130417 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140417 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |