JP2008283195A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2008283195A5 JP2008283195A5 JP2008126087A JP2008126087A JP2008283195A5 JP 2008283195 A5 JP2008283195 A5 JP 2008283195A5 JP 2008126087 A JP2008126087 A JP 2008126087A JP 2008126087 A JP2008126087 A JP 2008126087A JP 2008283195 A5 JP2008283195 A5 JP 2008283195A5
- Authority
- JP
- Japan
- Prior art keywords
- metal
- chip
- pad
- alignment
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Claims (23)
- アラインマーク領域及び端子パッド領域を具備する基板と、
前記アラインマーク領域上に位置するアライン金属パッドと、
前記端子パッド領域上に位置するチップ金属パッドと、
前記アライン金属パッドの一部分を露出させる第1開口部と、前記チップ金属パッドの一部分を露出させる第2開口部とを具備する保護膜と、
前記第1開口部内に露出された前記アライン金属パッド上に配され、前記保護膜の反基板側の端面に比べて反基板側に突出したアライン金属バンプと、を備えることを特徴とする半導体チップ。 - 前記第2開口部内に露出された前記チップ金属パッド上に配され、前記保護膜の反基版側の端面に比べて反基板側に突出したチップ金属バンプをさらに備えることを特徴とする請求項1に記載の半導体チップ。
- 前記アライン金属バンプは、前記保護膜上に延長されることを特徴とする請求項1または2に記載の半導体チップ。
- 前記アライン金属パッドと前記アライン金属バンプとの間に介在されたシード金属層をさらに備えることを特徴とする請求項1〜3のいずれか1項に記載の半導体チップ。
- 基板上に形成され、電気的に他と絶縁されたアライン金属パッドと、
前記アライン金属パッドの一部分を露出させる開口部を具備する保護膜と、
前記開口部内に露出された前記アライン金属パッド上に配され、前記保護膜の反基板側の端面に比べて反基板側に突出したアライン金属バンプと、を備えることを特徴とするアラインマーク。 - 前記アライン金属バンプは、前記保護膜上に延長されることを特徴とする請求項5に記載のアラインマーク。
- 前記アライン金属パッドと前記アライン金属バンプとの間に介在されたシード金属層をさらに備えることを特徴とする請求項5または6に記載のアラインマーク。
- ボンディングパッドを具備する配線基板と、
アラインマーク領域及び端子パッド領域を具備する半導体基板と、
前記アラインマーク領域上に位置するアライン金属パッドと、
前記端子パッド領域上に位置するチップ金属パッドと、
前記アライン金属パッドの一部分を露出させる第1開口部と、前記チップ金属パッドの一部分を露出させる第2開口部とを具備する保護膜と、
前記第1開口部内に露出された前記アライン金属パッド上に配され、前記保護膜の反基板側の端面に比べて反基板側に突出したアライン金属バンプを具備する半導体チップと、を備え、
前記ボンディングパッドと前記チップ金属パッドとは、電気的に結合されていることを特徴とする半導体パッケージ。 - 前記配線基板上に配され、前記ボンディングパッドと電気的に結合されているディスプレイ素子部をさらに備えることを特徴とする請求項8に記載の半導体パッケージ。
- 前記半導体チップは、前記第2開口部内に露出された前記チップ金属パッド上に配されて前記保護膜の反基板側の端面に比べて反基板側に突出したチップ金属バンプをさらに備え、
前記ボンディングパッドと前記チップ金属パッドとの間に前記チップ金属バンプが介在されていることを特徴とする請求項8または9に記載の半導体パッケージ。 - 前記アライン金属バンプは、前記保護膜上に延長されることを特徴とする請求項8〜10のいずれか1項に記載の半導体パッケージ。
- 前記アライン金属パッドと前記アライン金属バンプとの間に介在されたシード金属層をさらに備えることを特徴とする請求項8〜11のいずれか1項に記載の半導体パッケージ。
- アラインマーク領域及び端子パッド領域を具備する基板を提供する段階と、
前記アラインマーク領域上にアライン金属パッドと、前記端子パッド領域上にチップ金属パッドとをそれぞれ形成する段階と、
前記アライン金属パッドの一部分を露出させる第1開口部と、前記チップ金属パッドの一部分を露出させる第2開口部とを具備する保護膜を形成する段階と、
前記第1開口部内に露出された前記アライン金属パッド上に、前記保護膜の反基板側の端面に比べて反基板側に突出したアライン金属バンプを形成する段階と、を含むことを特徴とする半導体チップの製造方法。 - 前記アライン金属バンプを形成すると同時に、前記第2開口部内に露出された前記チップ金属パッド上に、前記保護膜の反基板側の端面に比べて反基板側に突出したチップ金属バンプを形成することを特徴とする請求項13に記載の半導体チップの製造方法。
- 前記アライン金属バンプ及び前記チップ金属バンプを形成する前に、
前記第1開口部内に露出された前記アライン金属パッド上と、前記第2開口部内に露出された前記チップ金属パッド上とにシード金属層を形成する段階をさらに含むことを特徴とする請求項14に記載の半導体チップの製造方法。 - 前記アライン金属バンプ及び前記チップ金属バンプは、電解メッキ法を使用して形成することを特徴とする請求項14または15に記載の半導体チップの製造方法。
- 前記アライン金属バンプは、前記保護膜上に延長するように形成することを特徴とする請求項13〜16のいずれか1項に記載の半導体チップの製造方法。
- アラインマーク領域及び端子パッド領域を具備する基板と、前記アラインマーク領域上に位置するアライン金属パッドと、前記端子パッド領域上に位置するチップ金属パッドと、前記アライン金属パッドの一部分を露出させる第1開口部と前記チップ金属パッドの一部分を露出させる第2開口部とを具備する保護膜と、前記第1開口部内に露出された前記アライン金属パッド上に配され、前記保護膜の反基板側の端面に比べて反基板側に突出したアライン金属バンプを備える半導体チップとを提供する段階と、
ボンディングパッドを具備する配線基板を提供する段階と、
前記アライン金属バンプをアライメントするための指標として使用し、前記半導体チップを前記配線基板上にアラインする段階と、
前記ボンディングパッドと前記チップ金属パッドとを電気的に結合する段階と、を含むことを特徴とする半導体パッケージの製造方法。 - 前記配線基板は、前記ボンディングパッドに電気的に結合されているディスプレイ素子部を具備することを特徴とする請求項18に記載の半導体パッケージの製造方法。
- 前記半導体チップは、前記第2開口部内に露出された前記チップ金属パッド上に配されて前記保護膜の反基板側の端面に比べて反基板側に突出したチップ金属バンプをさらに備え、
前記半導体チップは、前記配線基板上に前記チップ金属バンプが前記ボンディングパッドに対向するようにアラインされ、
前記ボンディングパッドと前記チップ金属パッドは、前記チップ金属バンプを介して電気的に結合されることを特徴とする請求項18または19に記載の半導体パッケージの製造方法。 - 前記アライン金属バンプは、前記保護膜上に延長されることを特徴とする請求項18〜20のいずれか1項に記載の半導体パッケージの製造方法。
- 前記半導体チップは、前記アライン金属パッドと前記アライン金属バンプとの間に介在されたシード金属層をさらに具備することを特徴とする請求項18〜21のいずれか1項に記載の半導体パッケージの製造方法。
- 基板上にアライン金属パッドを提供する段階と、
前記アライン金属パッドの一部分を露出させる第1開口部を有する保護膜を提供する段階と、
前記第1開口部内に露出された前記アライン金属パッド上に配され、前記保護膜の反基板側の端面に比べて反基板側に突出したアライン金属バンプを提供する段階と、を含むことを特徴とするアラインマークの製造方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20070046768A KR100809726B1 (ko) | 2007-05-14 | 2007-05-14 | 얼라인 마크, 상기 얼라인 마크를 구비하는 반도체 칩,상기 반도체 칩을 구비하는 반도체 패키지 및 상기 반도체칩과 상기 반도체 패키지의 제조방법들 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008283195A JP2008283195A (ja) | 2008-11-20 |
JP2008283195A5 true JP2008283195A5 (ja) | 2012-03-01 |
Family
ID=39397549
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008126087A Pending JP2008283195A (ja) | 2007-05-14 | 2008-05-13 | アラインマーク、該アラインマークを具備する半導体チップ、該半導体チップを具備する半導体パッケージ並びに該半導体チップ及び該半導体パッケージの製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20080284048A1 (ja) |
JP (1) | JP2008283195A (ja) |
KR (1) | KR100809726B1 (ja) |
CN (1) | CN101369572B (ja) |
TW (1) | TW200903588A (ja) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7638888B2 (en) * | 2007-02-16 | 2009-12-29 | Panasonic Corporation | Semiconductor chip mounting substrate, semiconductor chip mounting body, semiconductor chip stacked module, and semiconductor chip mounting substrate manufacturing method |
FR2913529B1 (fr) * | 2007-03-09 | 2009-04-24 | E2V Semiconductors Soc Par Act | Boitier de circuit integre,notamment pour capteur d'image, et procede de positionnement |
US7875988B2 (en) * | 2007-07-31 | 2011-01-25 | Seiko Epson Corporation | Substrate and manufacturing method of the same, and semiconductor device and manufacturing method of the same |
KR101055432B1 (ko) * | 2008-10-30 | 2011-08-08 | 삼성전기주식회사 | 정렬홀을 갖는 반도체칩 및 그 제조방법 |
JP5658442B2 (ja) * | 2009-06-02 | 2015-01-28 | 株式会社東芝 | 電子部品とその製造方法 |
JP5927756B2 (ja) | 2010-12-17 | 2016-06-01 | ソニー株式会社 | 半導体装置及び半導体装置の製造方法 |
JP5795196B2 (ja) * | 2011-06-09 | 2015-10-14 | 新光電気工業株式会社 | 半導体パッケージ |
KR20140017086A (ko) * | 2012-07-30 | 2014-02-11 | 삼성디스플레이 주식회사 | 집적회로 및 이를 포함하는 표시 장치 |
CN104798193B (zh) * | 2012-11-21 | 2017-12-22 | 三菱电机株式会社 | 半导体装置及其制造方法 |
US8901756B2 (en) | 2012-12-21 | 2014-12-02 | Spansion Llc | Chip positioning in multi-chip package |
JP5763116B2 (ja) * | 2013-03-25 | 2015-08-12 | 株式会社東芝 | 半導体装置の製造方法 |
US9355979B2 (en) * | 2013-08-16 | 2016-05-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Alignment structures and methods of forming same |
JP6287103B2 (ja) * | 2013-11-22 | 2018-03-07 | セイコーエプソン株式会社 | 半導体装置、半導体装置の製造方法 |
US20150187608A1 (en) * | 2013-12-26 | 2015-07-02 | Sanka Ganesan | Die package architecture with embedded die and simplified redistribution layer |
US9343434B2 (en) | 2014-02-27 | 2016-05-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Laser marking in packages |
US9589900B2 (en) | 2014-02-27 | 2017-03-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Metal pad for laser marking |
US9666522B2 (en) * | 2014-05-29 | 2017-05-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Alignment mark design for packages |
US10170444B2 (en) * | 2015-06-30 | 2019-01-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Packages for semiconductor devices, packaged semiconductor devices, and methods of packaging semiconductor devices |
CN105654856A (zh) | 2016-02-04 | 2016-06-08 | 京东方科技集团股份有限公司 | 一种显示装置及其芯片邦定方法 |
US10692813B2 (en) * | 2016-11-28 | 2020-06-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor package with dummy bumps connected to non-solder mask defined pads |
KR102554017B1 (ko) * | 2018-10-02 | 2023-07-11 | 삼성전자주식회사 | 반도체 패키지 |
KR102606567B1 (ko) * | 2018-11-07 | 2023-11-28 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
TWI730799B (zh) * | 2020-06-04 | 2021-06-11 | 力晶積成電子製造股份有限公司 | 影像感測器的製造方法及對準標記結構 |
JP2022175499A (ja) * | 2021-05-13 | 2022-11-25 | 新光電気工業株式会社 | 配線基板、半導体装置及び配線基板の製造方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR940004764A (ko) * | 1992-08-20 | 1994-03-15 | 문정환 | 솔더 범프 형성방법 |
JP2003124255A (ja) * | 2001-10-17 | 2003-04-25 | Seiko Epson Corp | 半導体装置及びその製造方法、半導体チップ及び実装方法 |
US6593221B1 (en) * | 2002-08-13 | 2003-07-15 | Micron Technology, Inc. | Selective passivation of exposed silicon |
US6750133B2 (en) * | 2002-10-24 | 2004-06-15 | Intel Corporation | Selective ball-limiting metallurgy etching processes for fabrication of electroplated tin bumps |
US6975040B2 (en) * | 2003-10-28 | 2005-12-13 | Agere Systems Inc | Fabricating semiconductor chips |
-
2007
- 2007-05-14 KR KR20070046768A patent/KR100809726B1/ko not_active IP Right Cessation
-
2008
- 2008-05-13 JP JP2008126087A patent/JP2008283195A/ja active Pending
- 2008-05-13 TW TW97117550A patent/TW200903588A/zh unknown
- 2008-05-14 CN CN2008101714342A patent/CN101369572B/zh not_active Expired - Fee Related
- 2008-05-14 US US12/153,088 patent/US20080284048A1/en not_active Abandoned
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008283195A5 (ja) | ||
TWI418003B (zh) | 嵌埋電子元件之封裝結構及其製法 | |
JP4828164B2 (ja) | インタポーザおよび半導体装置 | |
US20170018505A1 (en) | Wiring board with embedded component and integrated stiffener and method of making the same | |
TWI311352B (en) | Fabricating process of leadframe-based bga packages and leadless leadframe utilized in the process | |
US11291146B2 (en) | Leadframe substrate having modulator and crack inhibiting structure and flip chip assembly using the same | |
JP2008218926A (ja) | 半導体装置及びその製造方法 | |
US8022558B2 (en) | Semiconductor package with ribbon with metal layers | |
US10062663B2 (en) | Semiconductor assembly with built-in stiffener and integrated dual routing circuitries and method of making the same | |
TW200729439A (en) | Bond pad structure and method of forming the same | |
TW200504952A (en) | Method of manufacturing semiconductor package and method of manufacturing semiconductor device | |
JP2014515187A5 (ja) | ||
JP2013066021A5 (ja) | ||
TWI446508B (zh) | 無核心式封裝基板及其製法 | |
US20130334684A1 (en) | Substrate structure and package structure | |
TW200627652A (en) | Electronic package and method of manufacturing same | |
WO2012171320A1 (zh) | 一种新的接触式智能卡的封装方法 | |
WO2009028596A1 (ja) | 受動素子内蔵基板、製造方法、及び半導体装置 | |
TW201606947A (zh) | 晶片之正、背面間電性連接結構及其製造方法 | |
US10804173B2 (en) | Lid structure and semiconductor device package including the same | |
TW457662B (en) | Fabrication method and structure of a chip size package | |
TWI455264B (zh) | 晶片接合結構及晶片接合的方法 | |
KR20100002870A (ko) | 반도체 패키지의 제조 방법 | |
US20190090391A1 (en) | Interconnect substrate having stress modulator and flip chip assembly thereof | |
US20110228487A1 (en) | Integrated Circuit Card |