JP6287103B2 - 半導体装置、半導体装置の製造方法 - Google Patents
半導体装置、半導体装置の製造方法 Download PDFInfo
- Publication number
- JP6287103B2 JP6287103B2 JP2013241617A JP2013241617A JP6287103B2 JP 6287103 B2 JP6287103 B2 JP 6287103B2 JP 2013241617 A JP2013241617 A JP 2013241617A JP 2013241617 A JP2013241617 A JP 2013241617A JP 6287103 B2 JP6287103 B2 JP 6287103B2
- Authority
- JP
- Japan
- Prior art keywords
- opening
- layer
- semiconductor device
- solder
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
このようなチップサイズの半導体装置であっても、製品識別や製造ロット番号などのマーキングが必要となる。
例えば、特許文献1には、半導体チップの主面上に形成された低弾性率層を覆う金属層をパターニングして設けられた配線パターンと、マーキングとを備えた半導体装置が開示されている。また、当該マーキングが、半導体装置の属性を示すマークと、配線パターンの番号を示すマークと、半導体装置を位置合わせするための位置合わせマークとのうち少なくとも1つであることが示されている。
しかしながら、低弾性率層と保護層との物性の違いから、半導体装置を回路基板に実装する際の熱などの影響を受けて、上記開口部の周辺において保護層にクラックが生ずるおそれがある。また、上記開口部の周辺において保護層のクラックが低弾性率層に及ぶと、クラックが発生した部分から水分などが半導体チップの主面に浸入して絶縁性が低下するなどの信頼性品質に関わる不具合が生ずるおそれがあるという課題があった。
この構成によれば、オーバーコート層のクラックが絶縁層に及ぶことをより低減することができる。
この構成によれば、オーバーコート層のクラックが樹脂層からなる絶縁層に及ぶことを低減することができる。また、絶縁層が第1樹脂層と第2樹脂層とを含んで構成されているので、絶縁層を単一な樹脂層で構成する場合に比べて、第1樹脂層にクラックが及び難くなる。
この構成によれば、半導体チップの主面をポリイミド樹脂で覆って高い絶縁性を実現できる。
この構成によれば、例えば、半田ペーストによって第1の開口部と第2の開口部とを埋め、加熱して第1の開口部に半田端子を形成し、第2の開口部にアライメント用の半田部を形成したとしても、半導体チップの主面上における半田部の高さが半田端子の高さを越えないので、実装時に半田端子と回路基板との接合が確実に行われる。
この構成によれば、半田部を半導体装置のアライメントマークとして利用して、複数の配線パターンと回路基板との相対的な位置合わせを確実に行うことができる。
この構成によれば、半導体装置を例えば回路基板などに実装したときに、下地パターンに接合した半田部が回路基板に実装された電子部品や電子部品に繋がる配線などに接したとしても電気的な不具合が生じない半導体装置を提供できる。
この方法によれば、オーバーコート層の第2の開口部周辺にクラックが生じたとしても、クラックが絶縁層に及び難くなる。また、絶縁層が感光性のポリイミド樹脂で形成されているので、絶縁層のパターニングが容易で、優れた絶縁性能を有する半導体装置を製造できる。
この方法によれば、第1の開口部と第2の開口部を埋めた半田ペーストを加熱して、第1の開口部に半田端子を形成し、第2の開口部に主面上における高さが半田端子よりも低い半田部を形成することができる。つまり、実装時にアライメントマークとしての半田部が邪魔にならず、半田端子と回路基板とを確実に接合可能な半導体装置を製造できる。
この方法によれば、半田ボールを加熱して、第1の開口部に半田端子を形成し、第2の開口部に主面上における高さが半田端子よりも低い半田部を形成することができる。つまり、実装時にアライメントマークとしての半田部が邪魔にならず、半田端子と回路基板とを確実に接合可能な半導体装置を製造できる。
この方法によれば、半導体装置を例えば回路基板などに実装したときに、下地パターンに接した半田部が回路基板に実装された電子部品や電子部品に繋がる配線などに接したとしても電気的な不具合が生じない半導体装置を製造することができる。
<半導体装置>
本実施形態の半導体装置について、図1〜図4を参照して説明する。図1(a)は半導体装置の構成を示す概略斜視図、図1(b)は回路基板に対する半導体装置の実装状態を示す概略断面図、図2は半導体装置の主面側の各構成の配置を示す概略平面図、図3は図2のA−A’線で切った半導体装置の構造を示す概略断面図、図4は図2のB−B’線で切った半導体装置の構造を示す概略断面図である。
半導体チップ101は、例えば厚みが300μm〜750μmのシリコンなどの半導体基板からなり、一辺の長さが例えば数mmから十mm程度の四角形である。
半田バンプ107A〜107Fは、略半球状であって、主面101aに形成された電気回路と外部回路との電気的な接続を図る接続部である。複数(6個)の半田バンプ107A〜107Fを総称して半田バンプ107と呼ぶ。
半田バンプ107と半田部108とを除く主面101aを覆って、オーバーコート層106が形成されている。オーバーコート層106は、主面101aにキズなどの機械的な損傷が発生したり、水分などが浸入したりして電気的な性能が損なわれることを防止するための保護層である。詳しくは後述するが、オーバーコート層106は、半導体チップ101の外縁部分を除いて主面101aを覆うように形成されている。
このように、回路基板180に半導体装置100を実装するにあたり、半田バンプ107と半田部108とを例えば撮像装置で撮像して認識することにより、半導体装置100を回路基板180に対して適正な実装位置に位置決めができる構成となっている。なお、回路基板180は、片面実装基板であることに限定されず、両面実装基板であってもよい。また回路基板180には半導体装置100以外の電子部品が実装されることが有り得る。したがって、リフローなどの加熱処理は1回に限らず、複数回行われることがある。
アライメントマークとしての半田部108は、半導体チップ101の4つのコーナー部のうちの1つのコーナー部の近傍に設けられている。また、主面101aにおいて線対称に配置された複数の半田バンプ107の位置情報を示すために、特定の半田バンプ107Aの近傍に設けられている。半田部108は、前述したように撮像装置で認識可能な程度の大きさが確保されていればよく、本実施形態における半田部108は略半球状であり、平面視における大きさ(直径)は例えば50μmである。
図3に示すように、半導体チップ101の主面101aに、例えばアルミニウムなどの低抵抗な電極材料を用いて電極102が形成されている。電極102が形成された主面101aを覆うように例えば酸化シリコンなどの無機絶縁材料からなる絶縁膜103が形成されている。絶縁膜103は、厚みが例えば0.1μm〜1.5μmの範囲であって、フォトリソグラフィ法により電極102と重なる部分に開口部が形成されている。また、絶縁膜103は、半導体チップ101の外縁に至らないようにパターニングされている。
半導体チップ101の主面101a上におけるこれらの構成についての詳しい形成方法について、次の半導体装置100の製造方法において説明する。
本実施形態の半導体装置の製造方法にいて、図5〜図7を参照して説明する。図5は半導体装置の製造方法を示すフローチャート、図6(a)〜(e)及び図7(f)〜(j)は半導体装置の製造方法を示す概略断面図である。なお、図6(a)〜(e)及び図7(f)、(g)、(j)は図3に対応した概略断面図であり、図7(h)、(i)は図4に対応した概略断面図である。
次に、先に成膜された第1層105−1上に第2層105−2を形成する。具体的には、第1層105−1を覆う感光性樹脂層を形成する。そして、第2層105−2を形成する部分が開口するように当該感光性樹脂層を露光・現像する。続いて第1層105−1を電極として利用し、電解メッキ法によりCuを成膜してから、当該感光性樹脂層を除去することで、第1層105−1に接した第2層105−2をリフトオフ法により形成する。前述したように、第2層105−2の厚みはおよそ8μmである。配線層は、主に厚みが8μmのCuによって構成されるので、配線層をパターニングすることにより、電気抵抗が小さい配線パターン105を形成することが可能となる。そして、ステップS4へ進む。
なお、開口部106−1及び開口部106−2の平面視における開口形状は円形に限定されない。したがって、該開口形状が例えば六角形や八角形などの多角形であるとき、開口部106−1及び開口部106−2の「大きさ」は、平面視における開口の対角線の長さ、つまり、平面視における開口の最大径とする。開口部106−2の開口形状だけが円形でない場合も同様である。
(1)半導体装置100とその製造方法によれば、アライメントマークとしての半田部108は、オーバーコート層106に形成された開口部106−2を半田ペースト70で埋め、これを加熱して溶融させ下地パターン105Mと接合させて形成されている。また、オーバーコート層106は、下層の絶縁層104を構成する第1樹脂層104−1や第2樹脂層104−2よりも破断点強度が小さい。したがって、開口部106−2を半田部108で埋めずに開放した状態とする場合に比べて、リフローなどの熱が加わったときに、絶縁層104とオーバーコート層106との物性の違いによって、オーバーコート層106に応力が加わっても、開口部106−2が半田部108で埋められているので、開口部106−2付近に加わる応力を分散させ、開口部106−2付近でオーバーコート層106にクラックが生ずることを低減できる。また、オーバーコート層106のクラックが進行して絶縁層104に至り、クラック部分から水分などが主面101aに浸入して絶縁性が損なわれることを防ぐことができる。つまり、電気的に優れた信頼性品質を有する半導体装置100を提供できる。
(2)半導体チップ101の主面101a側に設けられたアライメントマークとしての半田部108は、オーバーコート層106の表面から突出するように形成されているので、半田部108を設けずに下地パターン105Mをアライメントマークとして利用する場合に比べて、特定の半田バンプ107Aとアライメントマークとしての半田部108とを同時に認識し易い。具体的には、撮像装置を用いて半田バンプ107Aと下地パターン105Mとを撮像する場合に比べて、半田バンプ107Aと半田部108との高さ方向における距離の差が小さいので、焦点の調整に要する時間が短くて済む。言い換えれば、焦点深度が浅い撮像装置でも半田バンプ107Aと半田部108とを同時に撮像することが可能となる。
(3)絶縁層104は、第1樹脂層104−1と、第1樹脂層104−1よりも破断点強度が大きい第2樹脂層104−2とを含んで構成されている。したがって、絶縁層104を単一な構成とする場合に比べて、熱応力に起因するクラックが第1樹脂層104−1に及び難い。
(4)アライメントマークとしての半田部108の高さh2は、同じく主面101a側に設けられた半田バンプ107の高さh1よりも低い。したがって、半導体装置100を例えば回路基板180に実装する際に、半田部108が実装の障害とならない。
<他の半導体装置とその製造方法>
次に、第2実施形態の半導体装置とその製造方法について、図8を参照して説明する。図8(a)及び(b)は第2実施形態の半導体装置の製造方法を示す概略断面図である。第2実施形態の半導体装置は、第1実施形態の半導体装置100に対して、平面視における半田部108の大きさを異ならせた、具体的には大きくしたものである。したがって、半導体装置100と同じ構成には同じ符号を付して詳細な説明は省略する。なお、図8(a)及び(b)は第1実施形態の図4に相当する概略断面図である。
(5)上記第1実施形態の半導体装置100に比べて、平面視における半田部108の大きさを大きくしたので、アライメントマークとしての半田部108の視認性が向上する。加えて、開口部106−2を大きくしても半田ボール70Bを配置して、加熱、溶融、冷却することにより半田部108を形成するので、半導体装置150の実装において障害とならない程度に半田部108の高さh2を調整することができる。
図9(a)及び(b)に示すように、変形例の半導体装置170において、半導体チップ101の主面101aを覆う絶縁層104Aは単一の材料及び層構成からなる。したがって、第1実施形態によりも製造工程を簡略化できる。この場合においても、絶縁層104Aの破断点強度は、オーバーコート層106の破断点強度よりも大きいことが好ましい。
Claims (10)
- 半導体チップと、
前記半導体チップの主面を覆う絶縁層と、
前記絶縁層を覆うオーバーコート層と、
前記絶縁層と前記オーバーコート層との間に設けられた配線層と、
前記配線層に設けられ、外部回路との接続を図る接続パッドを含む配線パターンと、
前記配線層に設けられた下地パターンと、
前記オーバーコート層の前記接続パッドと重なる位置に配置された第1の開口部に形成された半田端子と、
前記オーバーコート層の前記下地パターンと重なる位置に配置された第2の開口部に形成された半田部と、を備え、
前記絶縁層及び前記オーバーコート層は、樹脂材料を用いて形成され、
前記絶縁層の破断点強度が前記オーバーコート層の破断点強度に比べて大きいことを特徴とする半導体装置。 - 前記絶縁層は、破断点強度が異なる第1樹脂層と第2樹脂層とを含み、
前記主面上において、前記第1樹脂層、前記第2樹脂層、前記配線層、前記オーバーコート層の順に形成され、
破断点強度は、前記オーバーコート層<前記第1樹脂層<前記第2樹脂層の関係を満たしていることを特徴とする請求項1に記載の半導体装置。 - 前記絶縁層は、ポリイミド樹脂を用いて形成されていることを特徴とする請求項1または2に記載の半導体装置。
- 前記第1の開口部の大きさは、前記第2の開口部の大きさよりも大きいことを特徴とする請求項1乃至3のいずれか一項に記載の半導体装置。
- 前記配線層には、複数の前記配線パターンが設けられ、
前記下地パターンは、複数の前記配線パターンのうち特定の配線パターンの近傍に設けられていることを特徴とする請求項1乃至4のいずれか一項に記載の半導体装置。 - 前記下地パターンは、前記配線層において電気的に独立していることを特徴とする請求項1乃至5のいずれか一項に記載の半導体装置。
- 半導体装置の製造方法であって、
半導体チップの主面を覆う絶縁層を形成する工程と、
前記絶縁層上に配線層を形成する工程と、
前記配線層をパターニングして、接続パッドを含む配線パターンと、下地パターンとを形成する工程と、
前記配線パターンと前記下地パターンとを覆うオーバーコート層を形成する工程と、
前記オーバーコート層をパターニングして、前記接続パッドと重なる位置に第1の開口部を形成すると共に、前記下地パターンと重なる位置に第2の開口部を形成する工程と、
前記第1の開口部と前記第2の開口部とを半田で埋める工程と、
前記半田を加熱して、前記第1の開口部に半田端子を形成すると共に、前記第2の開口部に半田部を形成する工程と、を含み、
前記絶縁層を形成する工程では、感光性のポリイミド樹脂を含む溶液を前記主面に塗布して乾燥することにより、前記絶縁層を形成し、
前記オーバーコート層を形成する工程では、前記絶縁層よりも破断点強度が小さい前記オーバーコート層を形成することを特徴とする半導体装置の製造方法。 - 前記第1の開口部及び前記第2の開口部を形成する工程では、前記第1の開口部の大きさよりも小さい前記第2の開口部を形成し、
前記第1の開口部と前記第2の開口部とを半田で埋める工程は、印刷法により半田ペーストを用いて前記第1の開口部と前記第2の開口部を埋めることを特徴とする請求項7に記載の半導体装置の製造方法。 - 前記第1の開口部及び前記第2の開口部を形成する工程では、前記第1の開口部の大きさよりも大きい前記第2の開口部を形成し、
前記第1の開口部と前記第2の開口部とを半田で埋める工程は、半田ボールを前記第1の開口部と前記第2の開口部とに配置することを特徴とする請求項7または8に記載の半導体装置の製造方法。 - 前記下地パターンを形成する工程では、前記配線層をパターニングして電気的に独立した前記下地パターンを形成することを特徴とする請求項7乃至9のいずれか一項に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013241617A JP6287103B2 (ja) | 2013-11-22 | 2013-11-22 | 半導体装置、半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013241617A JP6287103B2 (ja) | 2013-11-22 | 2013-11-22 | 半導体装置、半導体装置の製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2015103593A JP2015103593A (ja) | 2015-06-04 |
JP2015103593A5 JP2015103593A5 (ja) | 2016-12-01 |
JP6287103B2 true JP6287103B2 (ja) | 2018-03-07 |
Family
ID=53379084
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013241617A Expired - Fee Related JP6287103B2 (ja) | 2013-11-22 | 2013-11-22 | 半導体装置、半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6287103B2 (ja) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007096198A (ja) * | 2005-09-30 | 2007-04-12 | Fujikura Ltd | 半導体装置及びその製造方法並びに電子装置 |
JP2007242782A (ja) * | 2006-03-07 | 2007-09-20 | Fujikura Ltd | 半導体装置及び電子装置 |
KR100809726B1 (ko) * | 2007-05-14 | 2008-03-06 | 삼성전자주식회사 | 얼라인 마크, 상기 얼라인 마크를 구비하는 반도체 칩,상기 반도체 칩을 구비하는 반도체 패키지 및 상기 반도체칩과 상기 반도체 패키지의 제조방법들 |
-
2013
- 2013-11-22 JP JP2013241617A patent/JP6287103B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2015103593A (ja) | 2015-06-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI485814B (zh) | 半導體裝置及其製造方法 | |
JP5664392B2 (ja) | 半導体装置、半導体装置の製造方法、及び配線基板の製造方法 | |
JP5000071B2 (ja) | 半導体装置用基板及び半導体装置 | |
JP2005109187A (ja) | フリップチップ実装回路基板およびその製造方法ならびに集積回路装置 | |
JP2009021620A (ja) | 電子部品の実装方法 | |
TWI269361B (en) | Structure of substrate integrated embedded passive component and method of forming the same | |
JPH11354680A (ja) | プリント配線基板とこれを用いた半導体パッケージ | |
JP4097660B2 (ja) | 半導体装置 | |
JP2009182236A (ja) | 半導体装置の配線基板、半導体装置、電子装置及びマザーボード | |
JP6077436B2 (ja) | 配線基板および配線基板への半導体素子の実装方法 | |
JPH10289932A (ja) | キャリアフィルム及びそれを使用した集積回路装置 | |
JP4061506B2 (ja) | 半導体装置の製造方法 | |
TWI825118B (zh) | 半導體裝置及半導體裝置的製造方法 | |
JP4513973B2 (ja) | 半導体装置の製造方法 | |
JP6287103B2 (ja) | 半導体装置、半導体装置の製造方法 | |
JP2016021535A (ja) | プリント配線板およびその製造方法 | |
JP3804797B2 (ja) | 半導体装置及びその製造方法 | |
JP3281591B2 (ja) | 半導体装置およびその製造方法 | |
US20100283145A1 (en) | Stack structure with copper bumps | |
JP5375354B2 (ja) | 半導体素子及びその製造方法 | |
JP2015195308A (ja) | プリント配線板およびその製造方法 | |
JP2008166425A (ja) | プリント配線板、プリント回路板、および電子機器 | |
JP2007158024A (ja) | Bga型半導体装置及びその製造方法 | |
JP2006269971A (ja) | 半導体装置 | |
JPH11220069A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20160617 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20160624 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161012 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161012 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170623 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170704 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170830 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180109 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180122 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6287103 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |