JP2008166425A - プリント配線板、プリント回路板、および電子機器 - Google Patents

プリント配線板、プリント回路板、および電子機器 Download PDF

Info

Publication number
JP2008166425A
JP2008166425A JP2006353038A JP2006353038A JP2008166425A JP 2008166425 A JP2008166425 A JP 2008166425A JP 2006353038 A JP2006353038 A JP 2006353038A JP 2006353038 A JP2006353038 A JP 2006353038A JP 2008166425 A JP2008166425 A JP 2008166425A
Authority
JP
Japan
Prior art keywords
wiring board
printed wiring
pad
bump
conductors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006353038A
Other languages
English (en)
Inventor
Jun Karasawa
純 唐沢
Shuji Hiramoto
修二 平元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2006353038A priority Critical patent/JP2008166425A/ja
Priority to US11/960,979 priority patent/US20080156521A1/en
Publication of JP2008166425A publication Critical patent/JP2008166425A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/16106—Disposition relative to the bonding area, e.g. bond pad the bump connector connecting one bonding area to at least two respective bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/8238—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/82385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/0949—Pad close to a hole, not surrounding the hole
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09663—Divided layout, i.e. conductors divided in two or more parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09772—Conductors directly under a component but not electrically connected to the component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/0989—Coating free areas, e.g. areas other than pads or lands free of solder resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】本発明の目的は、バンプとパッドとの接合強度を向上させたプリント配線板を得ることにある。
【解決手段】プリント配線板１５は、バンプ２５が接合される複数のパッド３５を備える。パッド３５は、互いに独立するとともに一つのバンプ２５に対して共に対応する複数の導体３２ａ，３２ｂにより形成される。この複数の導体３２ａ，３２ｂの間には、バンプ２５がこのパッド３５に接合されたときにバンプ２５の一部が入り込む隙間ｇ１が設けられている。
【選択図】 図２

Description

本発明は、バンプが接合されるパッドを備えたプリント配線板、並びにそのプリント配線板を有するプリント回路板および電子機器に関する。
プリント配線板にパッド（すなわち電極）を設けるとともに、そのパッドに回路部品のバンプを接合することで回路部品をプリント配線板に実装する方式が多用されている。例えばバンプを利用する半導体パッケージとしては、ＢＧＡ（ball grid array）やＣＳＰ（chip size package）がある。またバンプを利用してベアチップをプリント配線板に直接実装するフリップチップ実装がある。
特許文献１には、バンプを用いる実装構造であって、バンプとパッドとの接合部の信頼性を向上させた実装構造が開示されている。この実装構造では、パッドを逆円錐状に形成してパッドの周面部にはんだ食付き部を設けている。バンプがこのはんだ食付き部に食付くことでバンプとパッドとの間の接合信頼性が向上する。
特開２００１−２９８０４８号公報
プリント配線板や半導体パッケージあるいはベアチップは周囲環境の温度変化や回路部品の発熱などにより熱膨張するが、その熱膨張率の違いからパッドとバンプとの接合部には繰り返しの温度ストレスが積み重なる。バンプとパッドとの接合強度があまり高くないと、このストレスによりバンプとパッドとの接合部にクラックなどが発生し、接合の長期信頼性が保てなくなるおそれがある。
本発明の目的は、バンプとパッドとの接合強度を向上させたプリント配線板、プリント回路板、および電子機器を得ることにある。
上記目的を達成するため、本発明の一つの形態に係るプリント配線板は、バンプが接合される複数のパッドを備えたプリント配線板であって、上記パッドは、互いに独立するとともに一つのバンプに対して共に対応する複数の導体により形成され、この複数の導体の間には、上記バンプがこのパッドに接合されたときに上記バンプの一部が入り込む隙間が設けられている。
上記目的を達成するため、本発明の一つの形態に係るプリント回路板は、回路部品と、上記回路部品に電気的に接続されるバンプと、上記バンプが接合される複数のパッドを備え上記回路部品が実装されるプリント配線板とを具備する。上記パッドは、互いに独立するとともに一つのバンプに対して共に対応する複数の導体により形成され、この複数の導体の間には、上記回路部品が上記プリント配線板に実装されたときに上記バンプの一部が入り込む隙間が設けられている。
上記目的を達成するため、本発明の一つの形態に係る電子機器は、プリント回路板を有する電子機器であって、上記プリント回路板は、回路部品と、上記回路部品に電気的に接続されるバンプと、上記バンプが接合される複数のパッドを備え上記回路部品が実装されるプリント配線板とを具備する。上記パッドは、互いに独立するとともに一つのバンプに対して共に対応する複数の導体により形成され、この複数の導体の間には、上記回路部品が上記プリント配線板に実装されたときに上記バンプの一部が入り込む隙間が設けられている。
この構成によれば、バンプとパッドとの接合強度が向上する。
以下に本発明の実施の形態を、ＨＤＤ（hard disk drive）、およびＨＤＤに用いられるプリント回路板に適用した図面に基づいて説明する。
図１は、ＨＤＤ１の全体を示す。ＨＤＤ１は、本発明でいう電子機器の一例である。ＨＤＤ１は、装置本体２、プリント回路板３、およびインターフェイス基板４を備えている。装置本体２は、ケース６の中に、磁気ディスク７、スピンドルモータ８、磁気ヘッド９、ヘッドアクチュエータ１０、ボイスコイルモータ１１、および信号処理部１２を収容している。プリント回路板３は、装置本体２を制御するシステム基板であり、装置本体２に電気的に接続されている。
詳しくはプリント回路板３は、磁気ヘッド９を操作して情報記憶媒体としての磁気ディスク７にデータを書き込み、磁気ディスク７からデータを読み出す。プリント回路板３は、このような制御を可能とする機能回路を備えるために、プリント配線板１５とそこに実装される種々の回路部品とを備える。この回路部品の一例として、プリント配線板１５にフリップチップ実装される半導体素子１６がある。
半導体素子１６は、いわゆるベアチップである。図４に示すように、半導体素子１６は、チップ本体２１と、チップ本体２１の表面に設けられた電極２２と、パッシベーション２３とを有する。電極２２の一例は、約１００μｍ×１００μｍの大きさを有するＵＢＭ（under bamp metal）である。パッシベーション２３は、電極２２に対向する領域に開口部２３ａが形成され、電極２２をこの半導体素子１６の外部に露出させる。この開口部２３ａの一例は、その直径が約９０μｍである。
半導体素子１６の電極２２には、バンプ２５が供給されている。バンプ２５は、半導体素子１６に電気的に接続される。バンプ２５の一例は、半田ボールである。半導体素子１６の一例は、バンプ２５が供給される電極２２をチップ本体２１の外周縁部に配置したペリフェラルタイプのベアＩＣである（図２参照）。
次に、図２ないし図４を参照して本発明の第１の実施形態に係るプリント配線板１５について詳しく説明する。
図３および図４に示すように、プリント配線板１５は、絶縁層３１と、この絶縁層３１の表面に形成されたそれぞれ複数の第１および第２の導体３２ａ，３２ｂと、このプリント配線板１５の最外層となるソルダーレジスト３３とを含む。ソルダーレジスト３３は、本発明でいう保護膜の一例である。
図３に示すように、第１および第２の導体３２ａ，３２ｂは、バンプ２５に対応する位置に設けられる。ソルダーレジスト３３は、バンプ２５に対応する領域を一括して開口する枠状の開口部３３ａを有する。開口部３３ａの抜き幅Ｗ１（図３参照）の一例は、１２０μｍよりわずかに大きい。第１および第２の導体３２ａ，３２ｂは、それぞれソルダーレジスト３３に覆われる領域から開口部３３ａの内側まで延びている。開口部３３ａの内側に位置する導体３２ａ，３２ｂは、開口部３３ａを通じてプリント配線板１５の外部に露出されている。換言すれば、この開口部３３ａにより露出される導体３２ａ，３２ｂの部分がプリント配線板１５のパッド３５として機能する。
すなわち、バンプ２５に接合されるパッド３５は、互いに独立するとともに一つのバンプ２５に対して共に対応する複数の導体３２ａ，３２ｂにより形成されている。ソルダーレジスト３３の開口部３３ａは、複数のパッド３５が並ぶ方向（以下、Ｘ方向と称する）に延びるとともに、複数のパッド３５を一括してプリント配線板１５の外部に露出させている。第１および第２の導体３２ａ，３２ｂは、例えば互いに平行に線状に延びるとともに、複数のパッド３５が並ぶ方向とは直交する方向（以下、Ｙ方向と称する）に開口部３３ａを横切っている。第１および第２の導体層３２ａ，３２ｂは、Ｘ方向に沿って互いに並んでいる。
図３に示すように、導体３２ａ，３２ｂの線幅Ｗ２の一例は、それぞれ共に４０μｍである。第１および第２の導体３２ａ，３２ｂの間には、隙間ｇ１が設けられている。隙間ｇ１の幅Ｗｇの一例は、４０μｍである。すなわちパッド３５のＸ方向に沿う幅Ｗ３は、１２０μｍである。つまり、ソルダーレジスト３３の開口部３３ａの抜き幅Ｗ１とこのパッド３５の横幅Ｗ３とにより、パッド３５は約１２０μｍ×１２０μｍの正方形状に形成されている。
第１および第２の導体３２ａ，３２ｂは、バンプ２５の中央部を中心にしてＸ方向に対称になるように設けられている。すなわち導体３２ａ，３２ｂの間の隙間ｇ１がバンプ２５の中心に対応するように設けられている。
図３および図４に示すように、このようなパッド３５にバンプ２５を接合すると、バンプ２５がパッド３５の略全域に広がるとともに、バンプ２５の一部が導体３２ａ，３２ｂの間の隙間ｇ１に入り込む。バンプ２５は、導体３２ａ，３２ｂの端面４１に接合するとともに、導体３２ａ，３２ｂの線幅方向の両側面４２ａ，４２ｂに接合される。すなわちバンプ２５は、パッド３５の外周に位置する側面４２ａに接合されるとともに、隙間ｇ１を臨む側面４２ｂにも接合される。なお、本実施形態ではバンプ２５が両側面４２ａ，４２ｂに接合されているが、バンプ２５が少なくとも隙間ｇ１を臨む側面４２ｂに接合されていれば本発明の効果を期待できる。
図３に示すように、第１の導体３２ａの一端は、ソルダーレジスト３３に覆われる領域に延びるとともに、プリント配線板１５の配線４５に電気的に接続される。別の見方をすれば、導体３２ａを含む配線の先端部のなかでソルダーレジスト３３の開口部３３ａから露出した部分がパッド３５を形成しているともいえる。配線４５は、プリント回路板３に設けられる回路の一部を形成し、半導体素子１６への信号の伝達、電源供給、またはアースなどの用に供される。半導体素子１６からの信号等は、第１の導体３２ａを通じて配線４５に伝達される。
一方、第２の導体３２ｂは、その両端がソルダーレジスト３３に覆われる領域までわずかに延びるとともに、プリント配線板１５のいかなる配線４５にも電気的に接続されていない。第２の導体３２ｂは、バンプ２５の接合状態を安定させるために設けられる空パッド（いわゆるダミーパッド）である。なお本明細書でいう「空パッド」とは、パッド本来の目的である信号の伝達を目的とせず、信号または電源の伝達ラインの一部として機能しないパッドのことを指す。
次に、プリント回路板３の製造方法の一例について説明する。
プリント配線板１５は、例えば内層パターンが形成された内層コア材をプリプレグなどとともに積層した多層積層板を準備し、その表面に導体３２ａ，３２ｂおよび配線４５を含む外層パターンを形成する。導体３２ａ，３２ｂおよび配線４５の形成方法としては、例えばサブトラクティブ法やアディティブ法など種々のやり方があるがその方法は特に限定されない。
外層パターンの上にはさらにソルダーレジスト３３が被膜される。このソルダーレジスト３３を例えば露光・現象工程によるパターニングで開口部３３ａを形成し、導体３２ａ，３２ｂをプリント配線板１５の外部に露出させてパッド３５とする。この露出されたパッド３５には、Ｎｉ／Ａｕ若しくはＳｎなどのめっきが必要に応じて施される。さらにパッド３５には、必要に応じて半田ペーストがスクリーン印刷される。
半導体素子１６はいわゆるＣ４実装される。すなわち、半導体素子１６の電極２２には、バンプ２５が供給されている。バンプ２５を設けた半導体素子１６は、上記のようにして準備されたプリント配線板１５に実装される。具体的には、バンプ２５をパッド３５の上に載置させた状態で、プリント配線板１５をリフロー炉に入れてリフロー処理を行う。このリフロー処理により本実施形態では半田ボールであるバンプ２５を溶融させてバンプ２５をパッド３５に融着させる。本実施形態では、溶融したバンプ２５が導体３２ａ，３２ｂの間の隙間ｇ１に入り込み、導体３２ａ，３２ｂの側面４２ｂにも融着される。半導体素子１６をプリント配線板１５に実装した後、半導体素子１６とプリント配線板１５との間には、アンダーフィルなどの緩衝材が必要に応じて供給されて接合部が補強される。
このような構成のプリント配線板１５によれば、バンプ２５とパッド３５との接合強度が向上する。すなわちパッド３５を互いの間に隙間ｇ１を空けて配置される複数の導体３２ａ，３２ｂで形成すると、バンプ２５の一部がこの隙間ｇ１に入り込む。隙間ｇ１に入り込んだバンプ２５の一部は、導体３２ａ，３２ｂの側面４２ｂに接合される。
バンプ２５がパッド３５の端面４１に加えて側面４２ｂにも接合され、３次元的な接合状態が達成されると、バンプ２５とパッド３５との接合強度が向上する。本実施形態に係るパッド３５を用いると、一つの導体からなるパッドに比べて、バンプ２５が接合するパッド３５の側面の面積が増加する。バンプ２５が接合するパッド３５の側面の面積が大きくなるとバンプ２５とパッド３５との接合強度が高まる。
このようなプリント配線板１５を備えるプリント回路板３およびＨＤＤ１によれば、バンプ２５とパッド３５との接合強度が向上し、接合部の長期信頼性を向上させたプリント回路板３およびＨＤＤ１を得ることができる。同時に例えば落下などに対する耐衝撃性を向上させたプリント回路板３およびＨＤＤ１を得ることができる。
複数の導体３２ａ，３２ｂのなかで少なくとも一つの導体が回路の一部として機能する配線４５に接続されていると、パッド３５は信号伝達用、電源供給用、またはグランド用のパッドとして機能する。すなわちパッド３５を複数の独立した導体３２ａ，３２ｂで形成してもパッド３５の機能を確保することができる。
換言すれば、複数の導体３２ａ，３２ｂのなかで一部がいかなる配線にも接続されない空パッドであっても、パッド３５は上記の機能を発揮することができる。複数の導体３２ａ，３２ｂの一部が空パッドであると、各導体３２ａ，３２ｂをそれぞれ配線４５に接続する場合に比べて、配線パターンの単純化を行うことができ、製造コストの削減、および基板レイアウト設計の自由度の向上に寄与する。
パッド３５を形成する複数の導体として互いに平行に延びる線状の導体３２ａ，３２ｂを設けると、例えば導体が複雑な形状を有する場合に比べて、単純な配線パターンによりパッド３５を形成することができ、配線パターンの複雑化を避けることができる。
ソルダーレジスト３３の開口部３３ａは、その開口精度やパッド３５との位置合わせの都合上、抜き幅Ｗ１をある程度大きくとる必要がある。ソルダーレジスト３３の開口部３３ａが複数のパッド３５が並ぶ方向に延びるとともに、導体３２ａ，３２ｂが複数のパッド３５が並ぶ方向に沿って互いに並んでいると、パッド３５の幅Ｗ１と幅Ｗ３とを互いに近づけることができる。パッド３５の縦横比が１に近いと、そのパッド３５に接合されるバンプ２５の形状が球に近い形となる。バンプ２５の形状が球に近くなる（すなわちＸ方向の幅とＹ方向の幅とが互いに近くなる）と、温度ストレスに対するバンプ２５とパッド３５との接合部の耐性が向上し、接合部に発生するひずみが減少する。つまりバンプ２５とパッド３５との接合強度が向上する。
半導体素子１６のシリコン部分とプリント配線板１５の樹脂部分は、互いに熱膨張率が異なるため電極２２とバンプ２５との接合部にも温度ストレスが加わる。ここで、本実施形態のようにバンプ２５の形状が球に近くなると、温度ストレスに対する電極２２とバンプ２５との接合部の耐性が向上し、この接合部の接合強度が向上する。
フリップチップ実装で用いられるバンプ２５は、大きさが小さく、そもそも接合部の強度が大きくない。したがって本発明はフリップチップ実装に用いられるパッドに適用すると、特にその効果が期待できる。
次に、本発明の第１の実施形態に係るプリント配線板１５の変形例について、図５を参照して説明する。第１および第２の導体３２ａ，３２ｂは、共にソルダーレジスト３３に覆われる領域まで延びるとともに、互いに電気的に接続されている。このようなプリント配線板１５によれば、第２の導体３２ｂも例えば信号伝達用の導体として機能するため、バンプ２５とパッド３５との間の電気的な接続が強くなる。
次に、本発明の第２の実施形態に係るプリント配線板５１を、図６ないし図９を参照して説明する。なお第１の実施形態に係るプリント配線板１５と同じ機能を有する構成は、同一の符号を付してその説明を省略する。第１の実施形態と同様に、プリント配線板５１の一例は、半導体素子１６およびその他種々の回路部品が実装されて、ＨＤＤ１に用いられるプリント回路板３を形成する。
図６および図７に示すように、プリント配線板５１のパッド５２は、第１の実施形態と同様に、線状に形成された第１および第２の導体３２ａ，３２ｂを有する。この第１および第２の導体３２ａ，３２ｂは、それぞれその延伸方向に二分割され、その間には隙間ｇ２が設けられている。すなわち第１の導体３２ａは、配線４５から断線された第１の部分３２ａａと、配線４５に電気的に接続された第２の部分３２ａｂとに分割される。第２の導体３２ｂは、第１および第２の部分３２ｂａ，３２ｂｂに分割される。第２の導体３２ｂの第２の部分３２ｂｂは、配線４５に電気的に接続されていてもよく、配線４５に電気的に接続されない空パッドでもよい。
換言すれば、パッド５２は、Ｙ方向に沿う隙間ｇ１とＸ方向に沿う隙間ｇ２とにより四分割され、互いに独立する四つの導体３２ａａ，３２ａｂ，３２ｂａ，３２ｂｂにより形成されている。パッド５２は、Ｘ方向とＹ方向とに二軸対称な形状をしている。
このような構成のプリント配線板５１、プリント回路板３およびＨＤＤ１によれば、バンプ２５とパッド５２との接合強度を向上させることができる。すなわちパッド５２を互いの間に隙間ｇ１，ｇ２を空けて配置される複数の導体３２ａａ，３２ａｂ，３２ｂａ，３２ｂｂにより形成することで、バンプ２５が接合するパッド５２の側面の面積が大きくなり、バンプ２５とパッド５２との間の接合強度が高まる（図８、図９参照）。
パッド５２が互いに独立する四つの導体３２ａａ，３２ａｂ，３２ｂａ，３２ｂｂから形成されると、隙間ｇ２を臨むパッド５２の側面４２ｃにバンプ２５が接合される（図９参照）。これにより、パッドが例えば２つの導体から形成される場合に比べて、バンプ２５が接合するパッド５２の側面の面積が大きくなり、バンプ２５とパッド５２との接合強度が高まる。
パッド５２がＹ方向に沿う隙間ｇ１とＸ方向に沿うｇ２とにより分割されていると、パッド５２がＸ方向とＹ方向とに二軸対称な形状となる。これにより、バンプ２５のＸ方向の幅とＹ方向との幅が略同じになり、温度ストレスに対するバンプ２５とパッド５２との接合部の耐性が向上する。
Ｘ方向に形成される隙間ｇ２が設けられていると、バンプ２５をパッド５２に接合するときに導体３２ａａ，３２ａｂ，３２ｂａ，３２ｂｂの間に溜まっている空気が隙間ｇ２を通じてパッド５２の外部に逃げるので、バンプ２５にボイドが発生しにくい。これはバンプ２５とパッド５２との接合強度の向上に寄与する。
なお、第１および第２の導体３２ａ，３２ｂのどちらか一方だけが分割されていてもよい。
次に、本発明の第３の実施形態に係るプリント配線板６１を、図１０を参照して説明する。なお第１および第２の実施形態に係るプリント配線板１５，５１と同じ機能を有する構成は、同一の符号を付してその説明を省略する。第１の実施形態と同様に、プリント配線板６１の一例は、半導体素子１６およびその他種々の回路部品が実装されて、ＨＤＤ１に用いられるプリント回路板３を形成する。
プリント配線板６１のパッド６２は、第１および第２の導体６３ａ，６３ｂを有する。図１０に示すように、第１および第２の導体６３ａ，６３ｂは、Ｙ方向に沿って互いに並んでいる。すなわちパッド６２がＸ方向に沿う隙間ｇ２により分割された二つの導体６３ａ，６３ｂにより形成されている。
このような構成のプリント配線板６１、プリント回路板３およびＨＤＤ１によれば、バンプ２５とパッド６２との接合強度を向上させることができる。すなわちパッド６２を互いの間に隙間ｇ２を空けて配置される複数の導体６３ａ，６３ｂにより形成することで、バンプ２５が接合するパッド６２の側面の面積が大きくなり、バンプ２５とパッド６２との接合強度が高まる。またＸ方向に沿う隙間ｇ２が設けられていると、バンプ２５にボイドが発生しにくい。
次に、本発明の第４の実施形態に係るプリント配線板７１を、図１１ないし図１３を参照して説明する。なお第１および第２の実施形態に係るプリント配線板１５，５１と同じ機能を有する構成は、同一の符号を付してその説明を省略する。第１の実施形態と同様に、プリント配線板７１の一例は、半導体素子１６およびその他種々の回路部品が実装されて、ＨＤＤ１に用いられるプリント回路板３を形成する。
プリント配線板７１のパッド７２は、第１および第２の導体７３ａ，７３ｂを有する。図１１に示すように、第１および第２の導体７３ａ，７３ｂは、Ｙ方向に沿って互いに並んでいる。すなわちパッド７２は、Ｘ方向に沿う隙間ｇ２により分割された二つの導体７３ａ，７３ｂにより形成されている。
第１および第２の導体７３ａ，７３ｂは、それぞれ線状部７４と拡張部７５とを有する。線状部７４は、開口部３３ａを横切る方向に線状に延びている。拡張部７５は、開口部３３ａの内側において線状部７４の先端に設けられるとともにこの線状部７４の線幅方向に広がる。第１および第２の導体７３ａ，７３ｂは、それぞれ拡張部７５をバンプ２５の中央部に対応させるように設けられている。換言すれば、パッド７２は、バンプ２５に対応する円形部分を有し、この円形部分がＸ方向に沿う隙間ｇ２により分断されることで、二つの導体７３ａ，７３ｂに分割されている。
このような構成のプリント配線板７１、プリント回路板３およびＨＤＤ１によれば、バンプ２５とパッド７２との接合強度を向上させることができる。すなわちパッド７２を互いの間に隙間ｇ２を空けて配置される複数の導体７３ａ，７３ｂにより形成することで、バンプ２５が接合するパッド７２の側面の面積が大きくなり、バンプ２５とパッド７２との接合強度が高まる。またＸ方向に沿う隙間ｇ２を有すると、バンプ２５にボイドが発生しにくい。
第１および第２の導体７３ａ，７３ｂが拡張部７５を有すると、バンプ２５のＸ方向の幅とＹ方向との幅とが略同じになりやすい（図１２、図１３参照）。バンプ２５のＸ方向の幅とＹ方向の幅とが互いに近くなると、温度ストレスに対するバンプ２５とバンプ２５との接合部の耐性が向上する。なお、第１および第２の導体７３ａ，７３ｂの拡張部７５が協働して形成する形状は、円形に限らず、例えば図１４に示すような多角形でもよい。
次に、本発明の第５の実施形態に係るプリント配線板８１を、図１５を参照して説明する。なお第１の実施形態に係るプリント配線板１５と同じ機能を有する構成は、同一の符号を付してその説明を省略する。第１の実施形態と同様に、プリント配線板８１の一例は、半導体素子１６およびその他種々の回路部品が実装されて、ＨＤＤ１に用いられるプリント回路板３を形成する。
プリント配線板８１のパッド８２は、開口部３３ａを横切る方向に延びる線状部８３と、開口部３３ａの内側において線状部８３の線幅方向に広がる拡張部８４とを有する。拡張部８４の一例は、円形形状に形成されている。この拡張部８４には、Ｘ方向に沿う切欠き８５が設けられている。
このような構成のプリント配線板８１、プリント回路板３およびＨＤＤ１によれば、バンプ２５とパッド８２との間の接合強度を向上させることができる。すなわち切欠き８５を有するパッド８２を設けることで、バンプ２５の一部がパッド８２の切欠き８５に入り込み、切欠き８５により形成されるパッド８２の側面８２ａに接合する。バンプ２５が接合するパッド８２の側面の面積が大きくなるとバンプ２５とパッド８２との接合強度が高まる。
以上、第１ないし第５の実施形態に係るプリント配線板１５，５１，６１，７１，８１、プリント回路板３、およびＨＤＤ１について説明したが、本発明の実施形態はもちろんこれらに限定されない。第１ないし第５の実施形態に係る各構成要素は、適宜組み合わせて適用することができる。本発明は、フリップチップ実装用のパッドに限らず、例えばＢＧＡやＣＳＰのバンプが接合されるパッドにも適用可能である。
半導体パッケージは、インターポーズ基板と、その基板に実装される半導体素子とを有する。本発明は、この半導体素子のバンプが接合されるインターポーズ基板のパッドに適用してもよい。バンプ２５は半田ボールに限らない。
本発明の第１の実施形態に係るＨＤＤを一部分解して示す斜視図。 第１の実施形態に係るプリント配線板の断面図。 図２中に示されたプリント配線板のＦ３線で囲まれた部分を拡大して示す断面図。 図３中に示されたプリント配線板のＦ４−Ｆ４線に沿う断面図。 第１の実施形態に係るプリント配線板の変形例の断面図。 本発明の第２の実施形態に係るプリント配線板の断面図。 図６中に示されたプリント配線板のＦ７線に囲まれた部分を拡大して示す断面図。 図７中に示されたプリント配線板のＦ８−Ｆ８線に沿う断面図。 図７中に示されたプリント配線板のＦ９−Ｆ９線に沿う断面図。 本発明の第３の実施形態に係るプリント配線板の断面図。 本発明の第４の実施形態に係るプリント配線板の断面図。 図１１中に示されたプリント配線板のＦ１２−Ｆ１２線に沿う断面図。 図１１中に示されたプリント配線板のＦ１３−Ｆ１３線に沿う断面図。 第４の実施形態に係るプリント配線板の変形例の断面図。 本発明の第５の実施形態に係るプリント配線板の断面図。
符号の説明
１…ＨＤＤ、３…プリント回路板、１５，５１，６１，７１，８１…プリント配線板、１６…半導体素子、２５…バンプ、３１…絶縁層、３２ａ，３２ｂ，６３ａ，６３ｂ，７３ａ，７３ｂ…導体、３３…ソルダーレジスト、３３ａ…開口部、３５，５２，６２，７２，８２…パッド、４５…配線、７４…線状部、７５…拡張部。

Claims (10)

  1. バンプが接合される複数のパッドを備えたプリント配線板であって、
    上記パッドは、互いに独立するとともに一つのバンプに対して共に対応する複数の導体により形成され、この複数の導体の間には、上記バンプがこのパッドに接合されたときに上記バンプの一部が入り込む隙間が設けられていることを特徴とするプリント配線板。
  2. 請求項１に記載のプリント配線板において、
    上記複数の導体の一部は、このプリント配線板に設けられるいかなる配線にも電気的に接続されていないことを特徴とするプリント配線板。
  3. 請求項１に記載のプリント配線板において、
    このプリント配線板には、回路の一部を形成する配線が設けられ、上記複数の導体の一部は、上記配線に電気的に接続されていることを特徴とするプリント配線板。
  4. 請求項１に記載のプリント配線板において、
    上記パッドを露出させる開口部が形成された保護膜を備え、
    上記複数の導体は、上記保護膜に覆われる領域において互いに電気的に接続されていることを特徴とするプリント配線板。
  5. 請求項２または請求項３に記載のプリント配線板において、
    上記パッドを露出させる開口部が形成された保護膜を備え、
    上記複数の導体は、上記開口部を横切る方向に沿って互いに平行に線状に延びることを特徴とするプリント配線板。
  6. 請求項５に記載のプリント配線板において、
    上記複数のパッドは、互いに並んで設けられ、上記保護膜の開口部は、上記複数のパッドが並ぶ方向に延びるとともに上記複数のパッドを一括して外部に露出させ、上記複数の導体は、上記複数のパッドが並ぶ方向に沿って互いに並んでいることを特徴とするプリント配線板。
  7. 請求項６に記載のプリント配線板において、
    上記複数の導体の少なくとも一部は、上記開口部の内側においてその延伸方向に分割されていることを特徴とするプリント配線板。
  8. 請求項２または請求項３に記載のプリント配線板において、
    上記パッドを露出させる開口部が形成された保護膜を備え、
    上記導体は、上記開口部を横切る方向に線状に延びる線状部と、上記開口部の内側において上記線状部の線幅方向に拡がる拡張部とを有することを特徴とするプリント配線板。
  9. 回路部品と、
    上記回路部品に電気的に接続されるバンプと、
    上記バンプが接合される複数のパッドを備え、上記回路部品が実装されるプリント配線板と、を具備するプリント回路板であって、
    上記パッドは、互いに独立するとともに一つのバンプに対して共に対応する複数の導体により形成され、この複数の導体の間には、上記回路部品が上記プリント配線板に実装されたときに上記バンプの一部が入り込む隙間が設けられていることを特徴とするプリント回路板。
  10. プリント回路板を有する電子機器であって、
    上記プリント回路板は、回路部品と、上記回路部品に電気的に接続されるバンプと、上記バンプが接合される複数のパッドを備え上記回路部品が実装されるプリント配線板とを具備し、
    上記パッドは、互いに独立するとともに一つのバンプに対して共に対応する複数の導体により形成され、この複数の導体の間には、上記回路部品が上記プリント配線板に実装されたときに上記バンプの一部が入り込む隙間が設けられていることを特徴とする電子機器。
JP2006353038A 2006-12-27 2006-12-27 プリント配線板、プリント回路板、および電子機器 Pending JP2008166425A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006353038A JP2008166425A (ja) 2006-12-27 2006-12-27 プリント配線板、プリント回路板、および電子機器
US11/960,979 US20080156521A1 (en) 2006-12-27 2007-12-20 Printed wiring board, printed circuit board, and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006353038A JP2008166425A (ja) 2006-12-27 2006-12-27 プリント配線板、プリント回路板、および電子機器

Publications (1)

Publication Number Publication Date
JP2008166425A true JP2008166425A (ja) 2008-07-17

Family

ID=39582270

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006353038A Pending JP2008166425A (ja) 2006-12-27 2006-12-27 プリント配線板、プリント回路板、および電子機器

Country Status (2)

Country Link
US (1) US20080156521A1 (ja)
JP (1) JP2008166425A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6068645B2 (ja) * 2013-07-30 2017-01-25 京セラ株式会社 配線基板および電子装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2944625B1 (fr) * 2009-04-15 2012-03-09 Ingenico Sa Lecteur de carte memoire.
FR3078823B1 (fr) 2018-03-12 2020-02-21 Commissariat A L'energie Atomique Et Aux Energies Alternatives Empilement 3d de puces electroniques
KR20200145150A (ko) * 2019-06-20 2020-12-30 삼성전자주식회사 반도체 패키지

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6068645B2 (ja) * 2013-07-30 2017-01-25 京セラ株式会社 配線基板および電子装置
JPWO2015016289A1 (ja) * 2013-07-30 2017-03-02 京セラ株式会社 配線基板および電子装置

Also Published As

Publication number Publication date
US20080156521A1 (en) 2008-07-03

Similar Documents

Publication Publication Date Title
JP2768650B2 (ja) ソルダーボールの装着溝を有する印刷回路基板とこれを使用したボールグリッドアレイパッケージ
JP2007281369A (ja) 半田接続部の形成方法、配線基板の製造方法、および半導体装置の製造方法
JP5567489B2 (ja) アンダーバンプ配線層の方法および装置
JP2005051240A (ja) 改善された半田ボールランドの構造を有する半導体パッケージ
JP2010272681A (ja) 配線基板および半導体装置
US20090102050A1 (en) Solder ball disposing surface structure of package substrate
JP2017504189A (ja) フリップチップ・タイプの電子デバイス、およびフリップチップ・タイプの電子デバイスを製造するための方法
JP2001156203A (ja) 半導体チップ実装用プリント配線板
JP4965989B2 (ja) 電子部品内蔵基板および電子部品内蔵基板の製造方法
JP2006294704A (ja) 半導体装置
JP2005129663A (ja) 多層配線基板
JP2008166425A (ja) プリント配線板、プリント回路板、および電子機器
JP2004266074A (ja) 配線基板
JP2000138317A (ja) 半導体装置及びその製造方法
JP2007005452A (ja) 半導体装置
JP4509673B2 (ja) 電子部品及びその製造方法、並びに電子装置
TW201104767A (en) Semiconductor package with NSMD type solder mask and method for manufacturing the same
JPH0425038A (ja) 半導体装置およびその製造方法ならびに半導体装置を用いた電子回路装置
JP4952365B2 (ja) 両面実装回路基板に対する電子部品の実装構造、半導体装置、及び両面実装半導体装置の製造方法
JP2013211497A (ja) 部品接合構造
JP4172238B2 (ja) 電子部品の実装構造
JP2009267267A (ja) 電子部品搭載装置
JP2007103855A (ja) 半導体装置用基板および半導体装置
TWI420989B (zh) 印刷電路板及其製造方法
JP2010010611A (ja) プリント回路板及び電子機器