JP2010272681A - 配線基板および半導体装置 - Google Patents

配線基板および半導体装置 Download PDF

Info

Publication number
JP2010272681A
JP2010272681A JP2009123040A JP2009123040A JP2010272681A JP 2010272681 A JP2010272681 A JP 2010272681A JP 2009123040 A JP2009123040 A JP 2009123040A JP 2009123040 A JP2009123040 A JP 2009123040A JP 2010272681 A JP2010272681 A JP 2010272681A
Authority
JP
Japan
Prior art keywords
wiring board
connection pad
semiconductor chip
flip
solder mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009123040A
Other languages
English (en)
Other versions
JP5185885B2 (ja
JP2010272681A5 (ja
Inventor
Takashi Ozawa
隆史 小澤
Seiji Sato
聖二 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2009123040A priority Critical patent/JP5185885B2/ja
Priority to US12/782,054 priority patent/US8232641B2/en
Publication of JP2010272681A publication Critical patent/JP2010272681A/ja
Publication of JP2010272681A5 publication Critical patent/JP2010272681A5/ja
Application granted granted Critical
Publication of JP5185885B2 publication Critical patent/JP5185885B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】ペリフェラル状配置のバンプとエリアアレイ状配置のバンプとが混在する半導体チップがフリップチップ接合される、電気的特性に優れた配線基板を提供する。
【解決手段】配線基板１は、半導体チップのバンプとフリップチップ接合される接続パッド１１、１２を備えた配線基板であって、前記配線基板の周辺部１ａの接続パッド１１は、ノン・ソルダーマスク・デファイン構造で形成され、前記配線基板１の中央部１ｂの接続パッド１２は、ソルダーマスク・デファイン構造で形成されている。
【選択図】図１

Description

本発明は、配線基板および半導体装置に関し、さらに詳細には、半導体チップのバンプとフリップチップ接合される接続パッドを備えた配線基板、および該配線基板に該半導体チップがフリップチップ接合された半導体装置に関する。
近年、電子部品（例えば半導体チップ）に外部接続端子としてバンプを設け、これを接合材によって配線基板に設けられた接続パッドにフリップチップ接合する実装構造が多用されるようになってきている。
例えば、従来の配線基板として、特許文献１、特許文献２に記載される技術が提案されている。
図６は、図７に示す半導体チップ１０１がフリップチップ実装される配線基板１０５の一例を示す平面図（概略図）である。ここで、図７は、半導体チップ１０１の回路形成面１０１ａ側を表示した図であり、フリップチップ実装時にはこの回路形成面１０１ａが配線基板１０５と対向するようフェイスダウンで実装される。
この半導体チップ１０１の回路形成面１０１ａには、Ａｕ（金）を用いて形成されるバンプ（外周バンプ１０２および中央バンプ１０３）が形成されている。外周バンプ１０２は、回路形成面１０１ａの周縁部に配設されている（ペリフェラル状配置）。また、中央バンプ１０３は、回路形成面１０１ａの中央部に配設されている（エリアアレイ状配置）。従来、バンプを外部接続端子とする半導体チップにおいては、当該バンプを周縁部にペリフェラル状に配置する構成が一般的であった。しかしながら、近年の半導体チップの高密度化に起因して端子数が増大し、回路形成面１０１ａの中央部にも中央バンプ１０３を配置することが行われるようになってきている。
これに伴い、半導体チップ１０１がフリップチップ実装される配線基板１０５は、外周バンプ１０２に対応する接続パッド（外周パッド）１０７と中央バンプ１０３に対応する接続パッド（中央パッド）１０８とが配設される構造となっている（図６参照）。ここで、接続パッド（外周パッド）１０７は、ソルダーマスク（レジスト）１１０に設けられた枠状の開口部１１１に形成される。また、接続パッド（中央パッド）１０８は、ソルダーマスク（レジスト）１１０に設けられた各開口部１１２に形成される。
ここで、配線基板における接続パッド（および後述する位置合せマーク）を形成する構造として、ＮＳＭＤ（ノン・ソルダーマスク・デファイン）構造、ＳＭＤ（ソルダーマスク・デファイン）構造がある。
ＮＳＭＤ構造は図８（ａ）の平面図および図８（ｂ）の正面断面図（図８（ａ）におけるＡ−Ａ線断面図）に示すように、接続パッド１３１がソルダーマスク（レジスト）１３３の開口部１３４内の導体形状で規定される構造であって、開口部１３４の内径が接続パッド１３１の円形部の外径よりも大きくなっている。なお、符号１３０は、ベースとなる絶縁層である。
一方、ＳＭＤ構造は図９（ａ）の平面図および図９（ｂ）の正面断面図（図９（ａ）におけるＢ−Ｂ線断面図）に示すように、接続パッド１３２がソルダーマスク（レジスト）１３３の開口形状（開口部１３５の形状）で規定される構造であって、開口部１３５の内径が接続パッド１３２の円形部の外径よりも小さくなっている。
特開２００７−１９４５９８号公報 特開２００７−１５８０８１号公報
ところで、半導体チップを配線基板上にフリップチップ実装する場合には、所定位置に接合を行うための位置合わせマークが用いられている。通常、位置合わせマークは、配線基板上に形成される。
従来は、図１０に示すように、ペリフェラル状配置のバンプを有する半導体チップ（不図示）を配線基板１４１上にフリップチップ実装する場合、通常、配線基板１４１上の接続パッド１５１に、ソルダーマスク１５３の開口部１５４内の導体（すなわち接続パッド１５１）形状で規定されるＮＳＭＤ構造が採用されると共に、位置合わせマーク１５６にもＮＳＭＤ構造が採用されていた。これは、位置合わせマーク１５６の構造を、接続パッド１５１の構造と同一にすることによって、半導体チップ上のバンプ中心と配線基板１４１上のソルダーマスク１５３の開口部１５４内の導体（接続パッド）の中心位置が一致するように正確に位置合わせを行うためである。
一方、図１１に示すように、エリアアレイ状配置のバンプを有する半導体チップ（不図示）を配線基板１４２上にフリップチップ実装する場合、通常、配線基板１４２上の接続パッド１５２に、ソルダーマスク１５３の開口形状（開口部１５５の形状）で規定されるＳＭＤ構造が採用されると共に、位置合わせマーク１５７にもＳＭＤ構造が採用されていた。これは、位置合わせマーク１５７の構造を、接続パッド１５２の構造と同一にすることによって、半導体チップ上のバンプ中心と配線基板１４２上のソルダーマスク１５３の開口部１５５の中心位置（すなわち、接続パッド１５２の露出部の中心位置）が一致するように正確に位置合わせを行うためである。なお、図１１中の破線部は、ソルダーマスク１５３で覆われている接続パッド１５２の縁部形状の一例を示している。
このように、フリップチップ実装時の位置合わせを正確に行うために、位置合わせマークは、接続パッドの構造に対応した構造を採用するのが、従来の設計思想であった。したがって、前述したようなペリフェラル状配置のバンプとエリアアレイ状配置のバンプとが混在する半導体チップ（図６参照）を、図１２に示すような配線基板１４３上にフリップチップ実装しようとする場合は、対応する配線基板１４３上のペリフェラル状配置の接続パッド１５１とエリアアレイ状配置の接続パッド１５０とをＮＳＭＤ構造かＳＭＤ構造のどちらかに統一すると共に、配線基板１４３上に設けられる位置合わせマーク１５８も同じ構造に統一しなければならなかった。通常、開口部１５４内にペリフェラル状に配設される接続パッド１５１は、隣接する接続パッドのピッチ（以下、「パッドピッチ」という）が狭いため、ＳＭＤ構造で形成することができず、ＮＳＭＤ構造とされていた。これにともない、配線基板１４３の中央部のエリアアレイ状配置の接続パッド１５０、および位置合わせマーク１５８についても、ＮＳＭＤ構造とされていた。
しかし、配線基板１４３の中央部のエリアアレイ状配置の接続パッド１５０をＮＳＭＤ構造で形成する場合には、ソルダーマスク１５３の開口部１５９の形状をＳＭＤ構造の場合よりも大きく設計して、その開口部１５９内に導体形状（すなわち、接続パッド１５０の縁部）が表出するように形成する必要があった（図１２参照）。その結果、配線基板１４３の最上層の電源系ライン（電源ラインもしくはグラウンドライン）をプレーン化、すなわち平板状に一体で形成することが難しいという設計上の制約が発生していた。
上記事情に鑑み、ペリフェラル状配置のバンプとエリアアレイ状配置のバンプとが混在する半導体チップがフリップチップ接合される、電気的特性に優れた配線基板を提供することを目的とする。
一実施形態として、以下に開示するような解決手段により、前記課題を解決する。
開示の配線基板は、半導体チップのバンプとフリップチップ接合される接続パッドを備えた配線基板であって、前記配線基板の周辺部の接続パッドは、ノン・ソルダーマスク・デファイン構造で形成され、前記配線基板の中央部の接続パッドは、ソルダーマスク・デファイン構造で形成されていることを要件とする。
開示の配線基板によれば、配線基板中央部のエリアアレイ状配置の接続パッドをＳＭＤ構造とすることができ、配線基板最上層の電源ラインやグラウンドラインをプレーン化し易く、電気的特性を向上させることができる。
本発明の実施形態に係る配線基板の例を示す概略図である。 図１の配線基板に実装される半導体チップの例を示す概略図である。 本発明の実施形態に係る半導体装置の例を示す概略図（断面図）である。 図１の配線基板の部分拡大図である。 本発明の実施形態に係る配線基板の変形例を示す概略図である。 従来の実施形態に係る配線基板の例を示す概略図である。 図６の配線基板に実装される半導体チップの例を示す概略図である。 ノン・ソルダーマスク・デファイン構造を説明するための説明図である。 ソルダーマスク・デファイン構造を説明するための説明図である。 従来の実施形態に係る配線基板（ペリフェラル状配置の接続パッドを備える場合）の例を示す概略図である。 従来の実施形態に係る配線基板（エリアアレイ状配置の接続パッドを備える場合）の例を示す概略図である。 従来の実施形態に係る配線基板（ペリフェラル状配置の接続パッドおよびエリアアレイ状配置の接続パッドを備える場合）の例を示す概略図である。
本発明の実施形態に係る配線基板１の平面図（概略図）を図１に示す。配線基板１は、半導体チップ２（図２参照）がフリップチップ接合される配線基板である。当該半導体チップ２の回路形成面２ａが配線基板１と対向するようにフェイスダウンでフリップチップ接合されて、半導体装置３が形成される。半導体装置３の正面断面図（概略図）を図３に示す。同図３のように、半導体チップ２のバンプ２１、２２と、対応する配線基板１の接続パッド１１、１２とが、それぞれ、はんだ４によって接合される。なお、配線基板１と半導体チップ２との間には、アンダーフィル樹脂５が浸透され、隣接する接続部（接続パッド）の絶縁が図られる。
半導体チップ２は、図２の平面図（概略図）に示すように、回路形成面２ａの周縁部にペリフェラル状に配設されたバンプ２１と、回路形成面２ａの中央部にエリアアレイ状に配設されたバンプ２２とが混在する構造を有する。当該バンプ２１およびバンプ２２は、一例として、Ａｕ（金）あるいはＡｕ合金を用いてワイヤーボンディングにより形成される。
配線基板１は、図１、図３に示すように、絶縁層１０上に、半導体チップ２に接続されるための接続パッド１１、１２が形成された構造を有している。ここで、接続パッド１１は、接合される半導体チップ２の周縁部のバンプ２１に対応させて、配線基板１の周縁部（一点鎖線で囲われた枠状領域）１ａにおいて、ペリフェラル状に配設されている。一方、接続パッド１２は、接合される半導体チップ２の中央部のバンプ２２に対応させて、配線基板１の中央部（二点鎖線で囲われた矩形状領域）１ｂにおいて、エリアアレイ状に配設されている。
ここで、絶縁層１０上には、接続パッド１１を露出させる開口部１４および接続パッド１２を露出させる開口部１５を有するソルダーマスク（レジスト）１３が形成されている。開口部１４は、一例として、枠状に形成されている。一方、開口部１５は、一例として、円形状に形成されている。なお、開口部１４の変形例として、図５に示すように、複数個所に配設される矩形状に形成する構成としてもよい。
本実施形態では、ソルダーマスク１３は、開口部１４を挟んで、二つのソルダーマスク１３ａ、１３ｂに分割された構造となっている。これにより、接続パッド１１は、両端がそれぞれソルダーマスク１３ａとソルダーマスク１３ｂとで覆われた構造となり、接続パッド１２は、ソルダーマスク１３ｂによって取り囲むように覆われた構造となっている。
また、本実施形態では、例えば、接続パッド１１は、実装される半導体チップ２の信号ラインに接続される。近年の半導体チップでは、高密度化に起因して端子数が増大しており、これに接続される配線基板１においても、配線基板１自体の小型化の要求と共に、信号ラインに接続される接続パッド１１の狭ピッチ化の要求が一層高まっている。
その一方で、例えば、接続パッド１２は、実装される半導体チップ２の電源ラインもしくはグラウンドラインに接続される。近年の半導体チップでは、特に省電力化（低電圧対応）の要求があるため、デバイスが形成される中央部近傍に電源系ライン（電源ラインもしくはグラウンドライン）が配設される構成が好ましい。このため、半導体チップ２と接合される配線基板１においても、電源系ラインに接続される接続パッド１２を配線基板１の中央部近傍に設ける構成が好適となる。
ここで、本実施形態に特徴的な構成として、接続パッド１１は、ＮＳＭＤ（ノン・ソルダーマスク・デファイン）構造で形成される。ＮＳＭＤ構造であることによって、接続パッド１１のパッドピッチを狭ピッチ化することが可能となる。本実施形態においては、接続パッド１１のパッドピッチを１００［μｍ］以下にすることができる。
一方、接続パッド１２は、ＳＭＤ（ソルダーマスク・デファイン）構造で形成される。ＳＭＤ構造であることによって、接続パッドが形成される配線層（配線基板１が多層基板の場合は最上層）の電源系ライン（電源ラインもしくはグラウンドライン）をプレーン化、すなわち平板状に一体で形成することが容易となる。このように電源系ラインのプレーン化は、当該電源系ラインの電気抵抗値を低下させることができる等、配線基板１における電気的特性を向上させる効果が得られる。なお、ＳＭＤ構造で形成される接続パッド１２は全部をプレーン化してもよく、一部（所定の複数箇所）をプレーン化してもよい。本実施形態では、図１の破線部で示されるように、配線層に二箇所のプレーン（平板状導体）１７ａ、１７ｂを設け、その上層となるソルダーマスク１３の所定位置に開口部１５を設けることによって当該プレーン１７ａ、１７ｂを露出させて接続パッド１２を形成している。
また、バンプ２１に対応する接続パッド１１は、図４（ａ）（図１のＣ部拡大図）に示すように、接続パッド１１の中心Ｅ１とバンプ２１の中心とが一致するように設計される。一方、バンプ２２に対応する接続パッド１２は、図４（ｂ）（図１のＤ部拡大図）に示すように、ソルダーマスク１３の開口部１５の中心（すなわち、開口部１５に露出している接続パッド１２の露出部の中心）Ｅ２とバンプ２２の中心とが一致するように設計される。このとき、配線基板１と半導体チップ２とをフリップチップ接合させるための位置合わせマーク１６は、配線基板１上の接続パッド１１、１２が設けられない位置に、ＮＳＭＤ構造によって形成される（図１参照）。
上記の構成によれば、狭ピッチ化が図られる接続パッド１１に対しては、バンプ２１をズレがなく高い位置精度でフリップチップ接合させることができる。しかし、位置合わせマーク１６がＮＳＭＤ構造で形成されているため、ＳＭＤ構造で形成されている接続パッド１２にバンプ２２をフリップチップ接合させると、ソルダーマスク１３の開口部１５の形成位置のズレによって、バンプ２２がソルダーマスク１３上に乗り上げてしまうおそれが生じ得る。この課題に対しては、ソルダーマスク１３の開口部１５の内径を従来よりも１０〜２０［μｍ］大きい形状としている。より具体的には、本実施形態では、接続パッド１２のパッドピッチを１００［μｍ］以上とし、且つソルダーマスク１３の開口部１５の内径を８０〜９０［μｍ］程度としている。すなわち、接続パッド１２に関しては、敢えて狭ピッチ化の要求に逆行する構成を採用することで、当該課題の解決を図っている。
以上、説明した通り、開示の配線基板によれば、ペリフェラル状配置のバンプとエリアアレイ状配置のバンプとが混在する半導体チップがフリップチップ接合可能な配線基板が実現される。また、配線基板中央部のエリアアレイ状配置の接続パッドをＳＭＤ構造とすることができる。さらに、配線基板最上層の電源ラインやグラウンドラインをプレーン化し易く、電気的特性を向上させることができる。
また、開示の半導体装置によれば、低電圧対応の半導体チップの実装が可能となり、省電力化が図られる。さらに、電気的特性に優れる配線基板を具備することにより、半導体装置の電気的特性を向上させることができる。
なお、本発明は、以上説明した実施例に限定されることなく、本発明を逸脱しない範囲において種々変更可能であることは言うまでもない。特に、配線基板にフリップチップ接合される電子部品として半導体チップを例に挙げて説明したが、これに限定されるものではない。
１ 配線基板
２ 半導体チップ
３ 半導体装置
１０ 絶縁層
１１ 配線基板周縁部の接続パッド
１２ 配線基板中央部の接続パッド
１３ ソルダーマスク
１４、１５ ソルダーマスクの開口部
１６ 位置合わせマーク
２１ 半導体チップ周縁部のバンプ
２２ 半導体チップ中央部のバンプ

Claims (5)

  1. 半導体チップのバンプとフリップチップ接合される接続パッドを備えた配線基板であって、
    前記配線基板の周縁部の接続パッドは、ノン・ソルダーマスク・デファイン構造で形成され、
    前記配線基板の中央部の接続パッドは、ソルダーマスク・デファイン構造で形成されていること
    を特徴とする配線基板。
  2. 前記配線基板は、前記半導体チップがフリップチップ接合される際の位置合わせに用いられる位置合わせマークを表面に備え、
    前記位置合わせマークはノン・ソルダーマスク・デファイン構造で形成されていること
    を特徴とする請求項１記載の配線基板。
  3. 前記配線基板の周縁部の接続パッドは、隣接するパッドのピッチが１００μｍ以下であり、
    前記配線基板の中央部の接続パッドは、隣接するパッドのピッチが１００μｍ以上であること
    を特徴とする請求項１または請求項２記載の配線基板。
  4. 前記配線基板の中央部の接続パッドは、全部もしくは複数である一部が平板状に一体で形成されていること
    を特徴とする請求項１〜３のいずれか一項記載の配線基板。
  5. 請求項１〜４のいずれか一項記載の配線基板の接続パッドに半導体チップのバンプがフリップチップ接合されて形成されていること
    を特徴とする半導体装置。
JP2009123040A 2009-05-21 2009-05-21 配線基板および半導体装置 Active JP5185885B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009123040A JP5185885B2 (ja) 2009-05-21 2009-05-21 配線基板および半導体装置
US12/782,054 US8232641B2 (en) 2009-05-21 2010-05-18 Wiring substrate and semiconductor device having connection pads formed in non-solder mask defined structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009123040A JP5185885B2 (ja) 2009-05-21 2009-05-21 配線基板および半導体装置

Publications (3)

Publication Number Publication Date
JP2010272681A true JP2010272681A (ja) 2010-12-02
JP2010272681A5 JP2010272681A5 (ja) 2012-04-12
JP5185885B2 JP5185885B2 (ja) 2013-04-17

Family

ID=43124047

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009123040A Active JP5185885B2 (ja) 2009-05-21 2009-05-21 配線基板および半導体装置

Country Status (2)

Country Link
US (1) US8232641B2 (ja)
JP (1) JP5185885B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014187184A (ja) * 2013-03-22 2014-10-02 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
JP2017085170A (ja) * 2017-01-30 2017-05-18 ルネサスエレクトロニクス株式会社 半導体装置
US11688669B2 (en) 2020-09-18 2023-06-27 Shinko Electric Industries Co.. Ltd. Wiring substrate

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120032337A1 (en) * 2010-08-06 2012-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Flip Chip Substrate Package Assembly and Process for Making Same
US8624392B2 (en) 2011-06-03 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical connection for chip scale packaging
JP2013093538A (ja) * 2011-10-04 2013-05-16 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
US9548281B2 (en) 2011-10-07 2017-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical connection for chip scale packaging
US8912668B2 (en) 2012-03-01 2014-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical connections for chip scale packaging
US8927878B2 (en) * 2011-10-31 2015-01-06 Mediatek Singapore Pte. Ltd Printed circuit board and electronic apparatus thereof
CN103096618B (zh) * 2011-10-31 2016-03-30 联发科技（新加坡）私人有限公司 印刷电路板以及电子设备
TWI473230B (zh) * 2011-11-29 2015-02-11 Powertech Technology Inc 可光學檢測銲罩開口偏移在容許範圍內之封裝基板
US9196573B2 (en) 2012-07-31 2015-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Bump on pad (BOP) bonding structure
US8829673B2 (en) 2012-08-17 2014-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. Bonded structures for package and substrate
US9673161B2 (en) 2012-08-17 2017-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Bonded structures for package and substrate
CN103681358B (zh) * 2012-08-31 2017-06-06 碁鼎科技秦皇岛有限公司 芯片封装基板和结构及其制作方法
TW201503777A (zh) * 2013-05-30 2015-01-16 Kyocera Slc Technologies Corp 配線基板
US9831205B2 (en) * 2013-11-18 2017-11-28 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
JP6352644B2 (ja) * 2014-02-12 2018-07-04 新光電気工業株式会社 配線基板及び半導体パッケージの製造方法
US9721880B2 (en) * 2015-12-15 2017-08-01 Intel Corporation Integrated circuit package structures
US11652037B2 (en) * 2020-07-31 2023-05-16 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and method of manufacture
US11804428B2 (en) 2020-11-13 2023-10-31 Qualcomm Incorporated Mixed pad size and pad design

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008141109A (ja) * 2006-12-05 2008-06-19 Kyocer Slc Technologies Corp 配線基板およびその製造方法
JP2008153494A (ja) * 2006-12-19 2008-07-03 Shinko Electric Ind Co Ltd フリップチップ実装用基板
JP2008166823A (ja) * 2007-01-02 2008-07-17 Samsung Electronics Co Ltd 半導体パッケージ及びこれを搭載するためのモジュールプリント回路基板

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3865989B2 (ja) * 2000-01-13 2007-01-10 新光電気工業株式会社 多層配線基板、配線基板、多層配線基板の製造方法、配線基板の製造方法、及び半導体装置
TWI241702B (en) * 2003-07-28 2005-10-11 Siliconware Precision Industries Co Ltd Ground pad structure for preventing solder extrusion and semiconductor package having the ground pad structure
JP2007158081A (ja) 2005-12-06 2007-06-21 Shinko Electric Ind Co Ltd 実装基板および半導体装置
JP4971769B2 (ja) 2005-12-22 2012-07-11 新光電気工業株式会社 フリップチップ実装構造及びフリップチップ実装構造の製造方法
US7772104B2 (en) * 2007-02-02 2010-08-10 Freescale Semiconductor, Inc. Dynamic pad size to reduce solder fatigue

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008141109A (ja) * 2006-12-05 2008-06-19 Kyocer Slc Technologies Corp 配線基板およびその製造方法
JP2008153494A (ja) * 2006-12-19 2008-07-03 Shinko Electric Ind Co Ltd フリップチップ実装用基板
JP2008166823A (ja) * 2007-01-02 2008-07-17 Samsung Electronics Co Ltd 半導体パッケージ及びこれを搭載するためのモジュールプリント回路基板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014187184A (ja) * 2013-03-22 2014-10-02 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
JP2017085170A (ja) * 2017-01-30 2017-05-18 ルネサスエレクトロニクス株式会社 半導体装置
US11688669B2 (en) 2020-09-18 2023-06-27 Shinko Electric Industries Co.. Ltd. Wiring substrate

Also Published As

Publication number Publication date
JP5185885B2 (ja) 2013-04-17
US8232641B2 (en) 2012-07-31
US20100295174A1 (en) 2010-11-25

Similar Documents

Publication Publication Date Title
JP5185885B2 (ja) 配線基板および半導体装置
US8294253B2 (en) Semiconductor device, electronic device and method of manufacturing semiconductor device, having electronic component, sealing resin and multilayer wiring structure
US20140182912A1 (en) Packaging substrate
JP2008091714A (ja) 半導体装置
JP3927783B2 (ja) 半導体部品
US7943863B2 (en) Wiring substrate and manufacturing method thereof, and semiconductor device
KR20240017393A (ko) 반도체 장치 및 이의 제조 방법
JP4494249B2 (ja) 半導体装置
JP2007005452A (ja) 半導体装置
JP2010153831A5 (ja) 配線基板および半導体装置
JP2009054970A (ja) 半導体装置
JP2008124072A (ja) 半導体装置
US20100283145A1 (en) Stack structure with copper bumps
JP2005109088A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
KR20110017153A (ko) 볼 그리드 어레이 패키지 기판 및 그 제조방법
US11670574B2 (en) Semiconductor device
JP2012080145A (ja) 半導体装置
KR20110067510A (ko) 패키지 기판 및 그의 제조방법
KR100251867B1 (ko) 리지드-플렉스(Rigid-Flex) 인쇄 회로 기판을 이용한 칩 스케일 반도체 패키지 및 그 제조 방법
JP5107270B2 (ja) 実装基板および電子機器
JP3645701B2 (ja) 半導体装置
US9293399B2 (en) Semiconductor device and electronic unit provided with the same
JP2011035242A (ja) 多層プリント基板
JP2012243800A (ja) 半導体装置
JP2011077200A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120228

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120228

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130118

R150 Certificate of patent or registration of utility model

Ref document number: 5185885

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160125

Year of fee payment: 3