JP2011035242A - 多層プリント基板 - Google Patents

Abstract

【課題】フリップチップ接合の位置ずれを抑制し、フリップチップ電極間のショートを抑制するパッケージ基板（多層プリント基板）を簡便、低コストに実現する。
【解決手段】第１の配線層に形成され露出される第１のフリップチップ電極と、前記第１の配線層の外側に形成される絶縁樹脂層と、前記絶縁樹脂層に形成され前記第１のフリップチップ電極の位置に形成される絶縁樹脂ビアと、前記絶縁樹脂層の外側に形成される第２の配線層とを備える。
【選択図】図１

Description

本発明はパッケージ基板（多層プリント基板）に関し、特に各種ＩＣのフリップチップＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）パッケージ基板に関するものである。

図５は従来のパッケージ基板４の構成図である。配線層１０は、絶縁樹脂層８の外側に形成される。配線層１０は、パッケージ基板４の一方の面全体に形成される。

フリップチップ電極５ｐは、パッケージ基板４の配線層１０に形成される。

ソルダレジスト層１３ｐは、配線層１０の外側に形成される。ソルダレジスト層１３ｐは、配線層１０の一方の面全体に形成されるものでなく、部分的に形成される。フリップチップ電極５ｐは、ソルダレジスト層１３ｐで覆われない。

図６は、従来のパッケージ基板４の実装を示した構成図である。

バンプ３は電極パッドを介してシリコンチップ１に接合される。バンプ３とフリップチップ電極５ｐとは、熱圧着によりフリップチップ接合がなされる。また、バンプ３とフリップチップ電極５ｐとの接合のために電極５ｐの表面には電極表面接合材層が形成される。

特開平１０−１８９６５５号公報 特開２００６−１２０７４６号公報 特開２００６−２１０５９１号公報

しかしながら、なんらかの原因で、シリコンチップ１とパッケージ基板４との位置ずれが生じ、バンプ３とフリップチップ電極５との位置ずれが生じると、バンプ３とフリップチップ電極５とが正しくフリップチップ接合されないという課題がある。シリコンチップ１とパッケージ基板４とが小型化すると位置ずれが無視できない。

また、シリコンチップ１とパッケージ基板４との電気的接続不良が生じる課題がある。さらに、フリップチップ電極５ｐの表面に形成された電極表面接合材層のウイスカによって、フリップチップ電極同士のショートが生じる課題がある。

本発明の目的は、上述の課題を解決することであり、フリップチップ接合の位置ずれを抑制し、フリップチップ電極間のショートを抑制するパッケージ基板（多層プリント基板）を簡便、低コストに実現することにある。

このような課題を達成する本発明は以下のとおりである。
（１）第１の配線層に形成され露出される第１のフリップチップ電極と、前記第１の配線層の外側に形成される絶縁樹脂層と、前記絶縁樹脂層に形成され前記第１のフリップチップ電極の位置に形成される絶縁樹脂ビアと、前記絶縁樹脂層の外側に形成される第２の配線層とを備えることを特徴とする多層プリント基板。
（２）前記絶縁樹脂ビアがテーパ状に形成されることを特徴とする（１）に記載の多層プリント基板。
（３）前記第２の配線層に形成される第２のフリップチップ電極を備え、前記第１のフリップチップ電極がシリコンチップの第１のバンプに接続され、前記第２のフリップチップ電極が前記シリコンチップの第２のバンプに接続され、ＢＧＡパッケージ基板を形成する
ことを特徴とする（１）に記載の多層プリント基板。

本発明によれば以下のような効果がある。
バンプとフリップチップ電極とを確実にフリップチップ接合できる。フリップチップ電極同士のウイスカによるショートを抑制できる。簡便、低コストに形成できる。配線デザインの自由度が向上する。

本発明の一実施例を示した構成図である。 図１の実施例の製造工程を示した工程図である。 図１の実施例の実装を示した構成図である。 本発明の他の実施例を示した構成図である。 従来の多層プリント基板の構成図である。 従来の多層プリント基板の実装を示した構成図である。

以下本発明を、図面を用いて詳細に説明する。図１は本発明の一実施例を示した構成図である。

図１の実施例の特徴は、配線層９と、フリップチップ電極１２と、絶縁樹脂層８と、絶縁樹脂ビア１１と、配線層１０に係る構成にある。

図１の実施例は、パッケージ基板１４（多層プリント基板）の断面である。パッケージ基板１４は、フリップチップＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）パッケージに用いられる。パッケージ基板１４は、金スタッドバンプによるフリップチップ接合部を備える。

フリップチップ電極（電極）１２は、パッケージ基板１４の配線層９に形成される。フリップチップ電極１２の一部は外部に露出される。

絶縁樹脂層８は、配線層９の外側に形成される。絶縁樹脂層８の厚さＴは、配線層９の厚みよりも大きい。

絶縁樹脂ビア１１は、絶縁樹脂層８に形成され、フリップチップ電極１２に対応した位置に形成される。

また、絶縁樹脂ビア１１は、テーパ状に形成される。絶縁樹脂ビア１１の外側の開口部面積は、絶縁樹脂ビア１１のフリップチップ電極１２側の開口部面積よりも大きい。さらに、絶縁樹脂ビア１１の開口部面積は、フリップチップ電極１２の面積よりも小さい。

配線層１０は、絶縁樹脂層８の外側に形成される。配線層１０は、パッケージ基板１４の一方の面全体に形成されるものでなく、部分的に形成される。配線層１０は、フリップチップ電極１２、絶縁樹脂ビア１１の外側には形成されない。

図２は、図１の実施例の製造工程を示した工程図である。図１の実施例の製造工程を詳しく説明する。

まず、図２（ａ）のステップをおこなう。配線層９、フリップチップ電極１２を形成した後、絶縁樹脂層８を形成する。絶縁樹脂層８を形成した後、絶縁樹脂ビア１１を形成する。ここまでは、従来技術の製造工程と同等である。

次に、図２（ｂ）のステップをおこなう。配線層１０を形成する。配線層１０は、配線層１０形成部分に形成し、フリップチップ電極１２形成部分には形成しない。また、配線層１０形成部分の絶縁樹脂ビアには金属が埋め込まれる。配線層９と配線層１０とは電気的に接続される。なお、フリップチップ電極１２形成部分の配線層９、フリップチップ電極１２は、絶縁樹脂ビア１１を介して露出している。

最後に、図２（ｃ）のステップをおこなう。配線層１０の外側にソルダレジスト層１３を形成する。ソルダレジスト層１３は、配線層１０を覆うように形成されるが、フリップチップ電極１２形成部分には形成されない。また、フリップチップ電極１２の表面には、電極接合材層６が形成される。電極接合材層６は、ソルダレジスト層１３が形成されていないフリップチップ電極１２形成部分であって、絶縁樹脂ビア１１の底面のみに形成される。

図３は、図１の実施例の実装を示した構成図である。シリコンチップ１とパッケージ基板１４との接合について説明する。

図３（ａ）は、バンプ３ａ、３ｂとフリップチップ電極１２ａ、１２ｂとが接合される前の状態を示す。シリコンチップ１の表面に形成された電極パッド２の他方の面にバンプ３ａ、３ｂが接合される。バンプ３ａの中心と絶縁樹脂ビア１１ａ及びフリップチップ電極１２ａの中心とが向き合うように配置され、バンプ３ｂの中心と絶縁樹脂ビア１１ｂ及びがフリップチップ電極１２ｂの中心とが向き合うように配置される。

このとき、バンプ３ａの中心とフリップチップ電極１２ａの中心とがずれている場合には絶縁樹脂ビア１１ａがガイドとして機能し、バンプ３ｂの中心とフリップチップ電極１２ｂの中心とがずれている場合には絶縁樹脂ビア１１ｂがガイドとして機能する。

また、フリップチップ電極１２ａとフリップチップ電極１２ｂとの間には絶縁樹脂層８の絶縁樹脂８ａが配置される。

図３（ｂ）は、バンプ３ａ、３ｂとフリップチップ電極１２ａ、１２ｂとが接合された後の状態を示す。絶縁樹脂ビア１１ａ、１１ｂがガイドとして機能することにより、バンプ３ａ、３ｂとフリップチップ電極１２ａ、１２ｂとがそれぞれ確実に接続される。つまり、何らかの原因で、バンプ３ａ、３ｂの中心とフリップチップ電極１２ａ、１２ｂの中心とがずれる場合であっても、バンプ３ａ、３ｂとフリップチップ電極１２ａ、１２ｂとがそれぞれ確実に接続される。

絶縁樹脂８ａは、フリップチップ電極１２ａとフリップチップ電極１２ｂとがショートすることを抑制する。詳しくは、金属スズ使用の場合のウイスカによるフリップチップ電極１２ａとフリップチップ電極１２ｂとのショートを抑制できる。

本発明は、絶縁樹脂８により絶縁樹脂ビア１１、１１ａ、１１ｂを形成するため、簡便、低コストになる。本発明は、従来例に対して、新規な追加材料を必要としない。

図４は、本発明の他の実施例を示した構成図である。図１、２、３の実施例と同等の構成は同一の符号を付し、説明を省略する。

図４の実施例の特徴は、フリップチップ電極５、バンプ３ｃ、バンプ３ｄに係る構成にある。
フリップチップ電極（電極）１２は、パッケージ基板１４の配線層９に形成される。フリップチップ電極１２の一部は外部に露出される。

絶縁樹脂層８は、配線層９の外側に形成される。絶縁樹脂層８の厚さＴは、配線層９の厚みよりも大きい。

絶縁樹脂ビア１１は、絶縁樹脂層８に形成され、フリップチップ電極１２に対応した位置に形成される。

配線層１０は、絶縁樹脂層８の外側に形成される。配線層１０は、パッケージ基板１４の一方の面全体に形成されるものでなく、部分的に形成される。配線層１０は、フリップチップ電極１２、絶縁樹脂ビア１１の外側（近傍）には形成されない。

フリップチップ電極（電極）５は、パッケージ基板１５の配線層１０に形成される。

ソルダレジスト層１３ａは、配線層１０の外側に形成される。ソルダレジスト層１３ａは、配線層１０の一方の面全体に形成されるものでなく、部分的に形成される。フリップチップ電極５は、ソルダレジスト層１３ａで覆われない。

バンプ３ｃとバンプ３ｄとはそれぞれ電極パッドを介してシリコンチップ１に接合される。バンプ３ｃはフリップチップ電極５に対応した取り付け位置と高さとを備え、バンプ３ｄはフリップチップ電極１２に対応した取り付け位置と高さとを備える。

このような図４の実施例では、バンプ３ｃとフリップチップ電極５とのフリップチップ接合と、バンプ３ｄとフリップチップ電極１２とのフリップチップ接合とが同時に実施される。つまり、層の異なるフリップチップ電極５とフリップチップ電極１２とのフリップチップ接合とが同時に実施される。

このような構成であることから、図４の実施例は、基板配線設計時のデザインルールが簡便となる利点がある。また、フリップチップ電極から引き出される配線デザインの自由度が向上する。

本発明は、上記実施例に限定されることなく、変更、変形が可能である。

１ シリコンチップ
３ａ、３ｂ、３ｃ、３ｄ バンプ
８ 絶縁樹脂
８ａ 絶縁樹脂
９、１０ 配線層
１１、１１ａ、１１ｂ 絶縁樹脂ビア
５、１２、１２ａ、１２ｂ フリップチップ電極（電極）
１３、１３ａ ソルダレジスト層
１４、１５ パッケージ基板（多層プリント基板）

Claims (3)

1. 第１の配線層に形成され露出される第１のフリップチップ電極と、
   前記第１の配線層の外側に形成される絶縁樹脂層と、
   前記絶縁樹脂層に形成され前記第１のフリップチップ電極の位置に形成される絶縁樹脂ビアと、
   前記絶縁樹脂層の外側に形成される第２の配線層とを備える
   ことを特徴とする多層プリント基板。
2. 前記絶縁樹脂ビアがテーパ状に形成される
   ことを特徴とする請求項１に記載の多層プリント基板。
3. 前記第２の配線層に形成される第２のフリップチップ電極を備え、
   前記第１のフリップチップ電極がシリコンチップの第１のバンプに接続され、
   前記第２のフリップチップ電極が前記シリコンチップの第２のバンプに接続され、
   ＢＧＡパッケージ基板を形成する
   ことを特徴とする請求項１に記載の多層プリント基板。