JPWO2015170539A1 - 樹脂多層基板およびその製造方法 - Google Patents
樹脂多層基板およびその製造方法 Download PDFInfo
- Publication number
- JPWO2015170539A1 JPWO2015170539A1 JP2016517843A JP2016517843A JPWO2015170539A1 JP WO2015170539 A1 JPWO2015170539 A1 JP WO2015170539A1 JP 2016517843 A JP2016517843 A JP 2016517843A JP 2016517843 A JP2016517843 A JP 2016517843A JP WO2015170539 A1 JPWO2015170539 A1 JP WO2015170539A1
- Authority
- JP
- Japan
- Prior art keywords
- interlayer connection
- resin
- resin layer
- connection conductor
- multilayer substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/486—Via connections through the substrate with or without pins
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/145—Organic substrates, e.g. plastic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
- H01L23/49883—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing organic materials or pastes, e.g. for thick films
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
- H05K1/113—Via provided in pad; Pad over filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/032—Materials
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09545—Plated through-holes or blind vias without lands
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09563—Metal filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/06—Lamination
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
Description
図1を参照して、本発明に基づく実施の形態1における樹脂多層基板について説明する。
図6を参照して、本発明に基づく実施の形態2における樹脂多層基板について説明する。本実施の形態における樹脂多層基板102は、実施の形態1で説明した樹脂多層基板101と比べて、基本的な構成は共通するが、以下の点で異なる。
図7を参照して、本発明に基づく実施の形態3における樹脂多層基板について説明する。本実施の形態における樹脂多層基板103は、実施の形態2で説明した樹脂多層基板102と比べて、基本的な構成は共通するが、以下の点で異なる。
図8を参照して、本発明に基づく実施の形態4における樹脂多層基板について説明する。本実施の形態における樹脂多層基板104は、実施の形態1で説明した樹脂多層基板101と比べて、基本的な構成は共通するが、以下の点で異なる。
これまでの実施の形態で示してきた層間接続導体6は、たとえば主表面に銅箔が形成された樹脂層2に対してレーザ加工を施すことによって樹脂層2を貫通するようにビア孔を形成し、このビア孔にペースト状の材料を充填し、加熱圧着工程において加熱および加圧を経て材料を硬化させることによって形成することができる。このビア孔はレーザ光の1ヶ所への照射で形成されるものを想定していたため、層間接続導体6は限られた面積のものとなっていた。これまでの実施の形態で用いられていた層間接続導体6を単独で取り出したところを図9に示す。層間接続導体6は、このように単純な円錐台形状のものとなっていた。
図13を参照して、本発明に基づく実施の形態6における樹脂多層基板について説明する。図12に示した樹脂多層基板105の構成の上側にさらにもう1層の樹脂層2を積層し、この樹脂層2に開口部15を設けることによって、図13に示す樹脂多層基板106を得ることができる。層間接続導体16を保持している樹脂層2は第1樹脂層21とみなすことができ、上側に載せられた樹脂層2は第2樹脂層22とみなすことができる。
図15〜図22を参照して、本発明に基づく実施の形態7における樹脂多層基板の製造方法について説明する。本実施の形態における樹脂多層基板の製造方法のフローチャートを図15に示す。
図23〜図26を参照して、本発明に基づく実施の形態8における樹脂多層基板の製造方法について説明する。本実施の形態における樹脂多層基板の製造方法も、図15に示したフローチャートに沿ったものである。
Claims (11)
- 複数の樹脂層を積層して一体化させることによって得られた積層体を備え、
前記積層体には、前記複数の樹脂層のうちの少なくとも1つを貫通し、前記積層体の外に向かって直接露出するように配置された層間接続導体が設けられている、樹脂多層基板。 - 前記積層体の一方の主表面の側を向いて、互いに離隔するように2以上の前記層間接続導体が配置されており、前記層間接続導体同士の間には、前記層間接続導体を保持する前記樹脂層の前記層間接続導体が露出する側の面より高くなっている隆起部が設けられている、請求項1に記載の樹脂多層基板。
- 前記積層体の一方の主表面の側を向いて、互いに離隔するように2以上の前記層間接続導体が配置されており、前記層間接続導体同士の間には、前記層間接続導体を保持する前記樹脂層の前記層間接続導体が露出する側の面より低くなっている凹部が設けられている、請求項1に記載の樹脂多層基板。
- 前記複数の樹脂層のうち前記層間接続導体を保持する樹脂層を第1樹脂層と呼ぶこととしたとき、前記層間接続導体が露出する側から見て、前記層間接続導体の少なくとも中央部を露出させた状態で前記層間接続導体の外縁部の少なくとも一部を覆う第2樹脂層が、前記第1樹脂層に重なっている、請求項1から3のいずれかに記載の樹脂多層基板。
- 前記第2樹脂層は、前記層間接続導体の外縁部を全周にわたって覆っている、請求項4に記載の樹脂多層基板。
- 前記層間接続導体は、融点変化型接合材によって形成されている、請求項1から5のいずれかに記載の樹脂多層基板。
- 前記融点変化型接合材は、
第1金属と、前記第1金属よりも融点が高く、前記第1金属と反応して金属間化合物を生成する第2金属とからなる金属成分を含む導電性材料であって、
前記第1金属はSnまたはSnを70重量%以上含む合金であり、
前記第2金属はCu−Mn合金またはCu−Ni合金であり、
前記第1金属と前記第2金属とは、310℃以上の融点を示す金属間化合物を生成する、導電性材料である、請求項6に記載の樹脂多層基板。 - 層間接続導体が厚み方向に貫通している第1樹脂層を配置する工程と、
前記層間接続導体を覆い隠すように前記第1樹脂層上に第2樹脂層を積層する工程と、
前記第1樹脂層および前記第2樹脂層を含む複数の樹脂層を積層したものに対して、加熱および加圧を行なうことによって、一体的な積層体を得る工程と、
前記積層体に含まれる前記第2樹脂層に対して除去加工を施して前記第2樹脂層を貫通する孔をあけることによって、前記第1樹脂層に保持された前記層間接続導体の前記第2樹脂層側の表面を、直接露出させる工程とを含む、樹脂多層基板の製造方法。 - 前記除去加工はレーザ加工である、請求項8に記載の樹脂多層基板の製造方法。
- Snメッキされた接合面を有する部品が、前記Snメッキされた面を接合面として前記層間接続導体に接合されている、請求項1から7のいずれかに記載の樹脂多層基板。
- Snメッキされた接合面を有する部品が、前記Snメッキされた面を接合面として前記層間接続導体に接合される工程を含む、請求項8または9に記載の樹脂多層基板の製造方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014096900 | 2014-05-08 | ||
JP2014096900 | 2014-05-08 | ||
PCT/JP2015/060614 WO2015170539A1 (ja) | 2014-05-08 | 2015-04-03 | 樹脂多層基板およびその製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018191911A Division JP6687081B2 (ja) | 2014-05-08 | 2018-10-10 | 樹脂多層基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2015170539A1 true JPWO2015170539A1 (ja) | 2017-04-20 |
JP6418237B2 JP6418237B2 (ja) | 2018-11-07 |
Family
ID=54392392
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016517843A Active JP6418237B2 (ja) | 2014-05-08 | 2015-04-03 | 樹脂多層基板およびその製造方法 |
JP2018191911A Active JP6687081B2 (ja) | 2014-05-08 | 2018-10-10 | 樹脂多層基板 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018191911A Active JP6687081B2 (ja) | 2014-05-08 | 2018-10-10 | 樹脂多層基板 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10362672B2 (ja) |
JP (2) | JP6418237B2 (ja) |
WO (1) | WO2015170539A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11202371B2 (en) * | 2017-03-22 | 2021-12-14 | Murata Manufacturing Co., Ltd. | Multilayer substrate |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6931869B2 (ja) * | 2016-10-21 | 2021-09-08 | 国立研究開発法人産業技術総合研究所 | 半導体装置 |
WO2021203065A1 (en) * | 2020-04-02 | 2021-10-07 | Pleotint, Llc | Interlayers and laminates incorporating the interlayers |
Citations (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59193094A (ja) * | 1983-04-15 | 1984-11-01 | 株式会社日立製作所 | 多層セラミツク基板 |
JPH07122593A (ja) * | 1993-10-27 | 1995-05-12 | Kyocera Corp | 半導体モジュール |
JPH07336025A (ja) * | 1994-06-10 | 1995-12-22 | Fujitsu Ltd | 回路基板とその製造方法 |
JPH0888470A (ja) * | 1994-09-16 | 1996-04-02 | Taiyo Yuden Co Ltd | 電子部品実装用セラミック多層基板及びその製造方法 |
JPH1126638A (ja) * | 1997-07-09 | 1999-01-29 | Sumitomo Kinzoku Electro Device:Kk | フリップチップ実装用セラミックパッケージ |
JP2002290022A (ja) * | 2001-03-27 | 2002-10-04 | Kyocera Corp | 配線基板およびその製造方法ならびに電子装置 |
JP2004221388A (ja) * | 2003-01-16 | 2004-08-05 | Murata Mfg Co Ltd | 電子部品搭載用多層基板及びその製造方法 |
JP2005244108A (ja) * | 2004-02-27 | 2005-09-08 | Ngk Spark Plug Co Ltd | 配線基板、及び配線基板の製造方法 |
JP2007088058A (ja) * | 2005-09-20 | 2007-04-05 | Denso Corp | 多層基板、及びその製造方法 |
JP2011009786A (ja) * | 2005-07-12 | 2011-01-13 | Murata Mfg Co Ltd | 多層配線基板及びその製造方法 |
JP2011035242A (ja) * | 2009-08-04 | 2011-02-17 | Yokogawa Electric Corp | 多層プリント基板 |
JP2011129844A (ja) * | 2009-12-21 | 2011-06-30 | Renesas Electronics Corp | 電子装置およびその製造方法 |
JP2012146793A (ja) * | 2011-01-11 | 2012-08-02 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法 |
WO2012111711A1 (ja) * | 2011-02-15 | 2012-08-23 | 株式会社村田製作所 | 多層配線基板およびその製造方法 |
US20130243941A1 (en) * | 2008-10-20 | 2013-09-19 | Samsung Electro-Mechanics Co., Ltd. | Method of manufacturing coreless substrate having filled via pad |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001053111A (ja) * | 1999-08-10 | 2001-02-23 | Matsushita Electric Works Ltd | フリップチップ実装構造 |
US6518514B2 (en) * | 2000-08-21 | 2003-02-11 | Matsushita Electric Industrial Co., Ltd. | Circuit board and production of the same |
JP3867523B2 (ja) | 2000-12-26 | 2007-01-10 | 株式会社デンソー | プリント基板およびその製造方法 |
JP2005108950A (ja) * | 2003-09-29 | 2005-04-21 | Matsushita Electric Ind Co Ltd | セラミックモジュール部品およびその製造方法 |
ATE527654T1 (de) * | 2004-03-01 | 2011-10-15 | Dolby Lab Licensing Corp | Mehrkanal-audiodecodierung |
US7738257B2 (en) * | 2006-12-13 | 2010-06-15 | Intel Corporation | Microelectronic device including bridging interconnect to top conductive layer of passive embedded structure and method of making same |
KR20080111701A (ko) * | 2007-06-19 | 2008-12-24 | 삼성전기주식회사 | 실장기판 및 그 제조방법 |
KR100832651B1 (ko) * | 2007-06-20 | 2008-05-27 | 삼성전기주식회사 | 인쇄회로기판 |
JP5287220B2 (ja) | 2008-12-24 | 2013-09-11 | 株式会社村田製作所 | 部品内蔵基板の製造方法 |
JP5170570B2 (ja) * | 2009-04-21 | 2013-03-27 | 株式会社村田製作所 | 樹脂多層モジュール及び樹脂多層モジュールの製造方法 |
JPWO2011108308A1 (ja) | 2010-03-04 | 2013-06-24 | 日本電気株式会社 | 半導体素子内蔵配線基板 |
JP5711472B2 (ja) * | 2010-06-09 | 2015-04-30 | 新光電気工業株式会社 | 配線基板及びその製造方法並びに半導体装置 |
JP5018978B1 (ja) * | 2010-11-19 | 2012-09-05 | 株式会社村田製作所 | 導電性材料、それを用いた接続方法、および接続構造 |
KR101516083B1 (ko) * | 2013-10-14 | 2015-04-29 | 삼성전기주식회사 | 인쇄회로기판 및 인쇄회로기판 제조 방법 |
-
2015
- 2015-04-03 JP JP2016517843A patent/JP6418237B2/ja active Active
- 2015-04-03 WO PCT/JP2015/060614 patent/WO2015170539A1/ja active Application Filing
-
2016
- 2016-10-11 US US15/290,149 patent/US10362672B2/en active Active
-
2018
- 2018-10-10 JP JP2018191911A patent/JP6687081B2/ja active Active
Patent Citations (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59193094A (ja) * | 1983-04-15 | 1984-11-01 | 株式会社日立製作所 | 多層セラミツク基板 |
JPH07122593A (ja) * | 1993-10-27 | 1995-05-12 | Kyocera Corp | 半導体モジュール |
JPH07336025A (ja) * | 1994-06-10 | 1995-12-22 | Fujitsu Ltd | 回路基板とその製造方法 |
JPH0888470A (ja) * | 1994-09-16 | 1996-04-02 | Taiyo Yuden Co Ltd | 電子部品実装用セラミック多層基板及びその製造方法 |
JPH1126638A (ja) * | 1997-07-09 | 1999-01-29 | Sumitomo Kinzoku Electro Device:Kk | フリップチップ実装用セラミックパッケージ |
JP2002290022A (ja) * | 2001-03-27 | 2002-10-04 | Kyocera Corp | 配線基板およびその製造方法ならびに電子装置 |
JP2004221388A (ja) * | 2003-01-16 | 2004-08-05 | Murata Mfg Co Ltd | 電子部品搭載用多層基板及びその製造方法 |
JP2005244108A (ja) * | 2004-02-27 | 2005-09-08 | Ngk Spark Plug Co Ltd | 配線基板、及び配線基板の製造方法 |
JP2011009786A (ja) * | 2005-07-12 | 2011-01-13 | Murata Mfg Co Ltd | 多層配線基板及びその製造方法 |
JP2007088058A (ja) * | 2005-09-20 | 2007-04-05 | Denso Corp | 多層基板、及びその製造方法 |
US20130243941A1 (en) * | 2008-10-20 | 2013-09-19 | Samsung Electro-Mechanics Co., Ltd. | Method of manufacturing coreless substrate having filled via pad |
JP2011035242A (ja) * | 2009-08-04 | 2011-02-17 | Yokogawa Electric Corp | 多層プリント基板 |
JP2011129844A (ja) * | 2009-12-21 | 2011-06-30 | Renesas Electronics Corp | 電子装置およびその製造方法 |
JP2012146793A (ja) * | 2011-01-11 | 2012-08-02 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法 |
WO2012111711A1 (ja) * | 2011-02-15 | 2012-08-23 | 株式会社村田製作所 | 多層配線基板およびその製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11202371B2 (en) * | 2017-03-22 | 2021-12-14 | Murata Manufacturing Co., Ltd. | Multilayer substrate |
Also Published As
Publication number | Publication date |
---|---|
JP6687081B2 (ja) | 2020-04-22 |
US10362672B2 (en) | 2019-07-23 |
US20170034911A1 (en) | 2017-02-02 |
JP6418237B2 (ja) | 2018-11-07 |
WO2015170539A1 (ja) | 2015-11-12 |
JP2019047127A (ja) | 2019-03-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5146627B2 (ja) | 多層配線基板およびその製造方法 | |
JP4619223B2 (ja) | 半導体パッケージ及びその製造方法 | |
JP6687081B2 (ja) | 樹脂多層基板 | |
JP2017084997A (ja) | プリント配線板及びその製造方法 | |
KR101585305B1 (ko) | 반도체 소자 탑재용 패키지 기판의 제조 방법, 반도체 소자 탑재용 패키지 기판 및 반도체 패키지 | |
WO2012117872A1 (ja) | 部品内蔵樹脂基板 | |
JP5742936B2 (ja) | 配線板および配線板の製造方法 | |
CN211321678U (zh) | 多层布线基板 | |
JP5170570B2 (ja) | 樹脂多層モジュール及び樹脂多層モジュールの製造方法 | |
JP2014131034A (ja) | パッケージ基板及びその製造方法、並びにパッケージ−オン−パッケージ基板 | |
CN107645855B (zh) | 无导线电镀电路板及其制作方法 | |
JP5516830B2 (ja) | 部品内蔵樹脂基板 | |
JP2011249457A (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
JPWO2020116240A1 (ja) | モジュールおよびその製造方法 | |
JP6623028B2 (ja) | インダクタ装置及びその製造方法 | |
JP5633256B2 (ja) | 部品内蔵基板の製造方法 | |
JP2012256804A (ja) | 部品内蔵配線板 | |
JP5526818B2 (ja) | プリント配線板 | |
JP2011009624A (ja) | 配線基板 | |
JP2018107284A (ja) | 電気的接続構造及び電気的接続方法 | |
JP2006269466A (ja) | プリント回路基板およびその製造方法 | |
JP2016021551A (ja) | 配線基板及びその製造方法 | |
JP5895981B2 (ja) | 電子モジュール | |
JP2014222686A (ja) | 樹脂多層基板 | |
JP5066226B2 (ja) | 多層プリント配線板およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170801 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170915 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180213 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180412 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180911 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180924 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6418237 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |