JPS59193094A - 多層セラミツク基板 - Google Patents
多層セラミツク基板Info
- Publication number
- JPS59193094A JPS59193094A JP58065584A JP6558483A JPS59193094A JP S59193094 A JPS59193094 A JP S59193094A JP 58065584 A JP58065584 A JP 58065584A JP 6558483 A JP6558483 A JP 6558483A JP S59193094 A JPS59193094 A JP S59193094A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- holes
- multilayer ceramic
- wiring
- sheet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Laminated Bodies (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、高密度に配線された電子回路用セラミック基
板に関する。
板に関する。
近年、電子機器の高信頼度化、小型化、高性能化に伴い
、これらに用いられる配線基板に対し一高寸法精度化、
高密度化の要求が著しく高まっている。特に、演算処理
速度がキイポイントである電子計算機などでは、基板の
配線の精度向上が最も重要な課題となっている。このよ
うな要求に応える基板として、従来、多層セラミック基
板が使用されている。
、これらに用いられる配線基板に対し一高寸法精度化、
高密度化の要求が著しく高まっている。特に、演算処理
速度がキイポイントである電子計算機などでは、基板の
配線の精度向上が最も重要な課題となっている。このよ
うな要求に応える基板として、従来、多層セラミック基
板が使用されている。
多層セラミック基板は、アルミナを主成分とするセラミ
ック粉末と有機結合材とから１ｆる薄いセラミック生シ
ートに、ドリルまたはポンチによりスルーホール用の微
細な穴を多数形成し、この穴に導体ペーストを充填し、
さらに配線を印刷形成した後、上記配線済みの生シート
を複数枚重ね合わせ、ホストプレスなどの方法により圧
着後、１５００〜１６００°Ｃの高温で焼結して作られ
るものである。
ック粉末と有機結合材とから１ｆる薄いセラミック生シ
ートに、ドリルまたはポンチによりスルーホール用の微
細な穴を多数形成し、この穴に導体ペーストを充填し、
さらに配線を印刷形成した後、上記配線済みの生シート
を複数枚重ね合わせ、ホストプレスなどの方法により圧
着後、１５００〜１６００°Ｃの高温で焼結して作られ
るものである。
このような多層セラミック基板の製造において、微細な
配線とスルーホールの形成は、高密度配線基板を作るう
えで極めて重要な問題であり、特にＩＣチップを搭載す
る基板面においては、ＩＣチップと同程度の配線精度か
要求される。ＩＣチップと基板の接続では、ＩＣチップ
をフェイスダウンにし、低融点はんだ溶融で接続する方
法が、高密度配線上非常に有利である。
配線とスルーホールの形成は、高密度配線基板を作るう
えで極めて重要な問題であり、特にＩＣチップを搭載す
る基板面においては、ＩＣチップと同程度の配線精度か
要求される。ＩＣチップと基板の接続では、ＩＣチップ
をフェイスダウンにし、低融点はんだ溶融で接続する方
法が、高密度配線上非常に有利である。
はんだ接続法を用いる場合、ＩＣチップは基板表面上に
形成されたスルーホールと直接接続されるので、基板の
配線の精度としては、このスルーホールの寸法精度が最
も重要視されている。
形成されたスルーホールと直接接続されるので、基板の
配線の精度としては、このスルーホールの寸法精度が最
も重要視されている。
多層セラミ−７り基板のスルーホールは、前述のように
、薄いセラミック生シートにドリルまたはポンチにより
形成されるが、多数個の穴あけを必要とする場合には、
ドリルの寿命が短いために一通常ポンチが用いられる。
、薄いセラミック生シートにドリルまたはポンチにより
形成されるが、多数個の穴あけを必要とする場合には、
ドリルの寿命が短いために一通常ポンチが用いられる。
第１図は、セラミック生シートにポンチで穴あけしたと
きの穴形状を示す断面図であって、１はセラミック生シ
ート、２はポンチ、６はポンチ穴あけ時の上面穴、４は
ポンチ穴あけ時の下面穴である。
きの穴形状を示す断面図であって、１はセラミック生シ
ート、２はポンチ、６はポンチ穴あけ時の上面穴、４は
ポンチ穴あけ時の下面穴である。
第１図に示すように、セラミ、ツク生シート１にポンチ
２で穴あけしたときの穴形状はテーバ状になるのが普通
である。これは、ポンチとそのめ￥型とのクリアランス
の差によって生ずるもので、クリアランスが大ぎければ
、形成された穴ばよりテーパ状になり、クリアランスが
小さければ、テーバは小さいがポンチやめて型の摩耗を
生じたりビン折損等の事故を生じる１ｆどの問題がある
。この、に５たことがら一通常、スルーホール形成用ポ
ンチとめて型とのクリアランスは約２０〜５０μｍとな
っている。このようなりリアランスを有するポンチ型を
用いて穴加工された生シートの穴形状は、必然的に第１
図のようになっている。丁なゎち、ポンチ２でセラミッ
ク生シート１に穴をあげろとぎ、生シート１の上面穴３
の穴径はポンチ径とほぼ同じになるが一生ンート１の下
面穴４の穴径は、ポンチとめす型とのクリアランスの太
ぎさに対応して一上面穴３の穴径よりも太キくする。
２で穴あけしたときの穴形状はテーバ状になるのが普通
である。これは、ポンチとそのめ￥型とのクリアランス
の差によって生ずるもので、クリアランスが大ぎければ
、形成された穴ばよりテーパ状になり、クリアランスが
小さければ、テーバは小さいがポンチやめて型の摩耗を
生じたりビン折損等の事故を生じる１ｆどの問題がある
。この、に５たことがら一通常、スルーホール形成用ポ
ンチとめて型とのクリアランスは約２０〜５０μｍとな
っている。このようなりリアランスを有するポンチ型を
用いて穴加工された生シートの穴形状は、必然的に第１
図のようになっている。丁なゎち、ポンチ２でセラミッ
ク生シート１に穴をあげろとぎ、生シート１の上面穴３
の穴径はポンチ径とほぼ同じになるが一生ンート１の下
面穴４の穴径は、ポンチとめす型とのクリアランスの太
ぎさに対応して一上面穴３の穴径よりも太キくする。
このようにして、セラミック生シートに穴あけをした後
、この穴にスルーホール用の導体を充填し、さらに導体
を配線し、これらを複数枚重ねて貼り合わせ、立体的な
配線を構成する。
、この穴にスルーホール用の導体を充填し、さらに導体
を配線し、これらを複数枚重ねて貼り合わせ、立体的な
配線を構成する。
第２図は、このような構成からなる従来の多層セラミッ
ク基板の部分断面図である。第２図ニオイて、５は導体
を充填されたスルーホール、６は配線導体であり、これ
らスルーホール５と配線導体６とを形成したセラミック
生シート１が複数枚積層されて多層セラミック基板が構
成されており、７はこの多層セラミック基板の上面、ｆ
Ｔｘわち、Ｉｃチップ搭載面、８はこのセラミック基
板の下面である。なお、第２図は、生シート１を５枚積
層した場合の例である。
ク基板の部分断面図である。第２図ニオイて、５は導体
を充填されたスルーホール、６は配線導体であり、これ
らスルーホール５と配線導体６とを形成したセラミック
生シート１が複数枚積層されて多層セラミック基板が構
成されており、７はこの多層セラミック基板の上面、ｆ
Ｔｘわち、Ｉｃチップ搭載面、８はこのセラミック基
板の下面である。なお、第２図は、生シート１を５枚積
層した場合の例である。
生シート１のスルーホール５に導体ペーストを充填する
場合、テーパ状スルーホール５の穴径の犬ぎい面を上面
にして、導体ペーストがスルーホール５内に密に充填さ
れるようにする。
場合、テーパ状スルーホール５の穴径の犬ぎい面を上面
にして、導体ペーストがスルーホール５内に密に充填さ
れるようにする。
また、導体乙の配線も、スルーホール５の穴径の犬ぎい
面に形成される。こうしてスルーホール５や配線導体６
を形成された生シート１を積層すると、第２図に示すよ
うに、多層セラミック基板の上面７にはスルーホール５
の穴径の太ぎい面がくるようになる。通常、多層セラミ
ック基板の上面７にはＩＣチップが搭載され、下面８に
は接続端子や冷却フィンなどが形成される。
面に形成される。こうしてスルーホール５や配線導体６
を形成された生シート１を積層すると、第２図に示すよ
うに、多層セラミック基板の上面７にはスルーホール５
の穴径の太ぎい面がくるようになる。通常、多層セラミ
ック基板の上面７にはＩＣチップが搭載され、下面８に
は接続端子や冷却フィンなどが形成される。
このＪ：’）な構成の従来基板には、ＩＣチップ搭載上
次のような犬ぎた欠点がある。′ｆなわち、ＩＣチップ
の接続端子は、通常１００〜２００μｍφの太きすで、
かつ２００〜５００μｍピッチで高精度に配置形成サバ
、ている。これに対して、従来基板の上面７でＩＣチッ
プと接続するハツトは、第２図に示したように、テーバ
状スルーホール５の穴径が大さく穴寸法精度の悪いほう
の面に構成されることになり、ＩＣチップの高寸法精度
の接続塙子とのマツチングが非常に悪い。そのため−Ｉ
Ｃチップを基板と接続する場合、未接続の端子が生じた
り、位置ずれによる端子間のンヨートや、接続部の強度
低下など重大な問題を引き起こしている。
次のような犬ぎた欠点がある。′ｆなわち、ＩＣチップ
の接続端子は、通常１００〜２００μｍφの太きすで、
かつ２００〜５００μｍピッチで高精度に配置形成サバ
、ている。これに対して、従来基板の上面７でＩＣチッ
プと接続するハツトは、第２図に示したように、テーバ
状スルーホール５の穴径が大さく穴寸法精度の悪いほう
の面に構成されることになり、ＩＣチップの高寸法精度
の接続塙子とのマツチングが非常に悪い。そのため−Ｉ
Ｃチップを基板と接続する場合、未接続の端子が生じた
り、位置ずれによる端子間のンヨートや、接続部の強度
低下など重大な問題を引き起こしている。
本発明の目的は、士述した従来技術の欠点を解消し、Ｉ
Ｃチップを高精度に基板に接続でさる多層セラミック基
板を提供するにある。
Ｃチップを高精度に基板に接続でさる多層セラミック基
板を提供するにある。
この目的を達成するため一本発明は、多層セラミック基
板のＩＣチップ搭載面が、テーバ状スルーホールの穴径
の小さい面である点に特徴がある。
板のＩＣチップ搭載面が、テーバ状スルーホールの穴径
の小さい面である点に特徴がある。
以下、本発明の実施例を第６図を用いて説明する。
第６図は、本発明による多層セラミック基板の一実施例
を示す部分断面図で、符号はすべて第２図と同一である
。なお、第３図は、第２図と同様、導体を充填されたス
ルーホール５と配線導体６とを形成したセラミック生シ
ート１を５枚積層した場合の例である。この多層セラミ
ック基板は、最上層の生シート１の上面であるＩＣチッ
プ搭載面７が、生シート１にポンチで穴あけしたときの
ポンチ側の面、丁なわちテーパ状の穴の穴径の小さいほ
うの面となるように構成されており、第２層以下の生シ
ート１の積層構造は従来基板と同じである。また、最上
層の生シート１に対てる配線導体６の形成は、従来と異
なりスルーホール５の穴径の小さい面上に施されており
、第２層以下の各生シート１に対てる配線導体６の形成
は、従来と同じくスル−ホール５の穴径の犬ぎい向上に
施されている。
を示す部分断面図で、符号はすべて第２図と同一である
。なお、第３図は、第２図と同様、導体を充填されたス
ルーホール５と配線導体６とを形成したセラミック生シ
ート１を５枚積層した場合の例である。この多層セラミ
ック基板は、最上層の生シート１の上面であるＩＣチッ
プ搭載面７が、生シート１にポンチで穴あけしたときの
ポンチ側の面、丁なわちテーパ状の穴の穴径の小さいほ
うの面となるように構成されており、第２層以下の生シ
ート１の積層構造は従来基板と同じである。また、最上
層の生シート１に対てる配線導体６の形成は、従来と異
なりスルーホール５の穴径の小さい面上に施されており
、第２層以下の各生シート１に対てる配線導体６の形成
は、従来と同じくスル−ホール５の穴径の犬ぎい向上に
施されている。
このように、本発明による多層セラミック基板は、ＩＣ
チップ搭載面のバンドがテーバ状スルーホールの穴寸法
精度のよいほうのシート面に構成されることになる。本
発明による多層セラミック基板のＩＣチップ搭載面のバ
ッドの寸法精度を従来基板と比較すると次のとおりであ
る。
チップ搭載面のバンドがテーバ状スルーホールの穴寸法
精度のよいほうのシート面に構成されることになる。本
発明による多層セラミック基板のＩＣチップ搭載面のバ
ッドの寸法精度を従来基板と比較すると次のとおりであ
る。
以上説明したように、本発明によれば、ＩＣチップ搭載
面がテーバ状スルーホールの穴寸法精度のよいシート面
になっているため、基板のパッド径−バッドピッチの寸
法精度が非常によ（、ＩＣチップを高精度に基板に接続
することができる。さらに、ＩＣチップ接続部の接続歩
留りが向上し、かつ信頼性も向上でる。
面がテーバ状スルーホールの穴寸法精度のよいシート面
になっているため、基板のパッド径−バッドピッチの寸
法精度が非常によ（、ＩＣチップを高精度に基板に接続
することができる。さらに、ＩＣチップ接続部の接続歩
留りが向上し、かつ信頼性も向上でる。
第１図はポンチで穴あけされたセラミック生シートの断
面図、第２図は従来構造の多層セラミック基板の断面図
、第３図は本発明による多層セラミック基板の断面図で
ある。 １・・・セラミック生シート−３・・・ポンチ穴あけ時
の上面穴、４・・ポンチ穴あけ時の下面穴−５・・・ス
ルーホール、６・・・配線導体、７・・・ｌＣチップ搭
載面。 品 ） 図 ４ 葛 ２ ）田 羊 ３１Ｓ２１
面図、第２図は従来構造の多層セラミック基板の断面図
、第３図は本発明による多層セラミック基板の断面図で
ある。 １・・・セラミック生シート−３・・・ポンチ穴あけ時
の上面穴、４・・ポンチ穴あけ時の下面穴−５・・・ス
ルーホール、６・・・配線導体、７・・・ｌＣチップ搭
載面。 品 ） 図 ４ 葛 ２ ）田 羊 ３１Ｓ２１
Claims (1)
- セラミック生シートにスルーホール用の穴を形成後−こ
の穴に導体ペーストを充填し、導体配線を施したセラミ
’７り生シートを複数枚積層、焼結してなる多層セラミ
ック基板において、この基板のＩＣチップ搭載面が、テ
ーバ状スルーボールの穴径の小さい面であることを特徴
とする多層セラミック基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58065584A JPS59193094A (ja) | 1983-04-15 | 1983-04-15 | 多層セラミツク基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58065584A JPS59193094A (ja) | 1983-04-15 | 1983-04-15 | 多層セラミツク基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59193094A true JPS59193094A (ja) | 1984-11-01 |
| JPH025027B2 JPH025027B2 (ja) | 1990-01-31 |
Family
ID=13291198
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58065584A Granted JPS59193094A (ja) | 1983-04-15 | 1983-04-15 | 多層セラミツク基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59193094A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6196548U (ja) * | 1984-11-30 | 1986-06-21 | ||
| JP2008034884A (ja) * | 2007-10-18 | 2008-02-14 | Hitachi Metals Ltd | セラミック積層基板およびこれを用いた積層電子部品 |
| JP2010171275A (ja) * | 2009-01-23 | 2010-08-05 | Hitachi Metals Ltd | 多層セラミック基板およびこれを用いた電子部品並びに多層セラミック基板の製造方法 |
| WO2015170539A1 (ja) * | 2014-05-08 | 2015-11-12 | 株式会社村田製作所 | 樹脂多層基板およびその製造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5019985A (ja) * | 1973-06-30 | 1975-03-03 | ||
| JPS53370U (ja) * | 1976-06-22 | 1978-01-05 | ||
| JPS5613798A (en) * | 1979-07-13 | 1981-02-10 | Hitachi Ltd | Multilayer hybrid ic |
| JPS6127541U (ja) * | 1984-07-20 | 1986-02-19 | 三菱重工業株式会社 | 砂型中子 |
-
1983
- 1983-04-15 JP JP58065584A patent/JPS59193094A/ja active Granted
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5019985A (ja) * | 1973-06-30 | 1975-03-03 | ||
| JPS53370U (ja) * | 1976-06-22 | 1978-01-05 | ||
| JPS5613798A (en) * | 1979-07-13 | 1981-02-10 | Hitachi Ltd | Multilayer hybrid ic |
| JPS6127541U (ja) * | 1984-07-20 | 1986-02-19 | 三菱重工業株式会社 | 砂型中子 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6196548U (ja) * | 1984-11-30 | 1986-06-21 | ||
| JP2008034884A (ja) * | 2007-10-18 | 2008-02-14 | Hitachi Metals Ltd | セラミック積層基板およびこれを用いた積層電子部品 |
| JP4573185B2 (ja) * | 2007-10-18 | 2010-11-04 | 日立金属株式会社 | セラミック積層基板ならびにセラミック積層電子部品の製造方法 |
| JP2010171275A (ja) * | 2009-01-23 | 2010-08-05 | Hitachi Metals Ltd | 多層セラミック基板およびこれを用いた電子部品並びに多層セラミック基板の製造方法 |
| WO2015170539A1 (ja) * | 2014-05-08 | 2015-11-12 | 株式会社村田製作所 | 樹脂多層基板およびその製造方法 |
| JPWO2015170539A1 (ja) * | 2014-05-08 | 2017-04-20 | 株式会社村田製作所 | 樹脂多層基板およびその製造方法 |
| US10362672B2 (en) | 2014-05-08 | 2019-07-23 | Murata Manufacturing Co., Ltd. | Resin multilayer substrate and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH025027B2 (ja) | 1990-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06291216A (ja) | 基板及びセラミックパッケージ | |
| US6967138B2 (en) | Process for manufacturing a substrate with embedded capacitor | |
| EP1443561A2 (en) | Stacked chip electronic package having laminate carrier and method of making same | |
| EP1443560A2 (en) | Multi-chip electronic package having laminate carrier and method of making same | |
| JPWO2007007451A1 (ja) | 多層配線基板及びその製造方法 | |
| US4884170A (en) | Multilayer printed circuit board and method of producing the same | |
| JP6409442B2 (ja) | パッケージ基板 | |
| US11690173B2 (en) | Circuit board structure | |
| US9763319B2 (en) | Package substrate and method for manufacturing package substrate | |
| JPS59193094A (ja) | 多層セラミツク基板 | |
| US9263784B2 (en) | Package substrate | |
| WO2021017980A1 (zh) | 一种印制电路板的叠孔结构、散热结构及制作方法 | |
| JPS5987896A (ja) | 多層プリント基板 | |
| JP2517315B2 (ja) | 電子回路パッケ―ジ | |
| US20230137841A1 (en) | Circuit carrier and manufacturing method thereof and package structure | |
| JPS5956793A (ja) | 非貫通信号経由孔形成方法 | |
| US20030102159A1 (en) | Optimum power and ground bump pad and bump patterns for flip chip packaging | |
| CN213847115U (zh) | 一种高平整度的多层电路板 | |
| JPH0646674B2 (ja) | 多層セラミツク回路基板の製造方法 | |
| JPS63144599A (ja) | 多層回路基板 | |
| JP2003234579A (ja) | チップ型抵抗体を内蔵した多層プリント配線板の製造方法。 | |
| JPS6219072B2 (ja) | ||
| JPS6175596A (ja) | スルホール多層回路基板の製造方法 | |
| JPH10200015A (ja) | セラミックス基板とその製造方法 | |
| CN115397098A (zh) | 一种高厚径比的印刷线路板及其制作方法 |