JP6409442B2 - パッケージ基板 - Google Patents

パッケージ基板 Download PDF

Info

Publication number
JP6409442B2
JP6409442B2 JP2014192718A JP2014192718A JP6409442B2 JP 6409442 B2 JP6409442 B2 JP 6409442B2 JP 2014192718 A JP2014192718 A JP 2014192718A JP 2014192718 A JP2014192718 A JP 2014192718A JP 6409442 B2 JP6409442 B2 JP 6409442B2
Authority
JP
Japan
Prior art keywords
layer
conductor
interlayer resin
resin insulation
insulation layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014192718A
Other languages
English (en)
Other versions
JP2016063199A (ja
Inventor
稲垣　靖
靖 稲垣
修 太長根
修 太長根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2014192718A priority Critical patent/JP6409442B2/ja
Priority to US14/861,098 priority patent/US20160086885A1/en
Publication of JP2016063199A publication Critical patent/JP2016063199A/ja
Application granted granted Critical
Publication of JP6409442B2 publication Critical patent/JP6409442B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Description

本発明は、複数の電子部品を搭載するパッケージ基板に関する。
特許文献１はマルチチップモジュール基板を開示している。特許文献１の図１によれば、１つの基板に２つのＬＳＩが搭載されている。そして、２つのＬＳＩは複数の配線層で接続されている。特許文献１の図１では、複数の配線層は異なる絶縁層内に描かれている。
特開平６−５３３４９号公報
特許文献１はマルチチップモジュール基板を開示している。そして、特許文献１の図１や１４段落に開示されているように、特許文献１の図１に示されているマルチチップモジュール基板は、４層の配線層を有している。そして、特許文献１の図１によれば、全４層が２つのＬＳＩを結ぶ配線を有していると思われる。
ＬＳＩは電源ラインやグランドラインを一般的に有している。従って、特許文献１のＬＳＩも電源ラインやグランドラインを有していると考えられる。つまり、特許文献１の図１に示されているマルチチップモジュール基板は、ＬＳＩの電源ラインやグランドラインに繋がっている電源配線やグランド配線を有していると考えられる。特許文献１の図１に示されている４層の配線層の内、少なくとも１つの配線層は、２つのＬＳＩを結ぶ配線と電源配線またはグランド配線を共に有していると考えられる。そのため、特許文献１のマルチチップモジュール基板では、電子部品間の伝送速度を高くすることは難しいと推察される。
本発明の目的は、電子部品間の信号伝送速度を高くし、信号伝送量を大きくすることができるパッケージ基板を提供することである。
本発明に係るパッケージ基板は、交互に積層されている層間樹脂絶縁層と４層以上の導体層からなり２つの電子部品搭載用である。そして、前記導体層は２つの電子部品間を接続するデータ伝送のための専用の配線層を含み、データ伝送のための前記専用の配線層は２層のみであり、第１面と前記第１面と反対側の第２面とを有する最外の層間樹脂絶縁層と、前記最外の層間樹脂絶縁層の前記第１面に形成されていて、第１電子部品を搭載するための複数の第１パッドで形成されている第１パッド群と第２電子部品を搭載するための複数の第２パッドで形成されている第２パッド群とを含む最外の導体層と、前記最外の層間樹脂絶縁層の前記第２面の下に形成されていて、複数の第１導体回路を含む第１導体層と、前記第１導体層の下に形成されている内層の層間樹脂絶縁層と、前記内層の層間樹脂絶縁層の下に形成されている第２導体層と、前記第２導体層の下に形成されている第３の層間樹脂絶縁層と、前記第３の層間樹脂絶縁層の下に形成されている複数の第３導体回路を含む第３導体層と、前記最外の層間樹脂絶縁層を貫通し前記第１導体層と前記第１パッドを接続している第１ビア導体と、前記最外の層間樹脂絶縁層を貫通し前記第１導体層と前記第２パッドを接続している第２ビア導体と、前記最外の層間樹脂絶縁層と前記内層の層間樹脂絶縁層を同時に貫通し、前記第１パッドと前記第２導体層を接続する第１スキップビア導体と、前記最外の層間樹脂絶縁層と前記内層の層間樹脂絶縁層を同時に貫通し、前記第２パッドと前記第２導体層を接続する第２スキップビア導体と、前記第３の層間樹脂絶縁層を貫通し前記第２導体層と前記第３導体層を接続していて第１スキップビア導体の直下に設けられた第３ビア導体と、前記第３の層間樹脂絶縁層を貫通し前記第２導体層と前記第３導体層を接続していて第２スキップビア導体の直下に設けられた第４ビア導体と、を有し、前記第１導体層内の前記第１導体回路は前記第１パッド群内の１つの前記第１パッドと前記第２パッド群内の１つの前記第２パッドを接続し、前記第３導体層内の前記第３導体回路は第３ビア導体と前記第４ビア導体を接続している。
本発明の第１実施形態に係るパッケージ基板の断面図。 第１実施形態に係るパッケージ基板の応用例の断面図。 第１実施形態のパッケージ基板の製造方法を示す工程図。 第１実施形態のパッケージ基板の製造方法を示す工程図。 第１実施形態のパッケージ基板の製造方法を示す工程図。 第１実施形態のパッケージ基板の製造方法を示す工程図。 第１実施形態のパッケージ基板の製造方法を示す工程図。 第１実施形態のパッケージ基板の製造方法を示す工程図。 第１実施形態のパッケージ基板の製造方法を示す工程図。 図１０（Ａ）はパッド群を示す平面図であり、図１０（Ｂ）は応用例の平面図である。 図１１（Ａ）は第１導体層の平面図であり、図１１（Ｂ）は最外の導体層の平面図である。 本発明の第２実施形態に係るパッケージ基板の断面図。 第２実施形態のパッケージ基板の製造方法を示す工程図。 本発明の第３実施形態に係るパッケージ基板の断面図。 本発明の第４実施形態に係るパッケージ基板の断面図。
[第１実施形態]
図１０（Ａ）は、本発明の第１実施形態に係るパッケージ基板の実装面を示している。図１０（Ｂ）は、実施形態の応用例の平面図を示していて、実施形態のパッケージ基板に電子部品が実装されている。
図１０（Ａ）に示されるようにパッケージ基板の実装面の中心部にロジックＩＣ等の第１電子部品を搭載するための実装領域７７Ｌが形成されている。実装領域７７Ｌに第１電子部品を搭載するための第１パッド７３Ｆｆが格子状に形成されている。複数の第１パッド７３Ｆｆで第１パッド群が形成されている。第１パッド上に第１電子部品を実装するための半田バンプが形成される。実装領域７７Ｌの外にメモリなどの第２電子部品を搭載するための実装領域７７Ｍが形成される。図１０（Ａ）では、実装領域７７Ｌの周りに実装領域７７Ｍが４箇所形成されている。各実装領域７７Ｍに第２電子部品を搭載するための第２パッド７３Ｆｓが格子状に形成されている。複数の第２パッドで第２パッド群が形成されている。第２パッド上に第２電子部品を実装するための半田バンプが形成される。図１０（Ｂ）では、実装領域７７Ｌの半田バンプにロジックＩＣ１１０Ｌが実装され、実装領域７７Ｍの半田バンプにメモリ１１０Ｍが実装されている。
図１０（Ａ）に示されている線分Ｚ１−Ｚ１間の実施形態のパッケージ基板の断面が図１に示されている。図１０（Ｂ）に示されている線分Ｚ２−Ｚ２間の実施形態の応用例の断面が図２に示されている。第１パッド７３Ｆｆ上に第１電子部品１１０Ｌを実装するための半田バンプ７６Ｆｆが形成される。第２パッド７３Ｆｓ上に第２電子部品１１０Ｍを実装するための半田バンプ７６Ｆｓが形成される。
図１に示されるように、実施形態のパッケージ基板は、電子部品を搭載するためのパッドを含む最外の導体層１５８Ｆｂを有する。さらに、パッケージ基板は、最外の導体層１５８Ｆｂを支える最外の層間樹脂絶縁層１５０Ｆｂを有している。最外の層間樹脂絶縁層１５０Ｆｂは、上側の第１面と下側の第２面とを備える。
実施形態では、最外の層間樹脂絶縁層１５０Ｆｂに第１パッド７３Ｆｆと接続する第１ビア導体１６０Ｆａｆと第２パッド７３Ｆｓと接続する第２ビア導体１６０Ｆａｓが形成されている。第１ビア導体は第１パッドの直下に形成されていることが好ましい。第２ビア導体は第２パッドの直下に形成されていることが好ましい。
最外の層間樹脂絶縁層１５０Ｆｂの下に複数の第１導体回路を含む第１導体層１５８Ｆａが形成されている。第１導体回路により第１パッドと第２パッドは接続される。つまり、第１電子部品と第２電子部品間の信号などのやり取りは第１導体層を介して行われる。全ての第１導体回路は第１パッドと第２パッドを接続している。第１導体回路と同一面に形成されている導体回路は全て第１導体層に含まれる。第１導体層は第１電子部品と第２電子部品間の信号のやり取りを行うための専用の配線層である。第１導体層は、第１電子部品と第２電子部品間の信号のやり取りを行うための導体回路（信号線）以外の導体回路を有していない。第１導体層は第１電子部品と第２電子部品間のデータ伝送のための専用の配線層として機能する。
一般的に、１つの信号線（１つの第１導体回路）で１ビットのデータが送られる。そして、パソコンなどの電子機器で扱われる命令やデータは１バイト（８ビット）で構成されている。各信号線で幅や厚みが異なると、信号線間で伝送速度などの電気特性が異なる。そのため、バイト単位の信号の伝送時間に差が生じると推察される。信号が適切に処理されないことや処理時間が長くなることが予想される。１バイト内のビット間で伝送時間に差が生じると予想される。また、信号線の幅や厚みのバラツキで伝送速度の遅い信号線が存在すると考えられる。その信号線に起因して処理が遅くなると予想される。
実施形態は専用の配線層を有する。そのため、信号線を含む導体層（専用の配線層）が形成されるとき、信号線の幅や厚みに合わせて製造条件などが設定される。従って、実施形態によれば、信号線の幅や厚みのバラツキが小さくなる。各信号線の伝送速度がほぼ同じになる。信号が適切に処理される。情報量が多くても処理が遅くならない。
電子部品の機能により、実施形態のパッケージ基板内に、専用の配線層を２層形成することが好ましい。専用の配線層が異なる層に形成されても、各層はデータ伝送用の配線だけを有するため、伝送時間の差は小さい。１つの導体層は２つの層間樹脂絶縁層に挟まれている全ての導体回路を含む。但し、例えば、ダミー導体など信号や電力を伝送しない回路は導体回路に含まれない。
最外の層間樹脂絶縁層と第１導体層（専用の配線層）の下に内層の層間樹脂絶縁層１５０Ｆａが形成されている。最外の層間樹脂絶縁層と第１導体層（専用の配線層）は内層の層間樹脂絶縁層により支えられている。図１では、内層の層間樹脂絶縁層と最外の層間樹脂絶縁層に挟まれている導体回路は全て第１導体回路である。専用の配線層と内層の層間樹脂絶縁層の直上に最外の層間樹脂絶縁層が形成されていることが好ましい。電子部品と専用の配線層間の距離が短くなる。
内層の層間樹脂絶縁層１５０Ｆａの下に複数の第２導体回路を含む第２導体層５８Ｆが形成されている。電子部品への電源の供給などは第２導体層を介して行われる。そのため、第１パッドや第２パッドは第２導体層と繋がっているパッドを含んでいる。第２導体層と繋がっているパッドと第２導体層はスキップビア導体１６０Ｆｂを介して行われる。スキップビア導体１６０Ｆｂは、最外の層間樹脂絶縁層１５０Ｆｂと内層の層間樹脂絶縁層１５０Ｆａを同時に貫通し第２導体層５８Ｆに至るビア導体用の開口１５１Ｆｂに形成されているビア導体である。スキップビア導体１６０Ｆｂは、最外の層間樹脂絶縁層と内層の層間樹脂絶縁層を同時に貫通している。
第１導体層１５８Ｆａが専用の配線層なので、内層の層間樹脂絶縁層を貫通するビア導体はスキップビア導体以外に存在しない。実施形態のパッケージ基板は内層の層間樹脂絶縁層のみを貫通するビア導体を有していない。そのため、第１導体層内に第１導体回路を形成するためのエリアが増える。多くの第１導体回路が第１導体層に形成される。高機能な電子部品を実施形態のパッケージ基板に搭載することができる。専用の配線層が単一の層に形成される。データの伝送速度が早くなる。
専用の配線層の導体回路（第１導体層）の厚みは、最外の導体層の厚みや第２導体層の厚みより薄い。最外の導体層の厚みと第２導体層の厚みは略同じである。例えば、第１導体層の厚みは最外の導体層の厚みの１／２以下であり、３μｍ以上である。例えば、第１導体層の厚みは約５μｍであり、最外の導体層の厚みや第２導体層の厚みは約１０μｍである。これにより、専用の配線層に微細な導体回路を形成することができる。パッケージ基板に高機能な電子部品が搭載される。
第１導体回路の幅は最外の導体層や第２導体層に含まれる導体回路の幅より狭い。ここで、導体回路の幅は各導体層内で最も細い導体回路の幅である。第１導体回路の幅は最外の導体層や第２導体層に含まれる導体回路の幅の１／２から２／３である。例えば、第１導体回路の幅は約５μｍであり、最外の導体層や第２導体層に含まれる導体回路の幅は約９μｍである。導体回路は、導体回路の進行方向に対し垂直な面で切断される。そして、対向する壁間の距離の内、最少の距離が導体回路の幅である。
隣接する第１導体回路間のスペースの距離（幅）は、隣接する第２導体回路間のスペースの距離より狭い。隣接する第１導体回路間のスペースの距離は、隣接する第２導体回路間のスペースの距離の１／２から２／３である。例えば、隣接する第１導体回路間のスペースの距離は約５μｍであり、隣接する第２導体回路間のスペースの距離は１２μｍである。ここで、スペースの距離は各導体層内で最も狭いスペースの距離である。スペースの距離と隣接する導体回路間の距離は同じである。
実施形態のパッケージ基板は、専用の配線層と専用の配線層上に形成されている最外の層間樹脂絶縁層と最外の層間樹脂絶縁層上に形成されていて複数の電子部品を搭載するためのパッドを含む最外の導体層と最外の層間樹脂絶縁層を貫通しパッドと専用の配線層を接続しているビア導体を有している。パッドは第１電子部品を搭載するための第１パッドと第２電子部品を搭載するための第２パッドを有する。更に、第１パッドは専用の配線に繋がる第１パッドと専用の配線層以外の導体層に繋がる第１パッドを有する。また、第２パッドは、専用の配線層に繋がる第２パッドと専用の配線層以外に繋がる第２パッドを有する。専用の配線層以外に繋がるパッドはスキップビア導体に繋がっている。専用の配線層に繋がる第１パッドと専用の配線層内の信号線と専用の配線層に繋がる第２パッドで回路は閉じられている。
実施形態のパッケージ基板は、さらに、第２導体層と第２導体層上の内層の層間樹脂絶縁層と最外の層間樹脂絶縁層と内層の層間樹脂絶縁層を貫通するスキップビア導体を有することができる。専用の配線層は、内層の層間樹脂絶縁層上に形成されている。専用の配線層は最外の層間樹脂絶縁層と内層の層間樹脂絶縁層で挟まれている。
実施形態のパッケージ基板は、導体層を有するコア基板を有してもよい。その場合、内層の層間樹脂絶縁層はコア基板上に形成され、コア基板の導体層が第２導体層に相当する。さらに、実施形態のパッケージ基板は、コア基板と内層の層間樹脂絶縁層の間にビルドアップ層を有しても良い。コア基板上の層間樹脂絶縁層５０Ｆと内層の層間樹脂絶縁層１５０Ｆａで挟まれている導体層５８Ｆが第２導体層である。ビルドアップ層は層間樹脂絶縁層と導体層を含み、層間樹脂絶縁層と導体層は交互に積層されている。コア基板を有するパッケージ基板やその製造方法は、例えば、ＪＰ２００７２２７５１２Ａに示されている。
実施形態のパッケージ基板は、コアレス基板であっても良い。コアレス基板は、層間樹脂絶縁層と導体層を含み、層間樹脂絶縁層と導体層は交互に積層されている。コアレス基板やその製造方法は、例えば、ＪＰ２００５２３６２４４Ａに示されている。導体層の内の少なくとも１つの導体層は専用の配線層である。コアレス基板の各層間樹脂絶縁層の厚みが３０μｍから６０μｍである。
図１に示されるパッケージ基板１０は、ＪＰ２００７２２７５１２Ａと同様なコア基板３０を有する。コア基板３０は、第１面（Ｆ）とその第１面と反対側の第２面（Ｓ）とを有する絶縁基板２０ｚを有している。絶縁基板２０ｚの第１面Ｆ上に導体層３４Ｆが形成されていて、第２面Ｓ上に導体層３４Ｓが形成されている。絶縁基板２０ｚは、複数の貫通孔３１を有しており、貫通孔３１の内部に導体層３４Ｆと導体層３４Ｓを接続するスルーホール導体３６が形成されている。スルーホール導体用の貫通孔３１の形状はＪＰ２００７２２７５１２Ａと同様な砂時計形状である。
コア基板３０の第１面Ｆ上に第１ビルドアップ層５５Ｆが形成されている。コア基板の第１面と絶縁基板の第１面は同じ面である。第１ビルドアップ層５５Ｆは、コア基板３０上に形成されている層間樹脂絶縁層（上側の層間樹脂絶縁層）５０Ｆと、その層間樹脂絶縁層５０Ｆ上の第２導体層５８Ｆと、層間樹脂絶縁層５０Ｆを貫通し、第２導体層５８Ｆと導体層３４Ｆとを接続するビア導体６０Ｆとを有する。
第１ビルドアップ層は、さらに層間樹脂絶縁層５０Ｆと第２導体層５８Ｆ上に形成されている内層の層間樹脂絶縁層１５０Ｆａと、内層の層間樹脂絶縁層１５０Ｆａ上に形成されている第１導体層１５８Ｆａとを有する。第１導体層は専用の配線層である。内層の層間樹脂絶縁層１５０Ｆａだけを貫通するビア導体は存在しない。
第１ビルドアップ層は、さらに、内層の層間樹脂絶縁層１５０Ｆａ及び第１導体層１５８Ｆａ上形成されている最上の層間樹脂絶縁層（最外の層間樹脂絶縁層）１５０Ｆｂと、最上の層間樹脂絶縁層１５０Ｆｂ上に形成されている最上の導体層（最外の導体層）１５８Ｆｂと、最上の層間樹脂絶縁層を貫通し最上の導体層と第１導体層を接続するビア導体（最上のビア導体）１６０Ｆａと、最上の層間樹脂絶縁層と内層の層間樹脂絶縁層を貫通し最上の導体層と第２導体層を接続するスキップビア導体１６０Ｆｂとを有する。最上の導体層は第１電子部品を搭載するための第１パッド７３Ｆｆと第２電子部品を搭載するための第２パッド７３Ｆｓを含む。最上のビア導体は第１パッドと第１導体層を接続する第１ビア導体（最上の第１ビア導体）１６０Ｆａｆと第２パッドと第１導体層を接続する第２ビア導体（最上の第２ビア導体）１６０Ｆａｓを有する。スキップビア導体は第１パッドと第２導体層を接続する第１スキップビア導体１６０Ｆｂｆと第２パッドと第２導体層を接続する第２スキップビア導体１６０Ｆｂｓを有している。
専用の配線層は第１ビルドアップ層にのみ形成されていることが好ましい。
コア基板３０の第２面Ｓ上に第２ビルドアップ層５５Ｓが形成されている。第２ビルドアップ層５５Ｓは、層間樹脂絶縁層と導体層を含み、層間樹脂絶縁層と導体層は交互に積層されている。第１ビルドアップ層と第２ビルドアップ層はコア基板を挟んで対称に形成されていることが好ましい。
第１ビルドアップ層５５Ｆ上に開口７１Ｆを有するソルダーレジスト層７０Ｆが形成され、第２ビルドアップ層５５Ｓ上に開口７１Ｓを有するソルダーレジスト層７０Ｓが形成されている。第１ビルドアップ層５５Ｆ上のソルダーレジスト層７０Ｆの開口７１Ｆにより第１パッド７３Ｆｆや第２パッド７３Ｆｓが露出する。第１パッド７３Ｆｆ上に（第１半田バンプ）半田バンプ７６Ｆｆが形成され、第２パッド７３Ｆｓ上に半田バンプ（第２半田バンプ）７６Ｆｓが形成される。第１半田バンプの融点と第２半田バンプの融点は異なることが好ましい。実装歩留まりや接続信頼性が向上する。また、電子部品の交換が容易となる。第２ビルドアップ層５５Ｓ上のソルダーレジスト層７０Ｓの開口７１Ｓにより露出しているパッド７３Ｓ上にマザーボードと接続するための半田バンプ（第３半田バンプ）７６Ｓが形成される。パッド７３Ｆｆ、７３Ｆｓ、７３Ｓ上にＮｉ／Ａｕ又はＮｉ／Ｐｄ／Ａｕなどの金属膜７２が形成されている。図２及び図１０（Ｂ）に示されるように、ＩＣチップ実装用の半田バンプ７６ＦｆにＩＣチップ１１０Ｌが実装され、メモリ実装用の半田バンプ７６Ｆｓにメモリ１１０Ｍが実装されている。第２ビルドアップ層上に形成されている半田バンプ７６Ｓを介してパッケージ基板１０はマザーボードに搭載される。第１半田バンプの融点と第２半田バンプの融点と第３半田バンプの融点はそれぞれ異なることが好ましい。実装歩留まりや接続信頼性が高い。
図１１（Ａ）は、専用の配線層（第１導体層）１５８Ｆａの一部を示す平面図である。図１１（Ａ）は、図１中のＸ１−Ｘ１横断面に相当する。図中で丸く描かれている導体はパッドである。左側に描かれているパッドは第１ビア導体パッド１５８Ｆａｆであり、右側に描かれているパッドは第２ビア導体パッド１５８Ｆａｓである。第１ビア導体パッド上に第１ビア導体１６０Ｆａｆが形成され、第２ビア導体パッド上に第２ビア導体１６０Ｆａｓが形成される。第１導体層１５８Ｆａは第１ビア導体パッド１５８Ｆａｆと第２ビア導体パッド１５８Ｆａｓとを接続する第１導体回路１５８Ｆａｌを有する。第１実施形態のパッケージ基板では、ロジックチップなどの第１電子部品とメモリチップなどの第２電子部品間のデータ伝送が、主として第１導体層１５８Ｆａを介して行われる。
第１実施形態のパッケージ基板では、第１導体層１５８Ｆａは、配線密度を高めるため、他の層上の導体層よりもファインピッチに形成される。このため、配線幅が狭く（例えば３〜１１μｍ程度、最適値は５um）、厚みも薄い（例えば３〜１１μｍ程度、最適値は５um）。第１導体層が内層の層間樹脂絶縁層と接している面積は、内層の層間樹脂絶縁層の上面の面積（パッケージ基板の面積）に対して３％〜１５％である。ここで、３％未満では、めっき厚みのバラツキが大きくなるため、配線が細くなり過ぎる所で断線し易く、接続信頼性を得られなくなる。一方、１５％を越えると、パッケージ基板の表裏の導体回路の体積が異なりアンバランスになる。即ち、上側に積層される銅体積が下側に積層される銅体積より多くなり熱ストレスによって上側の剛性が下側よりも高くなり過ぎて、反りが生じ易くなる。このため、３％〜１５％にすることによって、反りの影響が少なくなり、高い接続信頼性が得られる。
第１導体回路１５８Ｆａｌは第２導体層に含まれるプレーン層５８Ｆｐによりマイクロストリップラインが形成されている。第１導体回路の伝送特性が改善されている。
内層の層間樹脂絶縁層の厚みとそれ以外の層間樹脂絶縁層の厚みは異なる。層間樹脂絶縁層の内、内層の層間樹脂絶縁層以外の層間樹脂絶縁層の厚みは等しい。層間樹脂絶縁層の厚みは隣接する導体層間の距離に等しい。図１では、最外の層間樹脂絶縁層１５０Ｆｂの厚みｔ１と、上側の層間樹脂絶縁層５０Ｆの厚みｔ３は等しい。内層の層間樹脂絶縁層以外の層間樹脂絶縁層の厚みｔ１、ｔ３は１５μｍから４０μｍである。内層の層間樹脂絶縁層の厚みｔ２は、７．５μｍから２０μｍである。内層の層間樹脂絶縁層の厚みｔ２は、それ以外の層間樹脂絶縁層の厚みｔ１、ｔ３の１／２から１／３である。微細なスキップビア導体が形成される。スキップビア導体により第１導体層の形成エリアが小さくなり難い。パッケージ基板が小さくなる。例えば、内層の層間樹脂絶縁層１５０Ｆａの厚みｔ２は、１３μｍであって、内層の層間樹脂絶縁層以外の層間樹脂絶縁層の厚みは３５μｍである。
図１１（Ｂ）は、最外の導体層１５８Ｆｂの一部を示す平面図である。図１１（Ｂ）は、図１中のＸ２−Ｘ２横断面に相当する。図中で丸く描かれている導体はランドである。左側に描かれているランドは第１パッド７３Ｆｆを構成する第１ビア導体１６０Ｆａｆのランド１６０ＦａｆＬと第１ランド１５８Ｆｂａである。ランド１６０ＦａｆＬ、第１ランド１５８Ｆｂａの上側のソルダーレジスト層７０Ｆの開口７１Ｆからの露出部が第１パッド７３Ｆｆを形成する。右側に描かれているランドは第２パッド７３Ｆｓを構成する第２ビア導体１６０Ｆａｓのランド１６０ＦａｓＬと第２ランド１５８Ｆｂｂである。ランド１６０ＦａｓＬ、第２ランド１５８Ｆｂｂの上側のソルダーレジスト層７０Ｆの開口７１Ｆからの露出部が第２パッド７３Ｆｓを形成する。第１ランド１５８Ｆｂａと第２ランド１５８Ｆｂｂとは最外の導体回路１５８Ｆｂｌを介して接続されている。最外の導体層１５８Ｆｂは、第１ランド１５８Ｆｂａ、第２ランド１５８Ｆｂｂ、最外の導体回路１５８Ｆｂｌを有する。第１実施形態のパッケージ基板では、ロジックチップなどの第１電子部品とメモリチップなどの第２電子部品間のデータ伝送が、図１１（Ａ）に示される第１導体層１５８Ｆａに加えて、図１１（Ｂ）に示される最外の導体層１５８Ｆｂを介して行われる。このため、信号伝送量を大きくすることができる。
第１実施形態のパッケージ基板では、最外の層間樹脂絶縁層１５０Ｆｂの直下に専用の配線層が形成されているので、電子部品間の配線距離が短くなる。電子部品間の信号伝送速度を高くすることができる。実施形態のパッケージ基板が専用の配線層を有するので、各信号線の電気特性が近似する。バイト単位の信号の伝送時間が均一化する。伝送速度が速くても信号が適性に伝送される。情報量が増えても処理が遅くならない。
実施形態のパッケージ基板が内層の層間樹脂絶縁層のみを貫通するビア導体を有していない。実施形態のパッケージ基板が内層の層間樹脂絶縁層と内層の層間樹脂絶縁層上の層間樹脂絶縁層を貫通するスキップビア導体を有する。パッケージ基板のサイズが小さくなる。バイト単位の信号の伝送時間が均一化する。伝送速度が速くても信号が適性に伝送される。情報量が増えても処理が遅くならない。
第１実施形態のパッケージ基板では、最外の導体層１５８Ｆｂの導体回路１５８Ｆｂｌと第１導体層１５８Ｆａの第１導体回路１５８Ｆａｌとの２層のデータ伝送用の専用層を備える。ここで、専用層が１層では、I/O数が多いと基板サイズが大きくなってしまい、配線距離が長くなることが考えられる。そうすると、データ伝送用配線は細いので、途中の断線や信号遅延やノイズが乗る可能性が高い。３層以上では、基板の厚みが厚くなり反りやうねりによりデータ伝送用配線が細いので断線する可能性がある。またデータ伝送用の配線層数を増やすと信号遅延やノイズがのるので誤作動が起こる。また、シード層付層間樹脂絶縁層を使用することでファインパターンを形成することができるので、I/O数が増えても２層で十分である。
[第１実施形態のパッケージ基板の製造方法]
第１実施形態のパッケージ基板１０の製造方法が図３〜図９に示される。
（１）第１面Ｆと第１面と反対側の第２面Ｓを有する出発基板２０が準備される。出発基板は両面銅張積層板であることが好ましい。両面銅張積層板は第１面Ｆとその第１面と反対側の第２面Ｓを有する絶縁基板２０ｚとその両面に積層されている金属箔２２、２２とからなる（図３（Ａ））。第１実施形態の出発基板は両面銅張積層板である。銅箔２２の表面に黒化処理が施される。
絶縁基板２０ｚは樹脂と補強材で形成されていて、その補強材として例えばガラスクロス、アラミド繊維、ガラス繊維などが挙げられる。樹脂としてエポキシ樹脂、ＢＴ（ビスマレイミドトリアジン）樹脂などが挙げられる。
（２）両面銅張積層板が加工され、金属箔２２と無電解めっき膜２４、電解めっき膜２６から成る上側の導体層３４Ｆと下側の導体層３４Ｓ、貫通孔３１に形成されているスルーホール導体３６、を備えるコア基板３０が完成する（図３（Ｂ））。コア基板３０の第１面と絶縁基板２０ｚの第１面は同じ面であり、コア基板３０の第２面と絶縁基板２０ｚの第２面は同じ面である。コア基板３０は例えば、ＵＳ７７８６３９０に開示されている方法で製造される。
（３）コア基板３０の第１面Ｆ上に上側の層間樹脂絶縁層５０Ｆが形成される。コア基板の第２面Ｓ上に下側の層間樹脂絶縁層５０Ｓが形成される（図３（Ｃ））。層間樹脂絶縁層は、シリカなどの無機粒子とエポキシ等の熱硬化性樹脂を含む。層間樹脂絶縁層は、さらに、ガラスクロスなどの補強材を含んでも良い。層間樹脂絶縁層５０Ｆ、５０Ｓの厚みは、約３５μｍである。
（４）次に、ＣＯ２ガスレーザにて層間樹脂絶縁層５０Ｆ，５０Ｓにそれぞれビア導体用の開口５１Ｆ，５１Ｓが形成される（図４（Ａ））。
（５）層間樹脂絶縁層５０Ｆ，５０Ｓ上と開口５１Ｆ、５１Ｓの内壁に無電解銅めっき膜５２，５２が形成される（図４（Ｂ））。
（６）無電解銅めっき膜５２上にめっきレジスト５４が形成される（図４（Ｃ））。
（７）めっきレジスト５４から露出する無電解銅めっき膜５２上に、電解銅めっき膜５６が形成される。この時、開口５１Ｆ、５１Ｓは電解めっき膜５６で充填される。ビア導体６０Ｆ、６０Ｓが形成される（図４（Ｄ））。
（８）めっきレジスト５４が除去される。電解めっき膜５６から露出している無電解めっき膜５２が除去される。層間樹脂絶縁層５０Ｆ上に第２導体層（上側の第２導体層）５８Ｆが形成される。層間樹脂絶縁層５０Ｓ上に第２導体層（下側の第２導体層）５８Ｓが形成される（図５（Ａ））。
（９）第１面と第１面と反対側の第２面を有するＢステージの樹脂フィルムが準備される。樹脂フィルムの第１面上にスパッタによりシード層１５１が形成される。シード層は銅などで形成されている。シード層（スパッタ膜）の厚みは０．０５μｍから０．３μｍである。樹脂フィルムの第２面が上側の層間樹脂絶縁層５０Ｆと対向するように、シード層付き樹脂フィルムが上側の第２導体層５８Ｆと上側の層間樹脂絶縁層５０Ｆ上に積層される。その後、樹脂フィルムを硬化することで、上側の第２導体層５８Ｆと上側の層間樹脂絶縁層５０Ｆ上に内層の層間樹脂絶縁層（上側の内層の層間樹脂絶縁層）１５０Ｆａが形成される。実施形態では、上側の内層の層間樹脂絶縁層はシード層付き層間樹脂絶縁層である。
実施形態のパッケージ基板は、内層の層間樹脂絶縁層のみを貫通するビア導体を有していない。そのため、積層前に樹脂フィルムにシード層を形成することができる。積層前にシード層がスパッタで形成されるので、シード層の厚みは薄くて均一である。
但し、内層の層間樹脂が形成されてから、内層の層間樹脂絶縁層上にシード層を形成することもできる。実施形態のパッケージ基板は、内層の層間樹脂絶縁層のみを貫通するビア導体を有していない。そのため、積層後にシード層が形成されても、ビア導体用の開口の内壁にシード層を形成する必要がないので、シード層の厚みは薄くて均一である。
同様に、下側の第２導体層５８Ｓと下側の層間樹脂絶縁層５０Ｓ上に内層の層間樹脂絶縁層（下側の内層の層間樹脂絶縁層）１５０Ｓａが形成される（図５（Ｂ））。実施形態では、下側の内層の層間樹脂絶縁層はシード層付き層間樹脂絶縁層である。
内層の層間樹脂絶縁層１５０Ｆａ、１５０Ｓａの厚みは、層間樹脂絶縁層５０Ｆ、５０Ｓの厚みの約１／２であり、１７μｍである。
（１０）内層の層間樹脂絶縁層上に形成されているシード層の一部が除去される。これにより、第２導体層に形成されているアライメントマークＡＬＭ上のシード層が除去される（図５（Ｃ））。この時、後述するアライメントマークＡＬＭ２を形成するエリアのシード層も除去される。第２導体層に形成されているアライメントマークを基準として、内層の層間樹脂絶縁層にアライメントマークＡＬＭ２が形成される（図６（Ａ））。図６（Ｂ）にアライメントマークＡＬＭ２の例が描かれている。斜線が引かれている部分は内層の層間樹脂絶縁層の上面である。そして、何も描かれていない部分は溝である。内層の層間樹脂絶縁層と内層の層間樹脂絶縁層に形成されている溝でアライメントマークが形成されている。例えば、このアライメントマークは内層の層間樹脂に形成されているリング状の溝であり、レーザで形成される。
（１１）シード層１５１上にアライメントマークＡＬＭ２を基準として、めっきレジスト１５３ａが形成される（図７（Ａ））。下側の内層の層間樹脂絶縁層上のめっきレジスト１５３ａは全面に形成されている。
（１２）めっきレジスト１５３ａから露出するシード層１５１上に、電解銅めっき層１５６が形成される（図７（Ｂ））。
（１３）めっきレジスト１５３ａが除去される（図７（Ｃ））。電解銅めっき層１５６から露出するシード層１５１が除去され、シード層１５１とシード層上の電解銅めっき層１５６からなる第１導体層（上側の第１導体層）１５８Ｆａが上側の内層の層間樹脂絶縁層１５０Ｆａ上に形成される（図８（Ａ））。この第１導体層１５８Ｆａの一部が図１１（Ａ）に示されている。図１１（Ａ）は平面図である。第１導体層に含まれる第１導体回路のＬ／Ｓ（ライン／スペース）は、例えば、５／５μｍである。第１ビア導体パッド１５８Ｆａｆや第２ビア導体パッド１５８Ｆａｓも同時に形成される。第１導体層はこれらのビア導体パッドと同時に形成されている第１アライメントマークを有する。第１アライメントマークは図示されていない。
下側の内層の層間樹脂絶縁層を形成するための樹脂フィルムがシード層付き樹脂フィルムの場合、シード層が除去される。シード層が完全に除去されるので、第２ビルドアップ層内の内層の層間樹脂絶縁層はシード層を有しない樹脂フィルムから形成することが好ましい。下側の内層の層間樹脂絶縁層上に導体層は形成されない。
（１４）上側の内層の層間樹脂絶縁層と上側の第１導体層（専用の配線層）上に最外の層間樹脂絶縁層（上側の最外の層間樹脂絶縁層）１５０Ｆｂが形成される。下側の内層の層間樹脂絶縁層上に最外の層間樹脂絶縁層（下側の最外の層間樹脂絶縁層）１５０Ｓｂが形成される（図８（Ｂ））。層間樹脂絶縁層１５０Ｆｂ、１５０Ｓｂの厚みは、層間樹脂絶縁層５０Ｆ、５０Ｓの厚みと同じである。
（１５）第１アライメントマークを基準として、レーザにより、上側の最外の層間樹脂絶縁層１５０Ｆｂを貫通し第１導体層１５８Ｆａに至る第１の開口１５１Ｆａと、上側の最外の層間樹脂絶縁層１５０Ｆｂ及び上側の内層の層間樹脂絶縁層１５０Ｆａを貫通し上側の第２導体層５８Ｆに至る第２の開口１５１Ｆｂが形成される。
下側の最外の層間樹脂絶縁層１５０Ｓｂ及び下側の内層の層間樹脂絶縁層１５０Ｓａを貫通し下側の第２導体層５８Ｓに至る開口１５１Ｓが形成される（図８（Ｃ））。
（１６）周知なセミアディティブ法によりビア導体形成用の開口１５１Ｆａ、１５１Ｆｂ、１５１Ｓにビア導体１６０Ｆａ、１６０Ｆｂ、１６０Ｓが形成される。また、最外の導体層１５８Ｆｂ、１５８Ｓが形成される（図９（Ａ））。この最外の導体層１５８Ｆｂの一部が図１１（Ｂ）に示されている。図１１（Ｂ）は平面図である。最外の導体層１５８Ｆｂは、第１ランド１５８Ｆｂａ、第２ランド１５８Ｆｂｂ、最外の導体回路１５８Ｆｂｌを有する。第１ランド１５８Ｆｂａと第２ランド１５８Ｆｂｂとは最外の導体回路１５８Ｆｂｌを介して接続されている。ビア導体１６０Ｆｂ、１６０Ｓはスキップビア導体であり、最外の層間樹脂絶縁層と内層の層間樹脂絶縁層を同時に貫通し、最外の導体層と第２導体層を接続している。最外の導体層と第１導体層はビア導体１６０Ｆａで接続される。
上側の最外の導体層は、第１パッド群と第２パッド群を含む。第２パッド群は第１群、第２群、第３群と第４群が存在し、図１０に示されているように、第２パッド群は第１パッド群を囲んでいる。各第２パッド群は第１パッド群の各辺の外側に形成されている。
（１７）第１のビルドアップ層上に開口７１Ｆを有する上側のソルダーレジスト層７０Ｆが形成され、第２のビルドアップ層上に開口７１Ｓを有する下側のソルダーレジスト層７０Ｓが形成される（図９（Ｂ））。第１のソルダーレジスト層７０Ｆの開口７１Ｆから第１パッド７３Ｆｆや第２パッド７３Ｆｓの上面は露出する。一方、第２のソルダーレジスト層７０Ｓの開口７１Ｓから露出する導体層やビアランドの上面はマザーボードと接続するためのパッド７３Ｓとして機能する。
（１８）パッド７３Ｆｆ、７３Ｆｓ、７３Ｓ上にニッケルめっき層が形成され、さらにニッケルめっき層上に金めっき層が形成され、ニッケルめっき層、金めっき層から成る金属層７２が形成される（図９（Ｃ））。ニッケル−金層の代わりにニッケル−パラジウム−金層やＯＳＰ膜が形成されてもよい。
（１９）パッド７３Ｆｆ、７３Ｆｓ、７３Ｓ上に半田ボールが搭載され、リフローにより、半田バンプ７６Ｆｓ、７６Ｆｆ、７６Ｓが形成される。パッケージ基板１０が完成する（図１）。
（２０）第１パッド上の半田バンプ７６Ｆｆにロジック系のＩＣチップ１１０Ｌが実装され、第２パッド上の半田バンプ７６Ｆｓにメモリ１１０Ｍが実装される（図２、図１０（Ｂ））。そして、パッケージ基板とＩＣチップ１１０Ｌ及びメモリ１１０Ｍの間にアンダーフィル１１４が充填される（図２）。
第１実施形態のパッケージ基板の製造方法では、第１導体層１５８Ｆａは、シード層付き樹脂フィルムのシード層を利用して形成される。単体のフィルム上にシード層が形成されるので、シード層の厚みやシード層の厚みのバラツキを小さくすることができる。また、シード層をスパッタで形成することができる。第１導体層がデータを伝送するための専用の配線層なので、第１導体層の厚みを薄くすることが出来る。シード層の厚みが薄いので、導体回路が形成される時、シード層が少ないエッチング量で除去される。そのため、第１導体層に微細な導体回路を形成することができる。例えば、第１導体層は、Ｌ／Ｓが８μｍ／８μｍ以下の微細な信号線を有する。第１実施形態において、下側の内層の層間樹脂絶縁層上に導体層が存在していないので、下側の内層の層間樹脂絶縁層は無でもよい。その場合、パッケージ基板の反りを小さくするため、第２のビルドアップ層に含まれる１つの層間樹脂絶縁層の厚みはそれ以外の層間樹脂絶縁層の厚みより厚いことが好ましい。その層間樹脂絶縁層の厚みは、上側の内層の層間樹脂絶縁層の厚みと上側の内層の層間樹脂絶縁層以外の層間樹脂絶縁層の厚みを加えることで得られる厚みである。
[第２実施形態]
図１２に第２実施形態のパッケージ基板の断面図を示す。
第２実施形態のパッケージ基板は、電子部品を搭載するためのパッドを含む最外の導体層１５８Ｆｂを有する。さらに、パッケージ基板は、最外の導体層１５８Ｆｂを支える最外の層間樹脂絶縁層１５０Ｆｂを有している。最外の層間樹脂絶縁層１５０Ｆｂは、上側の第１面と下側の第２面とを備える。
第２実施形態では、最外の層間樹脂絶縁層１５０Ｆｂに第１パッド７３Ｆｆと接続する第１ビア導体１６０Ｆａｆと第２パッド７３Ｆｓと接続する第２ビア導体１６０Ｆａｓが形成されている。第１パッド７３Ｆｆと第２パッド７３Ｆｓとの配置は、図１０（Ａ）に示される第１実施形態と同様である。最外の層間樹脂絶縁層１５０Ｆｂの下に複数の第１導体回路１５８Ｆａｌを含む第１導体層１５８Ｆａが形成されている。第１導体回路により第１パッドと第２パッドは接続される。つまり、第１電子部品と第２電子部品間の信号などのやり取りは第１導体層を介して行われる。
第１導体層１５８Ｆａの下に第２の層間樹脂絶縁層１５８Ｆａが形成されている。第２の層間樹脂絶縁層１５８Ｆａの下に第２導体層５８Ｆｂが形成されている。第２導体層５８Ｆｂの下に第３の層間樹脂絶縁層５０Ｆｂが形成されている。第３の層間樹脂絶縁層５０Ｆｂの下に複数の第３導体回路５８Ｆａｌを含む第３導体層５８Ｆａが形成されている。第３導体層５８Ｆａは、第１導体層と同様に第１電子部品と第２電子部品間の信号などのやり取りを行う専用の配線層である。第３導体層５８Ｆａの下に第４の層間樹脂絶縁層５０Ｆａが形成されている。第４の層間樹脂絶縁層５０Ｆａの下に第４導体層（上側の導体層）３４Ｆが形成されている。
最外の層間樹脂絶縁層１５０Ｆｂと第２の層間樹脂絶縁層１５０Ｆａを同時に貫通し、第１パッド７３Ｆｆと第２導体層５８Ｆｂを接続する第１スキップビア導体１６０Ｆｂｆが設けられている。最外の層間樹脂絶縁層１５０Ｆｂと第２の層間樹脂絶縁層１５０Ｆａを同時に貫通し、第２パッド７３Ｆｓと第２導体層５８Ｆｂを接続する第２スキップビア導体１６０Ｆｂｓが設けられている。第３の層間樹脂絶縁層５０Ｆｂを貫通し第２導体層５８Ｆｂと第３導体層５８Ｆａを接続する第３ビア導体６０Ｆａｆが第１スキップビア導体１６０Ｆｂｆの直下に設けられている。第３の層間樹脂絶縁層５０Ｆｂを貫通し第２導体層５８Ｆｂと第３導体層５８Ｆａを接続する第４ビア導体６０Ｆａｓが第２スキップビア導体１６０Ｆｂｓの直下に設けられている。第３の層間樹脂絶縁層５０Ｆｂと第４の層間樹脂絶縁層５０Ｆａを同時に貫通し第２導体層５８Ｆｂと第４導体層３４Ｆを接続するスキップビア導体６０Ｆｂが形成されている。
上述されたように、専用の配線層である第１導体層１５８Ｆａ内の第１導体回路１５８Ｆａｌは、第１パッド群内の１つの第１パッド７３Ｆｆと第２パッド群内の１つの第２パッドを接続する。専用の配線層である第３導体層５８Ｆａ内の第３導体回路５８Ｆａｌは、第１パッド７３Ｆｆ側に接続された第３ビア導体６０Ｆａｆと第２パッド７３Ｆｓ側に接続された第４ビア導体６０Ｆａｓとを接続している。
第２実施形態のパッケージ基板では、最外の導体層１５８Ｆｂと第２導体層５８Ｆｂ間の層間樹脂絶縁層の厚みｔ４と、第２導体層５８Ｆｂと第４導体層３４Ｆ間の層間樹脂絶縁層の厚みｔ５は略同じである。
第２実施形態のパッケージ基板では、第１導体層１５８Ｆａの第１導体回路１５８Ｆａｌと第３導体層５８Ｆａの第３導体回路５８Ｆａｌとの２層のデータ伝送用の専用層を備える。ここで、専用層が１層では、I/O数が多いと基板サイズが大きくなってしまい、配線距離が長くなることが考えられる。そうすると、データ伝送用配線は細いので、途中の断線や信号遅延やノイズが乗る可能性が高い。３層以上では、基板の厚みが厚くなり反りやうねりによりデータ伝送用配線が細いので断線する可能性がある。またデータ伝送用の配線層数を増やすと信号遅延やノイズがのるので誤作動が起こる。また、シード層付層間樹脂絶縁層を使用することでファインパターンを形成することができるので、I/O数が増えても２層で十分である。
第２実施形態のパッケージ基板では、第１導体層１５８Ｆａと第３導体層５８Ｆａが第２導体層を飛ばしてデータ伝送のための専用配線層にされている。このため、信号と信号が重なるとノイズが発生するが、これを低減でき、インピーダンスが安定する。
第２実施形態では、第１導体層１５８Ｆａを最外の導体層１５８Ｆｂと第２導体層５８Ｆｂで挟み、第３導体層５８Ｆａを第２導体層５８Ｆｂと第４導体層３４Ｆで挟む構成であるため、最外の導体層１５８Ｆｂ、第２導体層５８Ｆｂ、第４導体層３４Ｆをアースのベタ層とすることで、ストリップライン構成が適用でき、電気特性を改善することができる。
第２実施形態では、データ伝送のための専用配線層の第１導体層１５８Ｆａと第３導体層５８Ｆａがプリント配線板の表層では無く、内層に配置されるため、データ伝送のための専用配線とその上に形成される配線との絶縁距離のバラツキが抑えられるため、インピーダンス特性を所望の値に収束させることが容易である。
[第２実施形態のパッケージ基板の製造方法]
図３（Ｂ）に示されたコア基板３０上に転写銅箔４９付きの層間樹脂絶縁層用フィルムが積層され硬化され第４の層間樹脂絶縁層５０Ｆａ、５０Ｆｂが形成される（図１３（Ａ））。
そして、図７に示された第１実施形態と同様に伝送用専用線と成る第３導体層５８Ｆａが形成される（図１３（Ｂ））。上述したように転写銅箔付きの層間樹脂絶縁層フィルムを用いることで、第３導体層５８Ｆａはファイピッチに形成可能である。
第４の層間樹脂絶縁層上に層間樹脂絶縁層用のフィルムが積層され硬化されて、第３の層間樹脂絶縁層５０Ｆｂ、５０Ｓｂが形成される（図１３（Ｃ））。
レーザにより、第３の層間樹脂絶縁層５０Ｆｂ及び第４の層間樹脂絶縁層５０Ｆａを貫通して第４導体層３４Ｆ、３４Ｓ、スルーホール３６に至るスキップビア導体形成用の貫通孔５１Ｆｂが形成される。同様に、レーザにより、第３の層間樹脂絶縁層５０Ｆｂａを貫通して第３導体層５８Ｆａに至るビア導体形成用の貫通孔５１Ｆａが形成される（図１３（Ｄ））。
周知なセミアディティブ法によりビア導体形成用の開口５１Ｆａ、５１Ｓｂにビア導体６０Ｆａ、６０Ｓａが形成され、スキップビア導体形成用の貫通孔５１Ｆｂにスキップビア導体６０Ｆｂが形成される。また、第２導体層５８Ｆｂ、５８Ｓｂが形成される（図１３（Ｅ））。以降の工程は第１実施形態と同様であるため、説明が省略される。
[第３実施形態]
図１４は第３実施形態に係るパッケージ基板の断面を示す。
第３実施形態では、層構成は第２実施形態と同様である。但し、第３実施形態では、データ伝送用の専用の配線層として第２導体層５８Ｆｂと第３導体層５８Ｆａとが用いられる。第３実施形態は第２実施形態と同様な効果を奏する。
[第４実施形態]
図１５は第４実施形態に係るパッケージ基板の断面を示す。
第４実施形態では、層構成は第２実施形態と同様である。但し、第４実施形態では、データ伝送用の専用の配線層として第１導体層１５８Ｆａと第２導体層５８Ｆｂとが用いられる。第４実施形態は第２実施形態と同様な効果を奏する。
１０ パッケージ基板
３０ コア基板
３６ スルーホール導体
５８Ｆ 第２導体層
７３Ｆｆ、７３Ｆｓ、７３Ｓ パッド
１５０Ｆａ 内層の層間樹脂絶縁層
１５０Ｆｂ 最外の層間樹脂絶縁層
１５８Ｆａ 第１導体層
１５８Ｆａｌ 第１導体回路
１５８Ｆｂｌ 最外の導体回路
１５８Ｆｂａ 第１ランド
１５８Ｆｂｂ 第２ランド
１６０Ｆａ 最上のビア導体
１６０Ｆｂ スキップビア導体

Claims (5)

  1. 交互に積層されている層間樹脂絶縁層と４層以上の導体層からなり２つの電子部品搭載用のパッケージ基板であって、前記導体層は２つの電子部品間を接続するデータ伝送のための専用の配線層を含み、データ伝送のための前記専用の配線層は２層のみであり、
    第１面と前記第１面と反対側の第２面とを有する最外の層間樹脂絶縁層と、
    前記最外の層間樹脂絶縁層の前記第１面に形成されていて、第１電子部品を搭載するための複数の第１パッドで形成されている第１パッド群と第２電子部品を搭載するための複数の第２パッドで形成されている第２パッド群とを含む最外の導体層と、
    前記最外の層間樹脂絶縁層の前記第２面の下に形成されていて、複数の第１導体回路を含む第１導体層と、
    前記第１導体層の下に形成されている内層の層間樹脂絶縁層と、
    前記内層の層間樹脂絶縁層の下に形成されている第２導体層と、
    前記第２導体層の下に形成されている第３の層間樹脂絶縁層と、
    前記第３の層間樹脂絶縁層の下に形成されている複数の第３導体回路を含む第３導体層と、
    前記最外の層間樹脂絶縁層を貫通し前記第１導体層と前記第１パッドを接続している第１ビア導体と、
    前記最外の層間樹脂絶縁層を貫通し前記第１導体層と前記第２パッドを接続している第２ビア導体と、
    前記最外の層間樹脂絶縁層と前記内層の層間樹脂絶縁層を同時に貫通し、前記第１パッドと前記第２導体層を接続する第１スキップビア導体と、
    前記最外の層間樹脂絶縁層と前記内層の層間樹脂絶縁層を同時に貫通し、前記第２パッドと前記第２導体層を接続する第２スキップビア導体と、
    前記第３の層間樹脂絶縁層を貫通し前記第２導体層と前記第３導体層を接続していて第１スキップビア導体の直下に設けられた第３ビア導体と、
    前記第３の層間樹脂絶縁層を貫通し前記第２導体層と前記第３導体層を接続していて第２スキップビア導体の直下に設けられた第４ビア導体と、を有し、
    前記第１導体層内の前記第１導体回路は前記第１パッド群内の１つの前記第１パッドと前記第２パッド群内の１つの前記第２パッドを接続し、
    前記第３導体層内の前記第３導体回路は第３ビア導体と前記第４ビア導体を接続している。
  2. 請求項１のパッケージ基板であって、更に、
    前記第３導体層の下に形成されている第４の層間樹脂絶縁層と、
    前記第４の層間樹脂絶縁層の下に形成されている第４導体層とが設けられ、
    前記第３の層間樹脂絶縁層と前記第４の層間樹脂絶縁層を同時に貫通し前記第２導体層と前記第４導体層を接続するスキップビア導体を有する。
  3. 請求項１のパッケージ基板であって、前記第１導体層は前記第１導体回路以外の導体回路を有しておらず、また前記第３導体層は前記第３導体回路以外の導体回路を有しておらず、前記第１導体層と前記第３導体層は前記第１電子部品と前記第２電子部品間のデータ伝送のための専用の配線層である。
  4. 請求項３のパッケージ基板であって、
    前記データ伝送のための専用の配線層は２つの前記層間樹脂絶縁層を挟んでいる。
  5. 請求項２のパッケージ基板であって、前記最外の導体層と前記第２導体層間の層間樹脂絶縁層の厚みと、前記第２導体層と前記第４導体層間の層間樹脂絶縁層の厚みは略同じである。
JP2014192718A 2014-09-22 2014-09-22 パッケージ基板 Active JP6409442B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014192718A JP6409442B2 (ja) 2014-09-22 2014-09-22 パッケージ基板
US14/861,098 US20160086885A1 (en) 2014-09-22 2015-09-22 Package substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014192718A JP6409442B2 (ja) 2014-09-22 2014-09-22 パッケージ基板

Publications (2)

Publication Number Publication Date
JP2016063199A JP2016063199A (ja) 2016-04-25
JP6409442B2 true JP6409442B2 (ja) 2018-10-24

Family

ID=55526443

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014192718A Active JP6409442B2 (ja) 2014-09-22 2014-09-22 パッケージ基板

Country Status (2)

Country Link
US (1) US20160086885A1 (ja)
JP (1) JP6409442B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10361158B2 (en) * 2017-08-29 2019-07-23 Micron Technology, Inc. Integrated assemblies having structures along a first pitch coupled with structures along a second pitch different from the first pitch
US11387187B2 (en) * 2018-06-28 2022-07-12 Intel Corporation Embedded very high density (VHD) layer
JP7128098B2 (ja) * 2018-11-27 2022-08-30 京セラ株式会社 配線基板
JP7226036B2 (ja) * 2019-04-03 2023-02-21 株式会社デンソー データ記録装置
US11545435B2 (en) * 2019-06-10 2023-01-03 Qualcomm Incorporated Double sided embedded trace substrate
JP7375274B2 (ja) * 2019-06-10 2023-11-08 Ｔｏｐｐａｎホールディングス株式会社 配線基板及び配線基板の製造方法
KR20210082969A (ko) 2019-12-26 2021-07-06 삼성전자주식회사 반도체 패키지

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4828270B2 (ja) * 2006-03-17 2011-11-30 ルネサスエレクトロニクス株式会社 半導体装置
US9167694B2 (en) * 2010-11-02 2015-10-20 Georgia Tech Research Corporation Ultra-thin interposer assemblies with through vias
JP2012164794A (ja) * 2011-02-07 2012-08-30 Sony Corp 積層配線基板
US9001520B2 (en) * 2012-09-24 2015-04-07 Intel Corporation Microelectronic structures having laminated or embedded glass routing structures for high density packaging
JP2015005612A (ja) * 2013-06-20 2015-01-08 イビデン株式会社 パッケージ基板及びパッケージ基板の製造方法
JP2015185838A (ja) * 2014-03-26 2015-10-22 イビデン株式会社 パッケージ基板及びパッケージ基板の製造方法
JP2015213124A (ja) * 2014-05-02 2015-11-26 イビデン株式会社 パッケージ基板
JP2015213138A (ja) * 2014-05-07 2015-11-26 イビデン株式会社 パッケージ基板及びパッケージ基板の製造方法
JP2015233041A (ja) * 2014-06-09 2015-12-24 イビデン株式会社 パッケージ基板
JP2016051870A (ja) * 2014-09-02 2016-04-11 イビデン株式会社 パッケージ基板及びパッケージ基板の製造方法
JP2016111069A (ja) * 2014-12-03 2016-06-20 イビデン株式会社 パッケージ基板

Also Published As

Publication number Publication date
US20160086885A1 (en) 2016-03-24
JP2016063199A (ja) 2016-04-25

Similar Documents

Publication Publication Date Title
JP6409442B2 (ja) パッケージ基板
JP2015005612A (ja) パッケージ基板及びパッケージ基板の製造方法
JP6325605B2 (ja) 電子部品内蔵基板
JP2015233041A (ja) パッケージ基板
JP6152420B2 (ja) パッケージ・オン・パッケージアーキテクチャ用の埋込構造
JP6504665B2 (ja) 印刷回路基板、その製造方法、及び電子部品モジュール
JP2017123459A (ja) プリント回路基板
US9763319B2 (en) Package substrate and method for manufacturing package substrate
JP2016051870A (ja) パッケージ基板及びパッケージ基板の製造方法
US9443800B2 (en) Package substrate and method for manufacturing package substrate
JP5314889B2 (ja) 電子装置及びその製造方法及び配線基板及びその製造方法
KR102134933B1 (ko) 배선 기판 및 배선 기판의 제조 방법
US9854669B2 (en) Package substrate
JP2014049578A (ja) 配線板、及び、配線板の製造方法
JP2015213124A (ja) パッケージ基板
JP2017168552A (ja) パッケージ基板
JP2017168606A (ja) パッケージ基板
JP2013115110A (ja) 段差構造のプリント配線板
KR102436225B1 (ko) 인쇄회로기판
JP2017191806A (ja) パッケージ基板
US20230137841A1 (en) Circuit carrier and manufacturing method thereof and package structure
JP5045599B2 (ja) 多層配線板および半導体デバイス
JP2015023112A (ja) プリント配線板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170911

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180521

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180529

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180713

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180828

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180910

R150 Certificate of patent or registration of utility model

Ref document number: 6409442

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250