JPH07336025A - 回路基板とその製造方法 - Google Patents
回路基板とその製造方法Info
- Publication number
- JPH07336025A JPH07336025A JP6129084A JP12908494A JPH07336025A JP H07336025 A JPH07336025 A JP H07336025A JP 6129084 A JP6129084 A JP 6129084A JP 12908494 A JP12908494 A JP 12908494A JP H07336025 A JPH07336025 A JP H07336025A
- Authority
- JP
- Japan
- Prior art keywords
- protective film
- circuit board
- electrode
- layer
- viscous liquid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【目的】 回路パターン形成面の電極域を除く全表面に
保護膜が形成されている回路基板とその製造方法に関
し、基板上のはんだ層の形成均一化でデバイスとしての
該基板への実装を確実化して生産性向上を図ることを目
的とする。 【構成】 回路パターン形成面の電子デバイス実装用電
極を除く表面が保護膜で覆われた回路基板であって、上
記保護膜8aを、前記電子デバイス実装用電極2bを底面と
するすり鉢状に形成する。
保護膜が形成されている回路基板とその製造方法に関
し、基板上のはんだ層の形成均一化でデバイスとしての
該基板への実装を確実化して生産性向上を図ることを目
的とする。 【構成】 回路パターン形成面の電子デバイス実装用電
極を除く表面が保護膜で覆われた回路基板であって、上
記保護膜8aを、前記電子デバイス実装用電極2bを底面と
するすり鉢状に形成する。
Description
【０００１】
【産業上の利用分野】本発明は例えばセラミック多層配
線基板の如く回路パターン形成面の電子デバイス実装用
電極域を除く全表面に保護膜が形成されている回路基板
の該保護膜の構成とその形成方法に係り、特に上記電極
域へのデバイス実装用はんだ層の形成を均一化し得るよ
うに該保護膜を形成することでデバイスとしての該基板
への実装を確実化して生産性向上を図った回路基板とそ
の製造方法に関する。
線基板の如く回路パターン形成面の電子デバイス実装用
電極域を除く全表面に保護膜が形成されている回路基板
の該保護膜の構成とその形成方法に係り、特に上記電極
域へのデバイス実装用はんだ層の形成を均一化し得るよ
うに該保護膜を形成することでデバイスとしての該基板
への実装を確実化して生産性向上を図った回路基板とそ
の製造方法に関する。
【０００２】近年の各種電子装置の分野では、遣り取り
する情報量の増大や装置小型化要求等に対応させるため
回路基板に搭載させる電子デバイスを増やしたり小型化
する傾向にあり該基板表面に形成される導体パターンも
微細化するようになってきているが、各パターン間のシ
ョートや異物等による短絡を抑制するために該基板表面
を保護膜で被覆する技術が多用されている。
する情報量の増大や装置小型化要求等に対応させるため
回路基板に搭載させる電子デバイスを増やしたり小型化
する傾向にあり該基板表面に形成される導体パターンも
微細化するようになってきているが、各パターン間のシ
ョートや異物等による短絡を抑制するために該基板表面
を保護膜で被覆する技術が多用されている。
【０００３】
【従来の技術】図３は技術的背景を説明する図であり、
図４は従来の回路基板構成例を保護膜形成方法と共に説
明する図、図５は電子デバイスの実装方法を説明する
図、図６は問題点を説明する図である。
図４は従来の回路基板構成例を保護膜形成方法と共に説
明する図、図５は電子デバイスの実装方法を説明する
図、図６は問題点を説明する図である。
【０００４】なお、図ではいずれも回路基板がセラミッ
ク多層配線基板（以下文中では単に多層基板とする）で
ある場合を例としており、また理解し易くするため同じ
回路基板や電子デバイスを対象として説明するので同じ
部材や部位については同一の記号を付すと共に重複する
説明についてはそれを省略する。
ク多層配線基板（以下文中では単に多層基板とする）で
ある場合を例としており、また理解し易くするため同じ
回路基板や電子デバイスを対象として説明するので同じ
部材や部位については同一の記号を付すと共に重複する
説明についてはそれを省略する。
【０００５】電子デバイスの多層基板への実装状態を示
した図３で、電子デバイス１には回路基板との接続部と
なる接続電極1aが形成されており、また一部を断面して
拡大視した多層基板２にはその表面に該面を保護するた
めのアルミナ(Al2O3）等からなる保護膜2aがデバイス接
続用電極2bの電極配置域2b′を除く全面に例えば通常の
スクリーンマスク技術等によってパターニング形成され
ている。
した図３で、電子デバイス１には回路基板との接続部と
なる接続電極1aが形成されており、また一部を断面して
拡大視した多層基板２にはその表面に該面を保護するた
めのアルミナ(Al2O3）等からなる保護膜2aがデバイス接
続用電極2bの電極配置域2b′を除く全面に例えば通常の
スクリーンマスク技術等によってパターニング形成され
ている。
【０００６】なお図では多層基板としてのデバイス実装
密度を上げるためにその両面に上記デバイス接続用電極
2bと保護膜2aが形成されているが、以下の文中では片面
（図では上面）側について説明する。
密度を上げるためにその両面に上記デバイス接続用電極
2bと保護膜2aが形成されているが、以下の文中では片面
（図では上面）側について説明する。
【０００７】そこで、該多層基板２の露出する上記電極
配置域2b′に例えば一般的なクリームはんだや導電ペー
ストの如き粘液状接続材を通常のスクリーンマスク技術
で層形成し硬化させてはんだ層を形成した後、該電子デ
バイス１をその接続電極1aと上記デバイス接続用電極2b
とを対面させた状態で矢印Ａのように該多層基板２に搭
載し、しかる後に図示されない加熱チャンバ等で該はん
だ層を加熱溶融して上記電子デバイス１を該多層基板２
に実装するようにしている。
配置域2b′に例えば一般的なクリームはんだや導電ペー
ストの如き粘液状接続材を通常のスクリーンマスク技術
で層形成し硬化させてはんだ層を形成した後、該電子デ
バイス１をその接続電極1aと上記デバイス接続用電極2b
とを対面させた状態で矢印Ａのように該多層基板２に搭
載し、しかる後に図示されない加熱チャンバ等で該はん
だ層を加熱溶融して上記電子デバイス１を該多層基板２
に実装するようにしている。
【０００８】なおかかる多層基板２の保護膜2aは、ピン
ホールを抑制し且つ確実な保護効果を得るため複数層で
所要厚さにするようにしている。保護膜の所要厚さを10
0 μm 程度にした場合を例とする図４で、 (4-1)は保護
膜形成前の多層基板を、また (4-2)は中間段階における
多層基板を、更に (4-3)は完成時の多層基板をそれぞれ
示しているが、図では上記複数層が２層である場合を示
している。
ホールを抑制し且つ確実な保護効果を得るため複数層で
所要厚さにするようにしている。保護膜の所要厚さを10
0 μm 程度にした場合を例とする図４で、 (4-1)は保護
膜形成前の多層基板を、また (4-2)は中間段階における
多層基板を、更に (4-3)は完成時の多層基板をそれぞれ
示しているが、図では上記複数層が２層である場合を示
している。
【０００９】多層基板を図３同様に断面視した図の(4-
1) で、保護膜形成前の多層基板２′の表面所定位置に
は図３で説明したデバイス接続用電極2bがパターニング
形成されている。
1) で、保護膜形成前の多層基板２′の表面所定位置に
は図３で説明したデバイス接続用電極2bがパターニング
形成されている。
【００１０】なお図の破線域Ｂは図３における電極配置
域2b′を示したものである。そこで、該電極配置域2b′
のみを被覆し得るマスキング面3aを少なくとも備えた厚
さ50μm 程度のスクリーンマスク３を矢印C1で示すよう
に該多層基板２′の表面所定位置に当接せしめた状態
で、該マスク３上に供給した例えばアルミナ(Al2O3) 粉
末を溶液に混在させた粘液状絶縁剤を通常のスクリーン
マスク技術でパターニング形成すると、該多層基板２′
の表面所要域に(4-2) で示すように厚さ約50μm の第１
の粘液状絶縁層4a-1を形成することができる。
域2b′を示したものである。そこで、該電極配置域2b′
のみを被覆し得るマスキング面3aを少なくとも備えた厚
さ50μm 程度のスクリーンマスク３を矢印C1で示すよう
に該多層基板２′の表面所定位置に当接せしめた状態
で、該マスク３上に供給した例えばアルミナ(Al2O3) 粉
末を溶液に混在させた粘液状絶縁剤を通常のスクリーン
マスク技術でパターニング形成すると、該多層基板２′
の表面所要域に(4-2) で示すように厚さ約50μm の第１
の粘液状絶縁層4a-1を形成することができる。
【００１１】次いで、例えば該絶縁層4a-1が半乾き状態
となるまで該多層基板２′を放置した後、第１の粘液状
絶縁層4a-1と同じ位置に上記スクリーンマスク３を矢印
C2のように当接せしめて上記同様に粘液状絶縁剤をパタ
ーニング形成することで該該第１の粘液状絶縁層4a-1の
表面に更に厚さ50μm 程度の第２の粘液状絶縁層4a-2が
積層できるので、(4-3) で示す状態にすることができ
る。
となるまで該多層基板２′を放置した後、第１の粘液状
絶縁層4a-1と同じ位置に上記スクリーンマスク３を矢印
C2のように当接せしめて上記同様に粘液状絶縁剤をパタ
ーニング形成することで該該第１の粘液状絶縁層4a-1の
表面に更に厚さ50μm 程度の第２の粘液状絶縁層4a-2が
積層できるので、(4-3) で示す状態にすることができ
る。
【００１２】従って、上記第１の粘液状絶縁層4a-1と第
２の粘液状絶縁層4a-2とが積層された該多層基板２′を
例えば自然放置や加熱して該各粘液状絶縁層4a-1，4a-2
を硬化させることで、表面に所要厚さ約 100μm の保護
膜4aが形成された所要の多層基板４を図３の多層基板２
と同様に構成することができる。
２の粘液状絶縁層4a-2とが積層された該多層基板２′を
例えば自然放置や加熱して該各粘液状絶縁層4a-1，4a-2
を硬化させることで、表面に所要厚さ約 100μm の保護
膜4aが形成された所要の多層基板４を図３の多層基板２
と同様に構成することができる。
【００１３】かかる保護膜4aを持つ多層基板４では、該
保護膜4a自体が積層されているのでその全部を貫通する
ピンホールの発生が抑制し得ると同時に所要厚さの確保
で確実な保護効果を得ることができる。
保護膜4a自体が積層されているのでその全部を貫通する
ピンホールの発生が抑制し得ると同時に所要厚さの確保
で確実な保護効果を得ることができる。
【００１４】図４を矢印Ｄ方向からの正面視で表わした
図５は電子デバイスの実装方法をはんだ層の形成方法と
共に説明する図であり、(5-1) は形成時を示しまた(5-
2) は形成後の状態を示したものである。
図５は電子デバイスの実装方法をはんだ層の形成方法と
共に説明する図であり、(5-1) は形成時を示しまた(5-
2) は形成後の状態を示したものである。
【００１５】図の(5-1) で、４は図４で説明した多層基
板である。そこで該基板４の表面所定位置に、図３で説
明したデバイス接続用電極2bと対応する各位置に該各電
極2bとほぼ同じ大きさの孔5aが少なくとも形成されてい
る所要厚さ（例えば数10μm 程度）のスクリーンマスク
５を矢印C3で示すように当接せしめた状態で、該マスク
５上に供給した例えばクリームはんだや導電ペーストの
如き粘液状導体材6a′を通常のスクリーンマスク技術で
パターニング形成した後該粘液状導体材6a′を硬化させ
ることで、該多層基板４の各デバイス接続用電極2bに所
要厚さのはんだ層6aを(5-2) で示すように形成すること
ができる。
板である。そこで該基板４の表面所定位置に、図３で説
明したデバイス接続用電極2bと対応する各位置に該各電
極2bとほぼ同じ大きさの孔5aが少なくとも形成されてい
る所要厚さ（例えば数10μm 程度）のスクリーンマスク
５を矢印C3で示すように当接せしめた状態で、該マスク
５上に供給した例えばクリームはんだや導電ペーストの
如き粘液状導体材6a′を通常のスクリーンマスク技術で
パターニング形成した後該粘液状導体材6a′を硬化させ
ることで、該多層基板４の各デバイス接続用電極2bに所
要厚さのはんだ層6aを(5-2) で示すように形成すること
ができる。
【００１６】そこで、電子デバイス１の接続電極1aと露
出する上記各電極2bとを対応させて該電子デバイス１を
多層基板４に矢印Ｅの如く搭載した後、図示されない加
熱チャンバ等で該はんだ層6aを加熱溶融させることで上
記電子デバイス１を該多層基板４に実装することができ
る。
出する上記各電極2bとを対応させて該電子デバイス１を
多層基板４に矢印Ｅの如く搭載した後、図示されない加
熱チャンバ等で該はんだ層6aを加熱溶融させることで上
記電子デバイス１を該多層基板４に実装することができ
る。
【００１７】
【発明が解決しようとする課題】図４と対応させた問題
点を説明する図６で、(6-1) ははんだ層形成時を、また
(6-2) ははんだ層の形成状態をそれぞれ示したものであ
る。
点を説明する図６で、(6-1) ははんだ層形成時を、また
(6-2) ははんだ層の形成状態をそれぞれ示したものであ
る。
【００１８】すなわち図の(6-1) で、第１の粘液状絶縁
層4a-1と第２の粘液状絶縁層4a-2とで形成される電極配
置域2b′における壁面4a′は、上述したように同じスク
リーンマスク３で形成されているため多層基板４の各デ
バイス接続用電極2b表面に対してほぼ垂直である。
層4a-1と第２の粘液状絶縁層4a-2とで形成される電極配
置域2b′における壁面4a′は、上述したように同じスク
リーンマスク３で形成されているため多層基板４の各デ
バイス接続用電極2b表面に対してほぼ垂直である。
【００１９】このことは、図５におけるはんだ層6aを形
成するときのスクリーンマスク５が電極配置域2b′とし
ての開口面積が小さいこととあいまって該壁面4a′に馴
染み難く、該マスク５が各デバイス接続用電極2bと接触
しない状態や片当たりした状態で上記はんだ層6aがパタ
ーニング形成され易いことを意味する。
成するときのスクリーンマスク５が電極配置域2b′とし
ての開口面積が小さいこととあいまって該壁面4a′に馴
染み難く、該マスク５が各デバイス接続用電極2bと接触
しない状態や片当たりした状態で上記はんだ層6aがパタ
ーニング形成され易いことを意味する。
【００２０】従って、(6-2) のF1,F2 に示すように各デ
バイス接続用電極2bに形成されるはんだ層6aの厚さや量
にバラツキが生ずることになり、結果的に図５で説明し
たように電子デバイス１を実装したときの該デバイス１
の接続強度にムラが生じたり確実な接続の確保が得難く
なることがあると言う問題があった。
バイス接続用電極2bに形成されるはんだ層6aの厚さや量
にバラツキが生ずることになり、結果的に図５で説明し
たように電子デバイス１を実装したときの該デバイス１
の接続強度にムラが生じたり確実な接続の確保が得難く
なることがあると言う問題があった。
【００２１】
【課題を解決するための手段】上記課題は、回路パター
ン形成面の電子デバイス実装用電極を除く表面が保護膜
で覆われた回路基板であって、上記保護膜が、前記電子
デバイス実装用電極を底面とするすり鉢状に形成されて
なる回路基板によって解決される。
ン形成面の電子デバイス実装用電極を除く表面が保護膜
で覆われた回路基板であって、上記保護膜が、前記電子
デバイス実装用電極を底面とするすり鉢状に形成されて
なる回路基板によって解決される。
【００２２】
【作用】はんだ層形成用のスクリーンマスクがすり鉢状
凹穴の底部でデバイス接続用電極と接触し得るように保
護膜を形成すると、はんだ層形成時に該マスクの凹穴底
部を無理なく且つ正確にデバイス接続用電極に接触させ
られるので、該電極に形成されるはんだ層の厚さや量の
バラツキを抑制することができる。
凹穴の底部でデバイス接続用電極と接触し得るように保
護膜を形成すると、はんだ層形成時に該マスクの凹穴底
部を無理なく且つ正確にデバイス接続用電極に接触させ
られるので、該電極に形成されるはんだ層の厚さや量の
バラツキを抑制することができる。
【００２３】そこで本発明では、回路基板に形成する複
数層からなる保護膜を第１の絶縁層から順次開口を大き
くすることで、図６で説明した壁面4a′を表面側の開口
が大きいすり鉢状に形成している。
数層からなる保護膜を第１の絶縁層から順次開口を大き
くすることで、図６で説明した壁面4a′を表面側の開口
が大きいすり鉢状に形成している。
【００２４】このことは、はんだ層形成時の該マスクを
無理なく且つ正確にデバイス接続用電極に接触させるこ
とができて厚さや量にバラツキのないはんだ層が形成し
得ることを意味する。
無理なく且つ正確にデバイス接続用電極に接触させるこ
とができて厚さや量にバラツキのないはんだ層が形成し
得ることを意味する。
【００２５】従って、回路基板としての開口面積を拡げ
ることなく電子デバイスが確実に実装できる回路基板が
構成できることになって、生産性向上を期待することが
できる。
ることなく電子デバイスが確実に実装できる回路基板が
構成できることになって、生産性向上を期待することが
できる。
【００２６】
【実施例】図１は本発明になる回路基板を保護膜形成方
法と共に説明する図であり、(1-1) は図４における(4-
2) の状態を示し、また (1-2)は完成時の状態を示した
図である。
法と共に説明する図であり、(1-1) は図４における(4-
2) の状態を示し、また (1-2)は完成時の状態を示した
図である。
【００２７】また図２ははんだ層の形成方法を説明する
図である。なお図ではいずれも保護膜が２層からなる場
合を例とし且つ回路基板も多層基板である場合を例とし
ているので、図３乃至図６と同じ部材や部位については
同一の記号を付すと共に重複する説明についてはそれを
省略する。
図である。なお図ではいずれも保護膜が２層からなる場
合を例とし且つ回路基板も多層基板である場合を例とし
ているので、図３乃至図６と同じ部材や部位については
同一の記号を付すと共に重複する説明についてはそれを
省略する。
【００２８】図１の(1-1) で、多層基板２′の上面には
厚さ50μm 程度の第１の粘液状絶縁層4a-1がパターニン
グ形成されている。そこで、例えば該第１の粘液状絶縁
層4a-1が半乾き状態になるまで該多層基板２′を放置し
た後、図４で説明したマスキング面3aよりもその各辺で
大きいマスキング面7aを少なくとも備えた厚さ50μm 程
度のスクリーンマスク７を矢印C4で示すように該多層基
板２′の表面所定位置に当接せしめ、図４同様に粘液状
絶縁剤を通常のスクリーンマスク技術でパターニング形
成すると上記第１の粘液状絶縁層4a-1の表面に該絶縁層
4a-1より開口の大きい第２の粘液状絶縁層8a-1を積層す
ることができる。
厚さ50μm 程度の第１の粘液状絶縁層4a-1がパターニン
グ形成されている。そこで、例えば該第１の粘液状絶縁
層4a-1が半乾き状態になるまで該多層基板２′を放置し
た後、図４で説明したマスキング面3aよりもその各辺で
大きいマスキング面7aを少なくとも備えた厚さ50μm 程
度のスクリーンマスク７を矢印C4で示すように該多層基
板２′の表面所定位置に当接せしめ、図４同様に粘液状
絶縁剤を通常のスクリーンマスク技術でパターニング形
成すると上記第１の粘液状絶縁層4a-1の表面に該絶縁層
4a-1より開口の大きい第２の粘液状絶縁層8a-1を積層す
ることができる。
【００２９】従って該各粘液状絶縁層4a-1，8a-1を硬化
させることで、上述した電極配置域2b′の壁面4a′が表
面側が開口の大きいテーパ状に形成されている保護膜8a
を持つ多層基板８を(1-2) に示すように構成することが
できる。
させることで、上述した電極配置域2b′の壁面4a′が表
面側が開口の大きいテーパ状に形成されている保護膜8a
を持つ多層基板８を(1-2) に示すように構成することが
できる。
【００３０】はんだ層の形成方法を説明する図２で、(2
-1) は図１の(1-2) で説明した上記多層基板８を図５同
様に正面視断面で表わした図であり、(2-2) ははんだ層
形成時の状態をまた (2-3)ははんだ層形成後の状態をそ
れぞれ示した図である。
-1) は図１の(1-2) で説明した上記多層基板８を図５同
様に正面視断面で表わした図であり、(2-2) ははんだ層
形成時の状態をまた (2-3)ははんだ層形成後の状態をそ
れぞれ示した図である。
【００３１】そこで該基板８の表面所定位置に、図５で
説明したスクリーンマスク５を当接せしめた状態で該マ
スク５上に供給した粘液状導体材6a′を通常のスクリー
ンマスク技術でパターニング形成すると、(2-2) に示す
ように粘液状導体材6a′が該マスク５の孔5aの周囲を上
述した保護膜8aのテーパ状の壁面に沿って変位させて該
孔5aの近傍を無理なく且つ正確にデバイス接続用電極2b
に接触させるので、該孔5aから流出する粘液状導体材6
a′によって該デバイス接続用電極2bに均一した厚さの
はんだ層6aを(2-3) で示すようにに形成することができ
る。
説明したスクリーンマスク５を当接せしめた状態で該マ
スク５上に供給した粘液状導体材6a′を通常のスクリー
ンマスク技術でパターニング形成すると、(2-2) に示す
ように粘液状導体材6a′が該マスク５の孔5aの周囲を上
述した保護膜8aのテーパ状の壁面に沿って変位させて該
孔5aの近傍を無理なく且つ正確にデバイス接続用電極2b
に接触させるので、該孔5aから流出する粘液状導体材6
a′によって該デバイス接続用電極2bに均一した厚さの
はんだ層6aを(2-3) で示すようにに形成することができ
る。
【００３２】従って、はんだ層としての厚さや量のバラ
ツキに起因する電子デバイス実装時の接続強度ムラや接
続の不確実化を抑制することができる。
ツキに起因する電子デバイス実装時の接続強度ムラや接
続の不確実化を抑制することができる。
【００３３】
【発明の効果】上述の如く本発明により、回路基板電極
域へのはんだ層の形成を均一にし得るように保護膜を形
成して電子デバイスの該基板への実装を容易確実化せし
めることで、生産性向上を図った回路基板とその製造方
法を提供することができる。
域へのはんだ層の形成を均一にし得るように保護膜を形
成して電子デバイスの該基板への実装を容易確実化せし
めることで、生産性向上を図った回路基板とその製造方
法を提供することができる。
【００３４】なお本発明の説明では保護膜が２層である
場合を例としているが、３層以上の如何なる層数でも同
等の効果が得られることは明らかであると共に、本発明
の説明におけるセラミック多層配線基板を他の回路基板
に変えても同等の効果が得られることも明らかである。
場合を例としているが、３層以上の如何なる層数でも同
等の効果が得られることは明らかであると共に、本発明
の説明におけるセラミック多層配線基板を他の回路基板
に変えても同等の効果が得られることも明らかである。
【図１】 本発明になる回路基板を保護膜形成方法と共
に説明する図。
に説明する図。
【図２】 はんだ層の形成方法を説明する図。
【図３】 技術的背景を説明する図。
【図４】 従来の回路基板構成例を保護膜形成方法と共
に説明する図。
に説明する図。
【図５】 電子デバイスの実装方法を説明する図。
【図６】 問題点を説明する図。
2′,8 セラミック多層回路基板（回路基板） 2b 電子デバイス接続用電極 4a-1 第１の粘液状絶縁層 4a-2 第２の粘液状絶縁層 ５ スクリーンマスク 5a 孔 6a はんだ層 6a′ 粘液状導体材 ７ スクリーンマスク 7a マスキング面 8a 保護膜 8a-1 第２の粘液状絶縁層
Claims (3)
- 【請求項１】 回路パターン形成面の電子デバイス実装
用電極を除く表面が保護膜で覆われた回路基板であっ
て、 上記保護膜(8a)が、前記電子デバイス実装用電極(2b)を
底面とするすり鉢状に形成されてなることを特徴とした
回路基板。 - 【請求項２】 請求項１記載の保護膜が、保護膜形成前
の回路基板面から順次開口を大きくして積層した複数層
からなることを特徴とした回路基板。 - 【請求項３】 回路パターン形成面の電子デバイス実装
用電極または該電極配置域を除く表面が所定厚さの保護
膜で覆われた回路基板の製造方法であって、 上記保護膜の所定厚さの少なくとも 1/2以下の厚さで上
記電子デバイス実装用電極(2b)または該電極配置域 (2
b′) を被覆し得るマスキング面(3a)を備えたマスク(3)
により保護膜形成前の回路基板面に粘液状絶縁層 (4a
-1）をパターン形成する工程と、 該粘液状絶縁層 (4a-1）を積層可能に硬化させる工程
と、 該粘液状絶縁層 (4a-1）の表面対応位置に、上記マスク
(3) と同じ厚さでそのマスキング面(3a)よりも各辺で大
きいマスキング面(7a)を備えたマスク(7) により粘液状
絶縁層 (8a-1）をパターン形成する工程、 とを少なくとも含むことを特徴とした回路基板の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6129084A JPH07336025A (ja) | 1994-06-10 | 1994-06-10 | 回路基板とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6129084A JPH07336025A (ja) | 1994-06-10 | 1994-06-10 | 回路基板とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07336025A true JPH07336025A (ja) | 1995-12-22 |
Family
ID=15000690
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6129084A Withdrawn JPH07336025A (ja) | 1994-06-10 | 1994-06-10 | 回路基板とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07336025A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2015170539A1 (ja) * | 2014-05-08 | 2017-04-20 | 株式会社村田製作所 | 樹脂多層基板およびその製造方法 |
-
1994
- 1994-06-10 JP JP6129084A patent/JPH07336025A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2015170539A1 (ja) * | 2014-05-08 | 2017-04-20 | 株式会社村田製作所 | 樹脂多層基板およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5956843A (en) | Multilayer printed wiring board and method of making same | |
| EP0028657B1 (en) | Hollow multilayer printed wiring board, and method of fabricating same | |
| US4914260A (en) | Ceramic multi-layer printed circuit boards | |
| JPH07336025A (ja) | 回路基板とその製造方法 | |
| JP2003264361A (ja) | 回路基板の製造方法 | |
| JP2000269642A (ja) | 多層配線板とその製造方法 | |
| JPH03215991A (ja) | プリント配線板間の電気的接続構造 | |
| JPH04352387A (ja) | 多層回路基板及びその製造方法 | |
| JPS6314474Y2 (ja) | ||
| JP2795475B2 (ja) | プリント配線板及びその製造方法 | |
| JPS646030B2 (ja) | ||
| JPH04363092A (ja) | 基板に導電層を形成する方法 | |
| JPH04317390A (ja) | 印刷配線板の製造方法 | |
| JP2705154B2 (ja) | プリント配線板の製造方法 | |
| JP2000299342A (ja) | バンプ電極及びその製造方法 | |
| JPS59225590A (ja) | 高密度多層配線基板 | |
| JPH0548269A (ja) | 多層配線基板の製造方法 | |
| JPS5969995A (ja) | テフロン基材を用いた多層プリント板の製造方法 | |
| JPH04794A (ja) | 電磁波シールド層を有するプリント配線板 | |
| JPH0832237A (ja) | 多層配線セラミック基板およびビアフィル形成方法 | |
| JPH0286193A (ja) | 薄膜多層回路基板の製造方法 | |
| JPH04168796A (ja) | 多層配線基板の製造方法 | |
| JPH03288494A (ja) | 多層セラミック基板のバイヤ形成方法 | |
| JPH11154778A (ja) | 印刷回路基板 | |
| JPH10241984A (ja) | 薄膜積層回路部品の層間接続構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010904 |