JPH04363092A - 基板に導電層を形成する方法 - Google Patents

基板に導電層を形成する方法

Info

Publication number
JPH04363092A
JPH04363092A JP1611591A JP1611591A JPH04363092A JP H04363092 A JPH04363092 A JP H04363092A JP 1611591 A JP1611591 A JP 1611591A JP 1611591 A JP1611591 A JP 1611591A JP H04363092 A JPH04363092 A JP H04363092A
Authority
JP
Japan
Prior art keywords
substrate
conductive layer
groove
board
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1611591A
Other languages
English (en)
Inventor
Hideo Sawai
澤井 秀夫
Ichiro Koiwa
一郎 小岩
Ryoichi Masuda
増田 良一
Nobumasa Higemoto
信雅 髭本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP1611591A priority Critical patent/JPH04363092A/ja
Publication of JPH04363092A publication Critical patent/JPH04363092A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、基板に配線層や電極
層等の導電層を基板面に対して平坦となるように形成す
る方法に関する。
【0002】
【従来の技術】基板に配線層や電極層を形成した後、こ
れら導電層形成済みの基板上に種々の回路構成部分や、
構造部分を作り込んでいくことによって電子デバイスや
デバイス部品等を製造している。
【0003】これらの電子デバイスや電子デバイス部品
の例としてプラズマディスプレイパネルとか、多層回路
基板とか等がある。
【0004】この発明の理解を容易にするために、先ず
、これら従来の多層回路基板とプラズマディスプレイパ
ネルの典型例につき簡単に説明する。
【0005】図4(A)は、従来の多層回路基板の部分
的断面図であり、図4(B)は、図4(A)の構造の製
造上の問題点の説明に供する部分的断面図である。図4
において、10はガラス或いはアルミナセラミックスの
基板、12は下層配線層、14は絶縁層および16は上
層配線層をそれぞれ示している。通常は、下層および上
層配線12および14は主成分を銀、金、ニッケル、銅
等の良導電性金属から選ばれた一種または二種以上とし
た導電層として形成してある。また、絶縁層16は、通
常は、ガラスを主成分とし多層として形成してある。
【0006】一方、図5は、従来のプラズマディスプレ
イパネルの典型的な陰極配線基板の一部分を示す斜視図
である(例えば、文献:「沖電気研究開発」vol.5
3,No.3pp3−8(昭和61年)参照)。図4に
おいて、20は基板としてのソーダライムガラス、22
は陰極電極としての導電層および24は、対向配設され
る図示していない陽極配線基板との間に放電空間を形成
しかつ表示セルの誤放電を防止するために主として設け
たバリアリブと称する隔壁である。尚、陰極電極層22
は、通常、厚膜ニッケル層で形成し、また、隔壁24は
厚膜ガラスで形成している。
【0007】
【発明が解決しようとする課題】上述した従来の多層回
路基板では、基板10の上面に下層配線層12を凸状に
形成しているため、下層配線層12の形成後に設けられ
る絶縁層14の平坦性が悪い。従って、図4(B)にも
示すように、絶縁層14上に上層配線層16を形成する
と、下地の凹凸による高低差により上層配線層16に断
切れ(図中、矢印18で示す部分)が生じる。また、絶
縁層14もその膜厚を均一に形成することが困難である
ため、ピンホール等の不所望な欠陥が生じる。
【0008】一方、プラズマディスプレイパネルの陰極
配線基板の場合には、基板20の上面に凸状に陰極電極
層22を設け、これら電極層22に交差する方向に隔壁
24を設けているので、図5からも理解できるように、
交差部分において隔壁24が突出し、隔壁24の上面全
体が凹凸を有する構造となってしまう。このため、陰極
配線基板と陽極配線基板とを貼り合わせてパネルを形成
すると、機械的強度が弱くなると共に、誤放電が発生し
やすくなってしまい、隔壁の本来の機能を充分に発揮し
得ないという不所望の欠陥が生ずる。
【0009】このように、従来の、基板に導電層を設け
た後に所望の構成要素(部分)を形成して電子デバイス
や電子部品を作成する場合には、電子部品および電子デ
バイスとして不所望の欠陥が発生しないようにするため
、基板に設ける導電層を、基板面と平坦となるように、
形成することが望ましい。
【0010】従って、この発明の目的は、基板に形成す
る電極層や配線層が、基板面から突出しないで基板面と
平坦となるように、これら導電層を基板に形成する方法
を提供することにある。
【0011】
【課題を解決するための手段】この目的の達成を図るた
め、この発明の方法によれば、ホトリソグラフィー技術
を用いて基板の上面にホトレジストパターンを形成する
工程と、該ホトレジストパターン間に露出している基板
の領域にサンドブラスト法を用いて溝を形成する工程と
、該溝内に、前記基板の上面のレベルまで導電層を埋め
込み形成する工程とを含むことを特徴とする。
【0012】この発明の実施に当り、好ましくは、基板
をガラスとかセラミックスとかの絶縁性基板とし、この
基板に設けた溝内に、直接、導電層を埋め込み形成する
のが良い。
【0013】また、この発明の実施に当り、好ましくは
、基板を金属とか半導体とかの導電性を有する基板とし
、その場合には、形成した溝内に絶縁膜を形成し、この
絶縁膜を介在させてこの溝内に導電層を埋め込み形成す
るのが良い。
【0014】
【作用】上述したこの発明の構成によれば、基板上面に
ホトレジストパターンを設け、このパターンを利用して
サンドブラスト法によって基板に溝を掘り、この溝に導
電層を埋め込む。
【0015】従って、基板上面と、埋め込まれた導電層
の上面とを実質的に同一レベルとすることができるので
、導電層が作り込まれた基板面は平坦面となる。その結
果、導電層形成済み基板に、所要の構成部分を作り込ん
でも、従来のような、導電性が突出形成されていること
に起因した層の断切れ、ピンホールの発生、その他の欠
陥の発生を回避できる。
【0016】また、レジストパターンとサンドブラスト
法とを組み合わせて基板に溝を掘るので、従来のエッチ
ング技術を使用する場合に比較して、溝寸法や溝の断面
形状等を高精度に形成できる。
【0017】
【実施例】以下、図面を参照して、この発明の実施例に
つき説明する。尚、以下、説明する実施例は単なる好適
例にすぎず、この発明は、これらの実施例にのみ限定さ
れない。
【0018】また、以下、参照する図は、この発明が理
解できる程度に、その構成要素の形状、寸法および配置
関係を概略的に示してあるに過ぎない。 <第1実施例>この実施例では、この発明を多層配線基
板に適用した例につき説明する。
【0019】図1の(A)〜(D)は、多層配線基板の
製造工程図であって、各図は主要工程段階で得られた構
造体の断面切り口を示す図である。
【0020】先ず、基板100としてガラス基板(ソー
ダガラスで厚さを1〜3mmとする)を用いる。そして
、ホトリソグラフィー技術を用いて基板の上面にホトレ
ジストパターン102を形成する。そのため、この基板
100の上面にホト(感光性)レジストを1〜5μm程
度の膜厚で均一に塗布した後乾燥させる。その後、通常
の如く、ホトマスクを用いて露光を行い、現像、水洗、
乾燥を行ってホトレジストパターン102を形成して図
1の(A)に示すような構造体を得る。尚、図1におい
て、ホトレジストパターン102の開口部(除去された
部分)を104で示してある。
【0021】次に、ホトレジストパターン102の開口
部104に露出している基板100の上面部分の領域に
、サンドブラスト法を用いて、溝106を掘り、図1の
(B)に示す構造体を得る。そのため、アルミナまたは
ガラスの微粉末を図示していないノズルから、主として
開口部104に露出している基板100の露出面に吹き
つける。この微粉末の吹きつけ領域は開口部104によ
って制限されるため、この開口部の開口寸法と実質的に
同一の精度で溝幅寸法が決まる。この微粉末の吹きつけ
により基板100の領域を削り取って深さ5〜20μm
程度の溝106を形成する。
【0022】このサンドブラスト法による溝加工が終了
した後、ホトレジストパターンを通常の任意好適な方法
で除去する。この除去には、例えば、アセトン等の有機
溶剤を用いれば良い。続いて、形成した溝106内に導
電層108として下層配線層108を埋め込み形成して
図1の(C)に示すような、導電層形成済み基板110
の構造体を得る。そのため、先ず、溝106の部分に厚
膜ペースト(例えば、ESL社製の商品番号#2554
のペースト)を刷り込む。この刷り込みは、いわゆる従
来普通のスクリーン印刷またはナイフコータなどにより
行えば良い。この場合、溝106中にのみペーストが埋
め込まれるようにする。その後、このペーストに対し、
例えば550〜580℃程度の温度で大気中で、焼成を
行って下層配線層としての導電層108を得る。このよ
うにして得られた導電層108の上面は、基板100の
上面と実質的に同一レベルにあるので、導電層形成済み
基板110の表面は全体として平坦面を形成する。
【0023】このようにして、導電層108が形成され
た基板110の上面に所要の構成部分(要素)を、従来
と同様に、作り込む。
【0024】この実施例では、絶縁層112として、ガ
ラスペースト(例えばデュポン(DuPont)社製の
商品番号#9741のペースト)を通常のスクリーン印
刷法で形成した後、これを550〜580℃程度の温度
で大気中で焼成する。
【0025】次に、下層配線層108に用いたものと同
じ厚膜ペーストを用いてスクリーン印刷法により形成し
、このペーストの焼成を行って図1の(D)に示すよう
な構造体の多層回路基板を完成する。 <第2実施例>この第2実施例では、この発明をプラズ
マディスプレイパネル(PDP)の陰極配線基板に適用
した例につき説明する。この第2実施例では、第1実施
例の下層配線層を陰極配線層とする点以外は、図1の(
A)〜(C)までの工程と本質的に同様な工程を経て、
陰極電極層としての導電層を形成した基板を得る。 ここで、図2にこの第2実施例の導電層を120で示し
、導電層形成済みの基板を122として示す。
【0026】この導電層形成済み基板122の上面に、
従来と同様に、隔壁(バリアリブ)124を形成し、図
2に示すような構造体の陰極配線基板を得る。この場合
、例えば、隔壁124をガラスペースト(例えば、デュ
ポン(DuPont)社製の商品番号#9741のペー
スト)をスクリーン印刷法で形成する。また、隔壁の高
さを、通常150〜200μmとする必要があるので、
印刷を数回繰り返すことにより、この高さまで印刷すれ
ば良い。その後に、焼成を行って陰極配線基板が完成す
る。
【0027】上述した第1および第2実施例からも明ら
かなように、この発明によれば、導電層を基板に形成し
た時、導電層が形成された基板の表面が平坦面となって
いる。従って、この導電層形成済み基板の表面が平坦面
であるので、この平坦面上に絶縁層等の所要の構成要素
の形成が容易となり、また、形成された絶縁層等に断切
れとかピンホールとかの不所望の欠陥の発生するのを回
避できる。また、導電層形成済みの基板の平坦面に、例
えば、プラズマディスプレイ用の隔壁を形成しても、こ
の隔壁を均一の膜厚で、いいかえれば、凹凸がない隔壁
として形成し得るので、誤放電の発生を防止し得ると共
に、パネルの機械的強度の劣化を抑制できる。
【0028】この発明は上述した実施例にのみ限定され
るものではなく、多くの変形または変更を行い得ること
は明らかである。
【0029】例えば、基板として絶縁性基板につき説明
したが導電性を有する基板、例えば、金属製基板とか半
導体基板とかを用いてもよい。
【0030】図3(A)〜(C)は、導電性基板を用い
た場合の形成方法を説明するための工程図である。図3
の(A)は、第1実施例でも説明した図1の(A)およ
び(B)の工程と同様の工程を経て、基板130に図1
の溝106に対応する溝132を形成した後、不要とな
ったホトレジストパターンを除去した状態を示す断面図
である。
【0031】次に、この溝132の内壁面上に、CVD
或いはその他の設計に応じた適当な従来技術を用いて、
酸化膜とか窒化膜或いはその他の絶縁膜134を形成し
、図3の(B)に示すような構造体を得る。
【0032】続いて、第1実施例で説明したと同様な方
法で導電層136を形成し、上面全体が平坦面となって
いる。導電層形成済み基板138を得る。この状態を図
3の(C)に示す。その後の所要の各構成要素の形成は
、第1および第2実施例で既に説明したと同様に行えば
良い。
【0033】
【発明の効果】上述した説明からも明らかなように、こ
の発明の基板に導電層を形成する方法によれば、基板に
ホトレジストパターンを設けて、そのパターン間に露出
した基板領域サンドブラスト法により溝を形成するので
、電極とか配線の設計がし易く、溝形成が簡単となり、
しかも、高精度で溝形成できる。
【0034】また、この溝内を埋め込むように、直接ま
たは絶縁膜を介在させて、導電層を形成して、導電層形
成済み基板の上面の全体を平坦面となるようにしている
ので、従来、導電層が基板面から突出形成されているこ
とに起因して発生していた不所望な欠陥、例えば、この
発明により形成された基板の平坦面上にその後に形成さ
れる所要の構成要素に断切れやピンホールの発生、或い
は、凹凸面の発生等を回避できる。
【図面の簡単な説明】
【図1】(A)〜(D)は、この発明の基板に導電層を
形成する方法を多層回路基板に適用した第1実施例の説
明に供する工程図である。
【図2】この発明の基板に導電層を形成する方法をプラ
ズマディスプレイパネル(PDP)の陰極配線基板に適
用した第2実施例の説明に供する図である。
【図3】(A)〜(C)は、この発明の変形例の説明に
供する工程図である。
【図4】(A)および(B)は、従来の多層回路基板の
形成方法の説明に供する説明図である。
【図5】従来のプラズマディスプレイパネル(PDP)
の陰極配線基板の形成方法の説明に供する説明図である
【符号の説明】
100:ガラス 102:ホトレジストパターン 104:開口部 106、132:溝 108:下層配線層(導電層) 110、122:導電層形成済み基板 112:絶縁層 114:上層配線層 120:陰極電極層(導電層) 124:隔壁 130:導電性基板 134:絶縁膜 136:導電層

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】  ホトリソグラフィー技術を用いて基板
    の上面にホトレジストパターンを形成する工程と、該ホ
    トレジストパターン間に露出している基板の領域にサン
    ドブラスト法を用いて溝を形成する工程と、該溝内に、
    前記基板の上面のレベルまで導電層を埋め込み形成する
    工程とを含むことを特徴とする基板に導電層を形成する
    方法。
  2. 【請求項2】  基板を絶縁性基板とし、該絶縁性基板
    に形成した前記溝内に前記導電層を、直接、埋め込み形
    成することを特徴とする請求項1の方法。
  3. 【請求項3】  基板を導電性基板とし、該導電性基板
    に形成した前記溝内に絶縁膜を設け、該絶縁膜を介在さ
    せて前記導電層を前記溝内に埋め込み形成することを特
    徴とする請求項1の方法。
JP1611591A 1991-02-07 1991-02-07 基板に導電層を形成する方法 Pending JPH04363092A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1611591A JPH04363092A (ja) 1991-02-07 1991-02-07 基板に導電層を形成する方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1611591A JPH04363092A (ja) 1991-02-07 1991-02-07 基板に導電層を形成する方法

Publications (1)

Publication Number Publication Date
JPH04363092A true JPH04363092A (ja) 1992-12-15

Family

ID=11907522

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1611591A Pending JPH04363092A (ja) 1991-02-07 1991-02-07 基板に導電層を形成する方法

Country Status (1)

Country Link
JP (1) JPH04363092A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1995003684A1 (fr) * 1993-07-19 1995-02-02 Compagnie Generale D'innovation Et De Developpement Cogidev Circuits electriques a tres haute conductibilite et de grande finesse, leurs procedes de fabrication, et dispositifs les comprenant
KR960042135A (ko) * 1995-05-12 1996-12-21 이데이 노부 유키 플라즈마어드레스표시패널 및 그 제조방법
CN112867270A (zh) * 2021-02-02 2021-05-28 沪士电子股份有限公司 一种使用导电膏印制高速线路板的方法及高速线路板
CN114126241A (zh) * 2020-08-27 2022-03-01 北京梦之墨科技有限公司 一种印刷电路及其制作方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1995003684A1 (fr) * 1993-07-19 1995-02-02 Compagnie Generale D'innovation Et De Developpement Cogidev Circuits electriques a tres haute conductibilite et de grande finesse, leurs procedes de fabrication, et dispositifs les comprenant
KR960042135A (ko) * 1995-05-12 1996-12-21 이데이 노부 유키 플라즈마어드레스표시패널 및 그 제조방법
CN114126241A (zh) * 2020-08-27 2022-03-01 北京梦之墨科技有限公司 一种印刷电路及其制作方法
CN112867270A (zh) * 2021-02-02 2021-05-28 沪士电子股份有限公司 一种使用导电膏印制高速线路板的方法及高速线路板

Similar Documents

Publication Publication Date Title
US4963512A (en) Method for forming conductor layers and method for fabricating multilayer substrates
US4914260A (en) Ceramic multi-layer printed circuit boards
US4963114A (en) Process for fabrication of high resolution flat panel plasma displays
JPH04363092A (ja) 基板に導電層を形成する方法
JP2000299560A (ja) セラミック回路板の製造方法
US20010012692A1 (en) Thick-film etch-back process for use in manufacturing fine-line hybrid circuits
US4897676A (en) High-density circuit and method of its manufacture
JPH06251714A (ja) 表示パネル及びその製造方法
US4747908A (en) Method of making a hermetically sealed multilayer electrical feedthru
JPH05145230A (ja) ガラスセラミツク基板の配線パターン形成方法
JP3982655B2 (ja) 電子部品の製造方法
JPS6356718B2 (ja)
JP2650813B2 (ja) 配線基板
KR100305637B1 (ko) 플라즈마디스플레이패널의전면기판제조방법
JPS5850437B2 (ja) 多層配線基板の製造方法
JP2999524B2 (ja) 隔壁形成方法
JPS6155796B2 (ja)
JP3019944U (ja) 蛍光表示管
JPH02240996A (ja) 回路基板の製造方法
JPH08116150A (ja) 電極配線および抵抗素子の形成方法
JPH0832237A (ja) 多層配線セラミック基板およびビアフィル形成方法
JPS6046049A (ja) 半導体装置の製造方法
JPH10125820A (ja) セラミックス回路基板及びその製造方法
JPH0637427A (ja) 銅ポリイミド配線板の製造方法並びにその構造
JPH07336025A (ja) 回路基板とその製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19990316